專利名稱：布線電路襯底及其制造方法
技術領域：
本發(fā)明涉及用于安裝電子器件，比如集成電路(ICs)和大型集成電路(LSI電路)的布線電路襯底。特別是，本發(fā)明涉及實現高密度安裝的布線電路襯底。
另外，本發(fā)明涉及上述的布線電路襯底的制造方法。
圖54A～54F和圖55A～55C用于描述高密度安裝的布線電路襯底的普通實施例。這些附圖為按照下述步驟(A)～(I)的順序，表示普通的布線電路襯底的制造方法的剖視圖。
步驟(A)首先，如圖54A所示，制備主體1。上述主體1由厚度在25～100μm范圍內的絕緣層形成。在該主體1中，通過沖壓機或鉆機，或者通過進行激光處理，形成層間連接孔2。
步驟(B)接著，如圖54B所示，通過比如，印刷方法，將導電糊3(主要由，比如銀或銅這樣的材料形成)填充于上述孔2中。由此，按照構成導電糊3填充于上述孔2內的半硬化片A方式，設置絕緣主體1。
步驟(C)和步驟(D)然后，如圖54C所示，在上述片A的兩個面上，分別設置由比如，銅形成的金屬箔4。之后，如圖54D所示，通過加壓／加熱的方式，將上述金屬箔4疊置。由此，按照下述方式形成多層體，該方式為上述金屬箔4形成于上述兩個面上，在它們之間設置有絕緣片，該兩個面上的金屬箔4通過孔2內的導電糊3，實現導通。
步驟(E)之后，在金屬箔4上，形成保護膜5。該保護膜5具有與待形成的布線電路相同的布線圖案。圖54E表示形成上述保護膜5之后的狀態(tài)。
步驟(F)接著，以上述保護膜5作為掩模，對上述金屬箔4進行蝕刻，由此形成布線電路6，如圖46F所示。按照上述方式，通過絕緣層(主體)1，在上述兩個面上設置層，并且使這些層分開，形成多層體B，該多層體B具有通過上述孔2內的導電糊3而實現層間連接的布線電路6。
步驟(G)然后，如圖55A所示，在上述的多層體B的相應兩個面上，具有填充有導電糊3的孔2的絕緣片1a和金屬箔4a相互疊置。之后，通過壓頭，將這些部件相互疊置在一起，由此形成多層體C。
步驟(H)之后，如圖55B所示，在多層體C的兩個面上的金屬箔4a上，有選擇地形成保護膜5。
步驟(I)接著，以該保護膜5作為掩模，有選擇地對金屬箔4a進行蝕刻，由此制作布線圖案，以便形成布線膜6a，如圖55C所示。由此，形成布線電路襯底7，其具有4層布線電路6和6a。
圖56A～56G用于說明高密度安裝的布線電路襯底的另一普通實施例。這些附圖為依下述的步驟(A)～(G)的順序，表示普通的布線電路襯底的制造方法的剖視圖。
步驟(A)比如，如圖56A所示，制備金屬箔10(其厚度為18μm)，其由銅材料形成。之后，在上述金屬箔10上，通過印刷方法，借助導電糊(主要由比如，銀或銅這樣的材料形成)和金屬板，形成導電凸部11，之后，對其進行加熱，使其硬化。該凸部11按照厚度在100～300μm范圍內的方式形成。
步驟(B)接著，如圖56B所示，將絕緣粘接片12粘接于形成有上述金屬箔10中的凸部11的面上。對于該粘接片12，采用下述粘接片，其厚度小于凸部11的厚度。由此，每個上述的凸部11的頂部相對粘接片12的表面伸出，形成具有下述結構的多層體A，在該結構中，按照使每個上述的凸部的頂部伸出的方式，在金屬箔10上形成凸部11，上述金屬箔10的表面上，粘接粘接片12。
步驟(C)和步驟(D)然后，如圖56C所示，在粘接片12的表面上，設置與上述金屬箔10類似的金屬箔13，之后，如圖56D所示，按照加熱加壓方法，在上述粘接片12和上述凸部11上，疊置金屬箔13。由此，形成多層體B。
步驟(E)之后，在金屬箔10和13上，形成進行制作布線圖案的保護膜，而該金屬箔10和13分別形成于上述多層體B的兩個面上。之后，以上述保護膜作為掩模，對上述金屬箔10和13進行蝕刻，由此，形成布線電路14和15。圖56E表示下述結構，在該結構中，在形成布線電路14和15之后，將用作掩模的保護膜去除。
步驟(F)接著，制備兩個多層體(a)。每個多層體(a)按照與圖48B所示的多層體(A)相同的方法形成。如圖56F所示，在上述多層體(B)的兩個面上，分別設置兩個多層體(a)。
步驟(G)借助多層體(a)，夾持上述的多層體(B)，按照上述的加熱加壓方法，從其兩個面?zhèn)龋瑢ι鲜鼋M合體進行加壓。由此，形成圖56G所示的布線電路襯底16。
下面，對又一普通的技術進行描述。圖57A～57E和58A～58D表示該又一普通布線電路襯底的制造方法。
步驟(A)如圖57A所示，制備帶有銅鍍層的多層板400a，以便通過鉆孔或激光處理方式，形成用于連接的孔400b。標號400c表示用作疊層板400a的主體部件的絕緣片，400d表示形成于上述絕緣片400c的兩側上的銅箔。
步驟(B)之后，如圖57B所示，通過非電鍍的涂敷法和之后的電解涂敷法，在整個表面上，形成銅鍍層400e。
步驟(C)接著，如圖57C所示，在上述孔400b中填充絕緣樹脂400f，比如環(huán)氧樹脂。
步驟(D)然后，如圖57D所示，通過機械磨光方式，使上述疊層板400a的兩側平滑。之后，通過非電鍍的涂敷法和之后的電解涂敷法，形成另一銅鍍層400g。因此，通過銅鍍層400g，將填充孔400b的絕緣樹脂400f覆蓋。
步驟(E)接著，如圖57E所示，通過對疊層板400a的兩側上的銅鍍層400g，400d，400e進行制作布線圖案處理，形成布線膜400h。上述蝕刻操作通過下述方式進行，該方式為涂敷保護膜，對其進行曝光和顯影處理，以便形成掩模圖案，對用作掩模的掩模圖案進行有選擇的蝕刻。在該蝕刻處理之后，去除上述保護膜。
步驟(F)然后，如圖58A所示，在上述疊層板400a的兩側上，涂敷絕緣樹脂400i，400i。之后，通過激光束，在絕緣樹脂400i中，形成構成通孔的孔400j。此時，應當通過洗滌液，將粘接于上述銅箔400d的表面上的剩余樹脂去除。
步驟(G)之后，如圖58B所示，通過非電鍍的涂敷法和電解涂敷法，在疊層板400a的兩側，形成銅鍍層400k。
步驟(H)接著，如圖58C所示，通過對疊層板400a的兩側上的銅鍍層400k，進行制作布線圖案處理，形成電路400l。上述蝕刻操作通過下述方式進行，該方式為通過針對對保護膜進行制作布線圖案處理而形成的掩模，進行有選擇的蝕刻，該保護膜通過曝光和顯影處理而用作掩模。之后，去除用作掩模的保護膜。
步驟(I)然后，如圖58D所示，上述疊層板400a的兩側有選擇地分別為焊料保護層400m覆蓋。因此，形成布線電路襯底400n。
但是，圖54和55所示的普通的實施例具有下述的問題。首先，絕緣片1中的孔2內填充導電糊3，該導電糊3主要由，比如價格較高的銀這樣的材料形成，該孔用于實現層間連接。這樣會造成成本上升的問題。特別是，由于隨著對高密度安裝的不斷增長的要求，需要增加孔2的布置密度，這樣成本的增加便變得顯著，而無法忽視。
第2，當在上述孔內填充導電糊3時，該導電糊粘接于非孔2的其它部分，雖然其粘接量是很小的。這樣會造成使絕緣電阻減小的問題，特別是在高濕度的環(huán)境下。
第3，當在絕緣片1中形成孔2之后，進行加壓疊置時，使上述絕緣片1沿水平方向延伸。由此，孔2的位置發(fā)生偏移。即使在對其進行糾正，并且形成孔的情況下，在高密度布線圖案中，該糾正是無效的。上述孔2的位置偏移產生有缺陷的層間連接，由此產生嚴重的問題，這是不能忽視的。特別是，上述問題對于高密度安裝的布線電路襯底來說，是致命的。
第4，銅材料形成的金屬箔4與導電糊3之間的連接的可靠性不夠高。填充到上述孔2內的導電糊3將溶劑成分去除，從而形成半硬化狀態(tài)。由于將溶劑成分和類似物去除，故上述半硬化導電糊收縮，由此，使其本身的體積減小。另外，在多數場合，上述導電糊3的頂面和底面處于凹面狀。其結果是，在金屬箔4之間，形成有不良的連接，由此，產生使可靠性和產量降低的問題。
圖56A～56G所示的普通實施例也具有下述的問題。首先，采用由導電糊形成的凸部11也產生成本上升的問題。
第2，由于采用絲網印刷法來形成帶有導電糊的凸部11，故厚度的增加受到限制。于是，在多數場合，必須反復進行絲網印刷操作，以便形成上述凸部11。
當印刷操作的次數增加時，上述凸部11的位置會發(fā)生偏移。這樣便產生使上述凸部11和金屬箔4之間的連接的可靠性降低的問題。另外，絲網印刷的定位操作是很困難的，其要求較高程度的技能，由此產生需要較長的處理時間的問題。
隨著每個上述的凸部11的直徑的減小，這些問題日益顯著。比如，對于均具有0．3mm的直徑的凸部，必須進行兩次的印刷操作；對于均具有0．2mm的凸部，必須進行4次印刷操作。這是繁重的工作，其會妨礙生產率的提高，從而成為為了提供高密度的布線電路襯底而要解決的問題。
第3，會產生在凸部高度可能變化的另一問題。特別是，在上述絲網印刷法中，由于難于使膜的厚度保持一致，故所形成的凸部11的高度也可能改變。上述厚度的變化可能使金屬箔13和上述凸部11之間的連接不良。這樣便造成使產量和可靠性降低的問題。
第4，在上述制造階段，以布線電路襯底為主體的金屬箔10較薄，比如，其厚度為18μm。于是，在絲網印刷中，必須足夠地小心操作，以避免其在金屬箔13一側發(fā)生折皺、變形，產生彎曲。很小的操作問題可能會使產量降低。這樣便造成成本上升的問題，這是不應當忽視的。與此相反，為了獲得較強的主體而增加金屬箔10的厚度，則會產生對制造細微的布線電路造成影響的問題。
上述的普通實施例共同存在的問題中的一個在于在形成該高密度布置，即在細微層間連接的布置方面，受到限制。在一個實施例的場合，由于上述孔的直徑的減小和將導電糊填充于上述孔內的困難，難于進行印刷操作。在另一普通實施例的場合，上述印刷操作的難度隨著凸部印刷(bump printing)的直徑的減小而增加。于是，按照上述普通的方法，不能夠形成其直徑小于200μm的孔。
此外，由于上述導電糊和銅箔之間的連接強度較低，故上述連接要求過大的面積。
圖57A～57E和58A～58D所示的布線電路襯底也存在問題。
第1問題指填充到上述孔400b的絕緣樹脂400f的表面和銅鍍層400g之間粘接性較差，從而容易發(fā)生粘接失敗。
特別是在安裝時，在上述區(qū)域與各種部件連接的場合，具有產生脫落的危險。
還有，為了解決上述問題，上述布線電路襯底需要這樣設計，以便不使各種部件和孔400b的形成區(qū)域的連接點重疊。于是，在設計方面受到限制，從而妨礙布線電路襯底獲得高密度。
第2問題指在帶有孔400j的區(qū)域，銅鍍層400k的表面發(fā)生翹曲，因為該銅鍍層400k形成于帶有孔400j的區(qū)域。
于是，不能夠再在銅鍍層400k上形成布線層，于是，不能夠提供多層結構。
第3問題指不能夠確保帶有孔400j的區(qū)域，具有足夠大的膜的厚度，因為上述銅鍍層400k形成于該區(qū)域。
也就是說，上述銅鍍層400k通過非電鍍的涂敷法和之后的電解涂敷法形成。上述非電鍍涂敷法中的膜的形成率較低。另外，與電解涂敷來說，在電解涂敷法中，上述膜的厚度容易產生不一致。于是，即使在用于形成孔400j的高度不同的部分，以較小的膜的厚度，形成膜，從而不能夠確保足夠的膜厚。這樣便妨礙布線電路襯底實現微型化。
為了解決上述問題，本發(fā)明的目的在于提供一種布線電路襯底，其可在沒有問題，比如彎曲，開裂，變形的情況下制造，其尺寸穩(wěn)定性得以改善，由此使頂部和底部布線電路之間的連接的可靠性提高，另外，使頂部底部布線電路的連接器件的成本減小。本發(fā)明的另一目的在于提供一種上述布線電路襯底的制造方法。
此外，本發(fā)明的還一目的在于提供一種布線電路襯底和該襯底的制造方法，該襯底在形成有孔的區(qū)域(通孔)，襯底的兩側的布線膜不發(fā)生翹曲，從而還可在上述布線膜上疊置另一布線膜，或類似物，能夠以微型布線圖案，以所需的厚度，形成布線膜。
為此，本發(fā)明的一個方面在于提供一種布線電路襯底，其包括用于形成導線電路的金屬層；形成于上述金屬層上的層間絕緣層；互連布線連接用的凸部，其以穿過上述層間絕緣層的方式，有選擇地形成于上述金屬層上，并且由與上述金屬層相同的金屬形成。
在本發(fā)明中，用于形成布線電路的金屬層和上述凸部由相同的材料形成。于是，可將簡單的結構部件用作下述主體部件，該主體部件允許形成上述金屬層和上述凸部，由此，使材料的成本減低。上述凸部可通過對主體部件進行半蝕刻處理的方式形成。另外，上述場合不要求將層間絕緣層(其將在后面進行描述)去除的步驟，由此，使制造時間減少，另外使待形成的布線電路襯底的價格降低。
本發(fā)明的另一方面在于提供一種布線電路襯底，其包括用于形成第1布線電路的第1金屬層；形成于第1金屬層上的層間絕緣層；用于層間連接的凸部，其按照使層間絕緣層穿過的方式，有選擇地形成于上述金屬層上，并且該凸部由與上述第1金屬層相同的金屬形成；第2金屬層，其形成于上述層間絕緣層和上述凸部上，其用于形成第2布線電路。
按照本發(fā)明，可將簡單的結構部件用作下述主體部件，該主體部件允許形成分別形成的上述金屬層和上述凸部，這樣使材料的成本降低，另外使制造時間減少。于是，使待形成的布線電路襯底的價格降低。
本發(fā)明的又一方面在于提供一種布線電路襯底，其包括具有至少一個面的絕緣層，在該面上，形成有單層或多層的第1布線電路，并且形成有下述孔，該孔用于確保與上述第1布線電路實現導通的通路。另外，該布線電路襯底還包括層間絕緣層，其形成于上述絕緣層中的，形成有孔的一個面上；以在與上述通孔相對的位置，穿過上述層間絕緣層的方式，由布線形成金屬層形成的凸部；第2布線電路，其形成于上述層間絕緣層的上述凸部的表面上。此外，上述凸部通過上述孔，與上述第1布線電路導通，另外將上述第1布線電路和上述第2布線電路相互連接。
按照上述方式，設置有下述凸部，該凸部通過上述孔，與第1布線電路導通。簡言之，可通過上述孔，實現導通。這樣允許從形成有凸部的面，以及形成有第1布線電路的面中的任何一個面，將上述布線電路襯底以加壓方式疊置。在此場合，第2布線電路可為布線電路襯底。由此，可使布線電路襯底中的布線電路的層次數增多，由此，使安裝密度增加。
在上述結構中，最好在每個上述的凸部的頂部上，形成導電粘接膜。這樣便使凸部和布線電路之間的連接的可靠性提高。
另外，在上述結構中，最好按照獲得基本上呈三角形的橫截面的方式，形成每個上述的凸部。比如，當上述凸部由一般所采用的含有玻璃布的材料形成時，上述凸部有效可靠地穿過層間絕緣層。另外，上述凸部插入待形成的金屬層，由此更加確保上述凸部和金屬層之間的連接特性。
此外，在本發(fā)明中，最好呈konide狀，形成每個上述的凸部。在此場合，每個上述的凸部的頂部可按照在同一平面的方式設置，從而避免上述凸部的高度不一致的可能。另外，按照上述方式，可確保上述層間絕緣層的間距(厚度)保持在恒定值。
還有，在本發(fā)明中，最好呈圓筒狀，形成每個上述的凸部。這樣使每個上述的凸部的頂部的平面區(qū)域較大。按照此方式，能夠容易地進行導電糊的處理，還可改善上述凸部的連接特性的可靠性。同時，可更加確實地獲得保證層間絕緣層的間距(厚度)為恒定的效果。
再有，在本發(fā)明中，按照粗糙的圖案，形成每個上述的凸部的表面。另外，在本發(fā)明中，每個上述的凸部的表面經受顆粒噴鍍處理。
按照上述方式，由于對每個上述的凸部的表面進行制作粗糙的布線圖案的處理，并且進行噴鍍顆粒處理，故可改善其頂部和金屬層之間的連接特性。
最好上述凸部由銅材料形成，該凸部的表面經受電解鉻酸鹽處理。
按照上述方式，上述凸部由銅材料形成，其表面經受電解鉻酸鹽處理。由此，可避免上述金屬層的表面發(fā)生氧化，由此，可使凸部和金屬層之間可靠連接。
最好上述凸部基本上按照平面矩陣方式布置。無論布線電路襯底是什么類型，在通過有選擇地進行蝕刻，形成兩個面上的布線電路之前的階段，作為標準產品，大批量地形成布線電路。之后，隨布線電路襯底的類型的布線圖案而不同的方式，形成上述布線電路。該方法使其它的不同類型的生產性得到改善。另外，上述掩模無需根據上述類型而改善，由此使銅蝕刻操作的次數減少。于是，可進行不同類型的小批量生產或指定類型的大批量生產，由此，使經濟性大大改善。
另外，最好上述凸部按照下述方式形成和布置，該方式為疊置布線電路襯底時所施加的壓力對于每個上述的凸部，是一致的。按照此方式，可使各凸部的破壞條件保持一致，可使連接特性保持一致，可改善其可靠性。
最好上述凸部按照下述方式布置，該方式為形成布置密度較高的第1區(qū)域，和布置密度較低的第2區(qū)域，在上述第1區(qū)域的作為形成虛的凸部，其高度小于上述凸部的高度。
按照上述方式，除上述凸部按照高密度設置外，較小的虛的凸部設置于各凸部的高密度的布置區(qū)域的周圍。這樣使高密度布置區(qū)域的邊緣區(qū)域的蝕刻率減小。其結果是，可使凸部的蝕刻率保持一致，另外，可使各凸部的直徑和高度保持一致。
此外，最好每個上述的凸部包括虛的凸部，該虛的凸部按照在該凸部的邊緣部，呈環(huán)狀的方式形成，相鄰的每對上述虛的凸部按照一定間距形成。按照此方式，可獲得在蝕刻時，虛的凸部的更好的效果。
每個上述的凸部包括虛的凸部，該虛的凸部可按照在該凸部的邊緣部，呈環(huán)狀的方式形成；按照相互局部重合的方式，形成相鄰的每對上述虛的凸部。按照該方式，可使形成虛的凸部的區(qū)域減小到最小程度，同時，可獲得上述的效果。
還有，上述凸部最好包括多個在一個上述的凸部周圍形成的虛的凸部。按照此方式，可使蝕刻率進一步保持一致。
最好上述凸部包括多個在多個上述的凸部周圍形成的虛的凸部，另外上述的多個虛的凸部形成于上述多個凸部的形成區(qū)域的外側，從而它們按照預定的間距，相互間隔開。按照此方式，可使多個凸部的蝕刻率保持一致。
最好上述凸部按照具有不同的高度的方式形成。按照此方式，可在不產生問題的情況下，在具有不同的連接機構的面，比如，臺階式連接面，銅糊狀料和銅布線圖案的面上，進行疊置。
最好上述凸部按照具有多個不同的直徑的方式形成。按照此方式，可增加流過較高電流的凸部的直徑，可減小流過較小電流的凸部的直徑。這樣便避免比如，產生壓降這樣的問題，因為在具有較小直徑的凸部中，產生較高的電流，產生焦耳熱，由于上述凸部具有較大的直徑，同時其內沒有流過較高的電流，故上述凸部例外地采用不必要的過大的面積。
最好上述第2金屬層包括形成于與上述凸部相對應的部分中的孔，每個上述的孔的直徑小于每個上述的凸部的頂部的直徑。
按照上述方式，當上述凸部與第2金屬層連接時，該凸部的頂部倚靠于上述孔上，將它們壓壞。因此，可確保凸部和第2金屬層之間的牢固連接。這樣使連接的可靠性得以改善。
最好上述凸部包括間隔件，該間隔件由與上述凸部相同的材料形成，按照具有基本上與上述凸部相同的高度的方式形成。按照此方式，使層間絕緣層的間距(厚度)和上述凸部的高度保持恒定，由此，使阻抗可抗性改善。上述間隔件可接地，以便可用作靜電屏蔽。
最好上述凸部包括辨認標記，其由與上述凸部相同的材料形成，按照具有基本上與上述凸部相同的高度的方式形成。按照此方式，可容易地進行定位和類型辨認。
最好在每個上述的凸部的周圍形成鍍層。于是，由于在形成凸部之前，進行噴鍍，故可將該鍍層作為蝕刻掩模。另外，上述鍍層使上述凸部的連接的可靠性得以改善。
再有，最好上述導電粘接膜為各向異性導電膜。在此結構中，由于各向異性導電膜可設置于上述凸部和與其連接的金屬層之間，即，可確保各向異性導電膜中的金屬顆粒，以及上述凸部和上述金屬層之間的連接。
最好上述導電粘接膜是通過涂敷作為表面處理劑的導電糊材料而形成的。
在此場合，由于涂敷導電糊材料，故可進一步改善上述凸部和布線電路之間的連接特性。
本發(fā)明的還一方面在于提供一種布線電路襯底，其包括用于形成第1布線電路的第1金屬層；抗蝕層，其形成于上述金屬層上，該抗蝕層由與上述第1金屬層不同的金屬形成；互連布線連接用的凸部，其由金屬形成，并且有選擇地形成于上述抗蝕層上；以使上述凸部穿過的方式，形成于上述第1金屬層上的層間絕緣層；第2金屬層，其形成于上述層間絕緣層和上述凸部的表面上，并且用于形成第2布線電路。
按照上述方式，通過層間絕緣層，有選擇地在第1金屬層上，形成上述凸部。在此場合，由于抗蝕層的作用，避免對第1金屬層的蝕刻。于是，可采用下述主體部件，獲得布線電路襯底，該主體部件具有至少與上述凸部相同的高度，或大于該凸部的高度。這樣便使主體部件中的，在制造過程中，會產生彎曲，變形或類似情況的部分減小。另外，由于不可能發(fā)生尺寸的變化，并且凸部的位置沿水平偏移的情況，故即使在以較小的尺寸形成凸部以便提高布置密度的情況下，仍不可能產生下述情況，該情況指由于凸部的位置偏移，產生頂部和底部布線電路之間的不良的層間連接。這樣便使產量和可靠性提高。
另外，上述凸部可由金屬，比如價格較低的金屬，如銅材料形成。由此，與下述普通的場合相比較，可以較低的價格提供布線電路襯底，在該普通的場合，通過填充到上述孔或印刷而形成的導電糊用作頂部底部布線電路的連接機構。
此外，由于上述凸部通過有選擇地對第1金屬層進行蝕刻處理而形成，故可使其高度保持一致。于是，不可能產生下述情況，該情況指由于不一致的高度，產生頂部和底部布線電路之間的連接不良。另外，上述凸部和第1金屬層形成整體，故可使凸部的機械強度大于普通的場合。
最好上述抗蝕層按照具有與上述凸部的部分相同的寬度的方式形成。當對第1金屬層進行蝕刻時，雖然抗蝕層用作蝕刻阻擋部分，但是在后一步驟中，以上述凸部作為掩模，進行蝕刻。由此，在第1金屬層上形成的層間絕緣層可在良好的條件下形成。
最好上述抗蝕層形成于下述區(qū)域，該區(qū)域延伸至上述層間絕緣層和上述凸部的相對面處。按照此方式，可提供下述布線電路襯底，其不要求對抗蝕層進行蝕刻的步驟。另外，可獲得作為抗蝕層的作用。
還有，最好按照覆蓋上述凸部和上述抗蝕層的周圍的方式形成鍍層。按照此方式，即使在布線電路襯底中，上述鍍層可用作蝕刻掩模，另外，可確保凸部的連接的可靠性。
本發(fā)明的再一方面在于提供一種布線電路襯底，其包括第1布線電路襯底，第2布線電路襯底和第3布線電路襯底。第1布線電路襯底包括由絕緣樹脂形成的主板；多個第1金屬層，其形成于上述主板的頂面上，并且由第1布線電路形成；多個第2金屬層，其形成上述主板的底面上，并且由第2布線電路形成；通孔，其按照穿過上述主板的方式形成，并且使上述頂面上的第1布線電路，與上述底面上的第2布線電路相互導通。第2布線電路襯底形成于上述主板的頂面上，該第2布線電路襯底包括第1層間絕緣層，該層形成于上述第1金屬層和上述主板的表面上；多個第1凸部，該凸部用于將頂部和底部布線相互連接，該多個第1凸部有選擇地按照一定長度形成，以便按照穿過上述層間絕緣層的方式，延伸至上述第1金屬層和上述通孔。第3布線電路襯底，其形成于上述主板的底面上，該第3布線電路襯底包括第2層間絕緣層，該第2層間絕緣層形成于上述第2金屬層和上述主板的表面上；多個第2凸部，該凸部用于將頂部和底部布線相互連接，該多個第2凸部有選擇地按照一定長度形成，以便按照穿過上述層間絕緣層的方式，延伸至上述第1金屬層和上述通孔。上述第2布線電路襯底和第3布線電路襯底按照下述方式疊置，該方式為上述第1凸部和第2凸部的邊緣與上述第1布線電路和第2布線電路連接。在上述通孔中填充有導電糊，由此上述第2布線電路襯底和上述第3布線電路襯底相互導通。
按照本發(fā)明的上述的再一方面，通孔形成于主體部件上，使第1和第2金屬層相互導通。第1和第2凸部分別設置于第2和第3布線電路襯底上。上述第1和第2布線電路襯底按照使第1和第2凸部穿過的方式，形成于第2和第3布線電路襯底中的，形成有第1和第2凸部的面上。
按照上述第1凸部的邊緣與由第1金屬層形成的第1布線電路連接，并且第2凸部的邊緣與由第2金屬層形成的第2布線電路連接的方式，將第2和第3布線電路襯底疊置，而第1布線電路襯底位于它們之間，由此構成布線電路襯底。按照此方式，可實現較高的集成度，另外，可改善布線電路之間的導通特性和連接的可靠性。
本發(fā)明的另一方面在于提供一種布線電路襯底，其包括用于形成第1布線電路的第1金屬層；層間連接用的凸部，其有選擇地形成于上述第1金屬層上，該凸部由與上述第1金屬層相同的金屬形成；以使上述凸部穿過的方式，形成于上述第1金屬層中的，形成有上述凸部的表面上的層間絕緣層；第2金屬層，其形成于上述層間絕緣層和上述凸部上，該第2金屬層用于形成第2布線電路；第3金屬層，其設置于上述第2金屬層和上述凸部之間。
按照本發(fā)明的另一方面，由于第3金屬層設置于凸部和第2金屬層之間，故可改善凸部的導通特性的可靠性。
最好上述第2金屬層包括孔，該孔形成于與上述凸部相對應的部分上，每個上述的孔的直徑大于每個上述的凸部的直徑。
按照此方式，上述第2金屬層中的每個上述的凸部的頂部深深地嵌入填充于上述孔內的焊料，導電糊層，或貴金屬膜層中，由此進一步使它們之間的連接特性改善。
另外，上述第3金屬層由焊料層，導電糊層，貴金屬膜中的一種形成。按照此方式，第2金屬層和凸部可通過上述層和膜中的一種連接，由此使它們之間的導電特性改善。
本發(fā)明的又一方面在于提供一種布線電路襯底，其包括用于形成布線電路的金屬層；形成于該金屬層上的層間絕緣層；互連布線連接用的凸部，其以使穿過上述層間絕緣層的方式，形成于上述層間絕緣層上；與上述布線電路不同的布線電路，或形成于上述凸部和層間絕緣層上的電路襯底。上述層間絕緣層由各向異性導電膜形成。
在上述結構中，各向異性膜用作層間絕緣層。在此場合，即使在層間絕緣層設置于凸部和金屬層之間的情況下，仍允許它們之間的區(qū)域處于導電狀態(tài)；即，上述凸部和上述金屬層可確實相互實現導通。
最好各向異性膜形成于上述凸部和不同的布線電路之間，或上述凸部和上述布線襯底之間。由此，可通過各向異性膜中的金屬顆粒，使上述凸部和不同的布線電路相互確實實現導通。
本發(fā)明的還一方面在于提供一種布線電路襯底，其包括至少兩個第1布線電路襯底，以及設置于至少兩個上述第1布線電路襯底單元之間的第2布線電路襯底。每個第1布線電路襯底包括絕緣層，該絕緣層包括至少一個面，在該面上，形成有單層或多層的第1布線，并且形成有下述孔，該孔用于確保與上述第1布線電路實現導通的通路；層間絕緣層，其形成于上述絕緣層中的開設有孔的一個面上；凸部，其按照在與上述孔相對的位置處穿過層間絕緣層的方式，由形成布線的金屬層形成，該凸部通過上述孔，與上述第1布線電路導通。上述第1布線電路襯底按照下述方式疊置，該方式為形成有上述凸部和層間絕緣層的每個面通過上述第2布線電路襯底，向內露出，并且對其施加壓力，由此將上述第1布線電路襯底和上述第2布線電路襯底形成為一體。
按照本發(fā)明，設置有上述凸部，該凸部通過上述通孔，與第1布線電路導通。分別具有層間絕緣層的上述兩個布線電路襯底這樣疊置，從而分別形成有凸部和層間絕緣層的面朝向內側曝露。在此場合，上述兩個第1布線電路襯底可直接疊置，或通過布線電路襯底疊置，并且對它們進行加壓。由此，將上述布線電路襯底形成一體。按照該結構，可使上述布線電路襯底中的布線電路的層數大大增加，由此可增加安裝密度。
在上述結構中，另外，最好該布線電路襯底還包括LSI芯片，該芯片分別疊置于上述第1布線電路襯底上。此外，最好該布線電路襯底還包括包裝件，其分別疊置于上述第1布線電路襯底上。
按照本發(fā)明，由于具有LSI芯片或包裝件，故可獲得下述布線電路襯底，該襯底具有以較高密度安裝的LSI芯片或包裝件。這樣還使上述布線電路襯底實現微型化。
本發(fā)明的再一方面在于提供一種布線電路襯底，其包括第1布線電路襯底；第2布線電路襯底，其疊置于上述第1布線電路襯底上；第3布線電路襯底，其疊置于上述第2布線電路襯底上。
在此場合，最好相應的第1～3布線電路襯底具有上述布線電路襯底的各種類型。由此，可提供下述布線電路襯底，其滿足較高密度和較高集成度的要求。
另外，本發(fā)明涉及一種電子設備，其包括上述的布線電路襯底中的一種。這樣可提供用于高集成度和高密度的電子設備的本發(fā)明的布線電路襯底。
本發(fā)明的另一方面在于提供一種布線電路襯底的制造方法，該方法包括下述步驟在構成第1布線電路的第1金屬層上，形成抗蝕層，在上述抗蝕層上，形成用于形成凸部的第2金屬層，上述抗蝕層由與上述第1金屬層不同的金屬形成；通過下述方式，形成上述凸部，該方式為借助至少不對上述抗蝕層進行蝕刻的蝕刻劑，有選擇地對上述第2金屬層進行蝕刻；以上述凸部作為掩模，通過不對上述第1金屬層進行蝕刻的蝕刻劑，將上述抗蝕層去除；在上述第1金屬層中的，形成凸部的面上，形成層間絕緣層；在該層間絕緣層和上述凸部上，形成第3金屬層，該第3金屬層構成第2布線電路。
按照上述的方面，采用不對抗蝕層進行蝕刻的蝕刻劑，有選擇地對用于形成凸部的第2金屬層進行蝕刻。由此，可通過蝕刻劑，以凸部作為掩模，形成上述凸部，并且僅僅將抗蝕層去除。上述凸部將第1和第2布線電路相互連接。于是，可獲得上述的布線電路襯底。
本發(fā)明的又一方面在于提供一種布線電路襯底的制造方法，該方法包括下述步驟在構成第1布線電路的第1金屬層上，形成抗蝕層，在上述抗蝕層上，形成用于形成凸部的第2金屬層，上述抗蝕層由與上述第1金屬層不同的金屬形成；通過下述方式，形成上述凸部，該方式為借助至少不對上述抗蝕層進行蝕刻的蝕刻劑，有選擇地對上述第2金屬層進行蝕刻；在上述第1金屬層中的，形成凸部的面上，形成層間絕緣層；在上述層間絕緣層和上述凸部上，形成第3金屬層，該第3金屬層構成第2布線電路；以蝕刻掩模層作為掩模，通過有選擇的蝕刻處理，將上述第1金屬層和上述抗蝕層去除。
按照本發(fā)明，通過以上述凸部作為掩模而進行的有選擇的蝕刻不是針對抗蝕層進行的。特別是，上述蝕刻處理是同時針對抗蝕層以及進行有選擇的蝕刻處理的第1金屬層進行。這樣便避免僅僅為了去除抗蝕層的不需要部分而進行的步驟，由此使制造步驟減少。
另外在本發(fā)明中，形成上述凸部的步驟可包括以第4金屬層作為蝕刻掩模的步驟。最好上述制造方法還包括下述步驟，即保留上述第4金屬層，通過第4金屬層，將上述凸部的面覆蓋。
按照上述方式，當有選擇地對由主體金屬形成的層進行蝕刻以便形成凸部時，第4金屬層用作蝕刻掩模。在形成上述凸部之后，將該第4金屬層保留，該第4金屬層用于覆蓋上述凸部的所有表面。在此場合，在每個上述的凸部的頂部上，不進行涂敷導電糊的困難操作的情況下，用作蝕刻掩模的第4金屬層可用作改善各凸部和第2金屬層之間的連接特性的機構。
本發(fā)明的還一方面在于提供一種布線電路襯底的制造方法，該方法包括下述步驟在構成第1布線電路的第1金屬層上，形成抗蝕層，在上述抗蝕層上，形成用于形成凸部的第2金屬層，上述抗蝕層由與上述第1金屬層不同的金屬形成；通過下述方式，形成上述凸部，該方式為借助至少不對上述抗蝕層進行蝕刻的蝕刻劑，有選擇地對上述第2金屬層進行蝕刻；以上述凸部作為掩模，通過不對上述第1金屬層進行蝕刻的蝕刻劑，將上述抗蝕層去除；在上述第1金屬層中的，形成凸部的面上，形成層間絕緣層；在該層間絕緣層和上述凸部上，形成第3金屬層，該第3金屬層構成第2布線電路；在上述布線電路襯底的第3金屬層和第1金屬層上，分別疊置相應的金屬箔，對其進行加壓加熱處理；有選擇地對上述第3金屬層和上述金屬箔進行蝕刻，由此形成第2布線電路，另外有選擇地對上述第1金屬層和上述金屬箔進行蝕刻，由此形成上述第1布線電路，這樣形成上述布線電路襯底。
按照本發(fā)明，將上述布線電路襯底和金屬箔疊置，有選擇地同時對第1金屬層和金屬箔進行蝕刻處理。這樣便形成下述布線電路襯底，在該襯底的兩個面上，設置有第1和第2布線電路，它們通過層間絕緣層，實現層間絕緣，第1和第2布線電路通過穿過該層間絕緣層的上述凸部，實現導通。
另外，上述制造方法還可包括下述步驟在上述布線電路襯底的兩個面上，疊置至少兩個多層體單元，在該面上，形成上述第1布線電路和上述第2布線電路，以便按照每個上述的多層體的一個面朝內的方式形成夾芯件，對其進行加壓／加熱處理，由此形成整體單元；有選擇地對位于上述整體單元的兩個面上的兩個形成布線的金屬層進行蝕刻，由此在這兩個面上形成布線電路。
按照上述方式，在上述布線電路襯底的兩個面上，疊置至少兩個多層體的組件，對它們進行加壓加熱，由此將它們形成一體。之后，有選擇地對該整體件的兩個面上的金屬層進行蝕刻，由此在該兩個面上形成布線電路。于是，可獲得具有4層布線電路的布線電路襯底。
本發(fā)明的再一方面在于提供一種布線電路襯底的制造方法，該方法包括下述步驟在單獨或多層的布線電路的至少一個面上，形成具有孔的絕緣層；形成下述凸部，該凸部由位于與上述孔相對的位置的形成布線電路的金屬層形成，該凸部通過上述孔與上述布線電路導通；形成至少兩個布線電路襯底，該襯底包括形成于上述絕緣層中的，形成有上述凸部的一側的層間絕緣層；按照下述方式，直接對上述布線電路襯底的至少兩個單元，或通過另一布線電路襯底對上述布線電路襯底的至少兩個單元，進行疊置和加壓處理，該方式為形成上述凸部和層間絕緣層的一側朝內，由此使它們形成整體單元。
按照上述方式，通過下述絕緣層，設置整體金屬件，該絕緣層在單層或多層的布線電路的一個主面上具有孔。另外，形成下述凸部，該凸部通過上述孔，與上述布線電路導通。按照下述方式，上述兩個布線電路襯底直接或通過另一布線電路襯底疊置，該兩個布線電路襯底包括形成于在形成有凸部的絕緣層一側的層間絕緣層，該方式為形成有上述凸部和層間絕緣層的側邊朝內，由此使它們形成為一體。因此，可大大增加布線電路襯底的導電電路的層數，可增加安裝密度。
本發(fā)明的另一方面在于提供一種布線電路襯底的制造方法，該方法步驟包括制備用于形成第1布線電路的第1金屬層，并且有選擇地在該第1金屬層的一個面上，形成保護膜；以該保護膜作為掩模，對上述第1金屬層進行半蝕刻處理，由此在上述第1金屬層的上述一個面上，有選擇地形成凸部；按照使上述凸部穿過的方式，在上述第1金屬層上，形成層間絕緣層；在上述凸部和上述層間絕緣層上，疊置第2金屬層，該第2金屬層構成第2布線電路；在同一時間或不同時間，有選擇地對上述第1金屬層和上述第2金屬層進行制作布線圖案處理，由此形成上述第1布線電路和上述第2布線電路。
按照本發(fā)明，有選擇地在用作主體部件的第1金屬層的一個面上，形成保護膜，以該保護膜作為掩模，對第1金屬層進行半蝕刻處理。接著，形成用于構成布線電路的金屬層和凸部。然后，通過層間絕緣層，在上述第1金屬層(將構成第1布線電路)中的，形成有凸部的表面上，形成兩個金屬層。之后，同時或不同時地，有選擇地對第1和第2金屬層進行制作布線圖案的處理，由此形成布線膜。因此，可獲得布線電路襯底。
最好上述制造方法還包括下述步驟，即在疊置上述第2金屬層之前，在每個上述的凸部的頂部上，形成各向異性導電膜。該各向異性導電膜使第2金屬層和上述凸部之間的導電特性得以改善。
此外，最好上述制造方法還包括下述步驟，即在形成上述凸部之后，對每個凸部的頂部，進行噴射蝕刻處理。這樣便使每個上述的凸部的表面具有粗糙的布線圖案。
還有，最好形成上述凸部的步驟包括下述步驟，即采用下述保護膜，該保護膜的直徑分別小于要求形成的每個上述凸部的相應直徑，由此進行半蝕刻處理。這樣便形成矛狀凸部。
再有，最好形成上述凸部的步驟包括下述步驟，即在形成上述凸部之后，通過進行半蝕刻處理，將上述掩模去除，并且再次進行半蝕刻處理。這樣便形成矛狀凸部。
還有，最好上述制造方法還包括下述步驟，即在對上述第1布線電路和第2布線電路進行制作布線圖案處理之前，通過進行過渡蝕刻處理，將上述凸部的不需要部分去除。這樣可按照需要來安排和設置上述凸部。該方式對于下述場合有效，該場合指按照矩陣狀布置的方式形成上述凸部，以便承受均勻的壓力。
本發(fā)明的又一方面在于提供一種布線電路襯底的制造方法，該制造方法包括下述步驟在由絕緣樹脂形成的主板的頂面上，形成由第1布線電路形成的多個第1金屬層，在上述主板的底面上，形成由第2布線電路形成的多個第2金屬層；按照一定長度，形成第1凸部和第1層間絕緣層，以便按照下述預先設置的方式，延伸至上述第1金屬層，該方式為第1凸部穿過上述第1層間絕緣層，另外按照一定長度，形成第2凸部和第2層間絕緣層，以便照下述預先設置的方式，延伸至上述第2金屬層，該方式為第2凸部穿過上述第2層間絕緣層；將下述導電糊填充于穿過上述主板而形成的通孔中，該導電糊使頂面上的上述第1布線電路和底面上的上述第2布線電路相互導通；在上述第1金屬層和上述主板的表面(即，在上述主板的頂面上)上，疊置上述的第1層間絕緣層，將上述第1凸部與上述第1金屬層連接；在上述第2金屬層和上述主板的表面(即，在上述主板的底面上)上，疊置上述的第2層間絕緣層，將上述第2凸部與上述第2金屬層連接；與上述第1金屬層連接的步驟包括下述步驟即使上述第1凸部壓靠于形成于上述第1金屬層中的孔中，該孔的直徑小于每個上述的第1凸部的頂部的直徑；與上述第2金屬層連接的步驟包括下述步驟即使上述第2凸部壓靠于形成于上述第2金屬層中的孔中，該孔的直徑小于每個上述的第2凸部的頂部的直徑。
按照本發(fā)明，當將第1和第2凸部與第1和第2金屬層連接時，上述第1和第2凸部的頂部壓靠于每個孔上，將其壓壞。這樣便進一步使第1和第2凸部，與第1和第2金屬層之間的連接強度增加，因此使連接可靠。
本發(fā)明的還一方面在于提供一種布線電路襯底的制造方法，該制造方法包括下述步驟在第1金屬層的表面上，設置許多凸部，該凸部由金屬形成，其用于互連布線連接；在上述第1金屬層的表面上，按照使上述凸部穿過的方式，設置層間絕緣層；在上述凸部和上述層間絕緣層的表面上，形成第2金屬層，上述第2金屬層由與上述第1金屬層不同的金屬形成；在形成上述凸部的同一步驟中，采用與上述凸部相同的材料，形成間隔件，使其高度基本上與上述凸部的相同。
按照上述方法，在與形成凸部的相同步驟中，形成間隔件。于是，在不增加步驟的數量的情況下，通過設置間隔件，可形成下述布線電路襯底，其確保間隔件和金屬層之間的間距。
本發(fā)明的再一方面在于提供一種布線電路襯底的制造方法，該制造方法包括下述步驟在第1金屬的表面上，設置許多凸部，該凸部由金屬形成，其用于互連布線連接；在上述第1金屬層的表面上，按照使上述凸部穿過的方式，設置層間絕緣層；在上述凸部和上述層間絕緣層的表面上，形成第2金屬層，上述第2金屬層由與上述第1金屬層不同的金屬形成；在形成上述凸部的同一步驟中，采用與上述凸部相同的材料，形成辨認標記，使其高度基本上與上述凸部的相同。
按照上述方法，可在形成凸部的相同步驟中，形成辨認標記。因此，在不增加步驟的數量的情況下，可獲得具有辨認標記的布線電路襯底。
本發(fā)明的另一方面在于提供一種布線電路襯底的制造方法，該制造方法包括下述步驟在由絕緣樹脂形成的主板的頂面上，形成由第1布線電路形成的多個第1金屬層，在上述主板的底面上，形成由第2布線電路形成的多個第2金屬層；按照一定長度，形成第1凸部和第1層間絕緣層，以便按照下述預先設置的方式，延伸至上述第1金屬層，該方式為第1凸部穿過上述第1層間絕緣層，另外按照一定長度，形成第2凸部和第2層間絕緣層，以便照下述預先設置的方式，延伸至上述第2金屬層，該方式為第2凸部穿過上述第2層間絕緣層；在上述第1金屬層和上述主板的表面(即，在上述主板的頂面)上，疊置上述的第1層間絕緣層，將上述第1凸部與上述第1金屬層連接；在上述第2金屬層和上述主板的表面(即，在上述主板的底面)上，疊置上述的第2層間絕緣層，將上述第2凸部與上述第2金屬層連接；在進行上述的連接之前，在上述第1金屬層和上述第2金屬層的表面上，形成第3金屬層，該第3金屬層由導電糊或貴金屬形成。
按照本發(fā)明，可將第1和第2布線電路與位于它們之間的主體板裝配在一起。在該裝配件中，由于相應的第1和第2凸部通過第3金屬層(導電糊和貴金屬膜中的一個)連接，故可以適合的條件，使它們之間實現導通。
另外，最好上述制造方法還包括下述步驟在形成上述第3金屬層之后，通過對上述第1金屬層和上述第2金屬層的表面進行研磨處理，將相對上述第1金屬層和上述第2金屬層的表面伸出的第3金屬層的局部區(qū)域去除。按照該方式，在僅僅在比如，第1和第2金屬層的孔中，形成第3金屬層。
本發(fā)明的又一方面在于提供一種布線電路襯底的制造方法，該制造方法包括下述步驟在第1金屬層上，有選擇地形成互連布線連接用的凸部，該凸部采用與上述第1金屬層相同的材料形成；在上述第1金屬層中的，形成有上述凸部的表面上，形成層間絕緣層；在上述層間絕緣層和上述凸部上，形成第2金屬層，該第2金屬層用于形成第2布線電路；按照與上述凸部相對應的方式，在上述凸部和上述第2金屬層之間，形成焊料層，導電糊層，貴金屬膜中的一個；通過將上述凸部與上述焊料層，上述導電糊層，上述貴金屬膜中的一個連接，將上述布線電路襯底疊置。
按照本發(fā)明，在形成第2金屬層之前，按照疊置于上述凸部的表面上的方式，形成上述焊料層，上述導電糊層，上述貴金屬膜中的一個。按照該結構，在上述裝配件中獲得高集成度，同時，可獲得下述布線電路襯底，該襯底使上述電路襯底之間的導通特性和連接的可靠性改善。
本發(fā)明的還一方面在于提供一種布線電路襯底的制造方法，該制造方法包括下述步驟在第1金屬層上，有選擇地形成互連布線連接用的凸部，該凸部采用與上述第1金屬層相同的材料形成；在上述第1金屬層中的，形成有上述凸部的表面上，形成層間絕緣層；在上述層間絕緣層和上述凸部上，形成第2金屬層，該第2金屬層用于形成第2布線電路；按照與上述凸部相對應的方式，在上述凸部和上述第2金屬層之間，涂敷焊料層，導電糊層，貴金屬膜中的一個；通過將上述凸部與上述焊料層，上述導電糊層，上述貴金屬膜中的一個連接，將上述布線電路襯底疊置；疊置上述布線電路襯底的步驟包括下述步驟，即形成下述結構，在該結構中，每個上述的凸部穿過上述層間絕緣層，上述焊料層，上述導電糊層，上述貴金屬膜中的一個與上述凸部連接。
按照本發(fā)明，用于構成不同于第1布線電路的第2布線電路的第2金屬層形成于有凸部的一側。于是，對應于上述凸部，設置下述部件，在該部件上，疊置有上述焊料層，上述導電糊層，上述貴金屬膜中的一個。由此，可獲得上述布線電路襯底。
本發(fā)明的再一方面包括主體部件以及疊層片，其疊置于上述主體部件的一個或兩個表面上。上述主體部件包括絕緣層，多個形成于上述絕緣層的兩個表面上的金屬布線層。另外，上述主體部件包括一個或多個通孔，該通孔穿過上述金屬布線層和絕緣層。此外，上述主體部件包括一個或多個導電部件，其按照填充上述一個或多個通孔的方式形成。上述疊層片包括布線層，以及一個或多個凸部，該凸部按照在與一個或多個通孔相對的位置，相對布線層伸出的方式形成。還有，上述疊層片按照下述方式疊置，該方式為上述一個或多個凸部與上述一個或多個導電部件連接。
在本發(fā)明中，上述疊層片形成于主體部件的一個或兩個表面上。同時，由于凸部按照切入導電材料中的方式連接，故包括疊層片的布線層也不會在靠近通孔處彎曲。于是，可按照所需厚度，使上述膜的厚度保持一致，于是可進行細微結構的布線。
另外，由于上述凸部和導電材料直接連接，可使粘接特性增加，于是，可改善層間連接的可靠性。此外，與普通的實施例不同，上述布線層無需通過非電鍍的涂敷，以及之后的對銅膜進行電解涂敷的方式形成。
本發(fā)明的另一方面包括主體部件；第1疊層片，其疊置于上述主體部件的一個或兩個表面上；第2疊層片，其疊置于上述第1疊層片的外側。上述主體部件包括絕緣層，形成于上述絕緣層的兩個表面上的金屬布線層。此外，上述主體部件包括一個或多個通孔，該通孔穿過上述金屬布線層和絕緣層。還有，上述主體部件包括一個或多個導電部件，其按照填充上述一個或多個通孔的方式形成。上述第1疊層片包括布線層，以及一個或多個凸部，該凸部按照在與一個或多個通孔相對的位置，相對布線層伸出的方式形成。再有，上述第1疊層片按照下述方式疊置，該方式為上述一個或多個凸部與上述一個或多個導電部件連接。
按照本發(fā)明，由于還疊置有第2疊層片，故可以較簡單的步驟，設置布線襯底的多層結構。
本發(fā)明的又一方面在于提供一種布線電路襯底的制造方法，該方法包括下述步驟制備下述主體部件，該主體部件包括金屬布線層，該金屬布線層形成于絕緣層的兩個表面上；穿過上述金屬布線層和絕緣層中的一個或多個通孔；以一個或多個導電部件，填充上述主體部件中的一個或多個通孔；制備疊層片，該疊層片包括一個或多個凸部，該一個或多個凸部按照在與上述金屬層和一個或多個通孔相對的位置，相對上述金屬層伸出的方式形成，按照下述方式將上述疊層片疊置于上述主體部件的一個或兩個表面上，該方式為上述一個或多個凸部，與上述一個或多個導電部件連接；通過對疊層片的金屬層進行制作布線圖案處理，形成布線層。
再有，本發(fā)明的還一方面在于提供一種布線電路襯底的制造方法，該方法包括下述步驟制備下述主體部件，該主體部件包括金屬布線層，該金屬布線層形成于絕緣層的兩個表面上；穿過上述金屬布線層和絕緣層中的一個或多個通孔；以一個或多個導電部件，填充上述主體部件中的一個或多個通孔；制備疊層片，該疊層片包括一個或多個凸部，該一個或多個凸部按照在與上述布線層和一個或多個通孔相對的位置，相對上述布線層伸出的方式形成，按照下述方式將上述疊層片疊置于上述主體部件的一個或兩個表面上，該方式為上述一個或多個凸部，與上述一個或多個導電部件連接；在上述疊層片的表面上，按照基本上與上述疊層片相同的方式，形成一個或多個疊層片。
按照本發(fā)明，可通過下述較簡單的方法，提供布線襯底的多層結構，該方法包括下述步驟制備主體部件和疊層片，有選擇地進行形成布線層所必需的蝕刻處理，將上述疊層片和主體部件疊置。
另外，通過增加待疊置的疊層片的數量，容易獲得布線電路襯底的多層結構，從而可實現布線電路襯底的更高的集成度。
下面結合附圖對本發(fā)明的具體實施例進行詳細說明

圖1A為表示本發(fā)明的布線電路襯底實施例的例舉性制造步驟的剖視圖；圖1B～1G為表示本發(fā)明的布線電路襯底實施例的例舉性制造步驟的剖視圖；圖2A～2D為表示第1實施例的例舉性制造步驟的剖視圖；圖3A～3F為表示本發(fā)明的布線電路襯底實施例的例舉性制造步驟的剖視圖；圖4A～4C為表示本發(fā)明的布線電路襯底實施例的例舉性制造步驟的剖視圖；圖5A～5G為表示本發(fā)明的布線電路襯底實施例的例舉性制造步驟的剖視圖；圖6A～6B為本發(fā)明的第5實施例的例舉性制造步驟的剖視圖；圖7A～7H為本發(fā)明的實施例的例舉性制造步驟的剖視圖；圖8A～8C為表示本發(fā)明的布線電路襯底實施例的例舉性制造步驟的剖視圖；圖9A～9E為表示本發(fā)明的布線電路襯底實施例的例舉性制造步驟的剖視圖；圖10A～10B為分別表示本發(fā)明的布線電路襯底實施例的不同的例舉性凸部的剖視圖；圖11為表示下述實施例的主要部分的透視圖，在該實施例中，本發(fā)明的布線電路襯底的各凸部設置在主體中的相應的橫向部分處；圖12為下述布置的實施例的透視圖，在該實施例中，每個凸部承受疊置本發(fā)明的布線電路襯底實施例時所產生的均勻的壓力；圖13為下述實施例的剖視圖，設置虛的凸部，以便使蝕刻率保持均勻，從而使本發(fā)明的布線電路襯底實施例中的連接頂部和底部布線用的凸部的高度和直徑保持一致；圖14A～14D為設置有虛的凸部的相應實施例的平面圖；圖15為下述實施例的剖視圖，在該實施例中，設置有凸部，以便與臺階狀連接面相吻合，該凸部分別具有與本發(fā)明的布線電路襯底實施例的不同高度；圖16A為下述實施例的透視圖，在該實施例中，間隔件由與本發(fā)明的布線電路襯底實施例的凸部相同的材料形成，并且該間隔件的高度與該凸部的高度相同；圖16B為下述實施例的剖視圖，在該實施例中，間隔件由與本發(fā)明的布線電路襯底實施例的凸部相同的材料形成，并且該間隔件的高度與該凸部的高度相同；圖17為本發(fā)明的布線電路襯底實施例的凸部的實施例的剖視圖，在該實施例中，設置具有不同直徑的凸部；圖18A為本發(fā)明的實施例的透視圖，在該實施例中，設置有由與上述凸部相同的材料形成的辨認標記；圖18B為圖18A的辨認標記的實施例的平面圖；圖18C為圖18A的辨認標記的另一實施例的平面圖；圖19A～19D為表示本發(fā)明的布線電路襯底實施例的例舉性制造步驟的剖視圖；圖20A為下述結構實施例的剖視圖，在該實施例中，其直徑大于每個凸部的頂部的孔形成于與布線電路的凸部相對應部分；圖20B為表示布線電路中的凸部所連接的部分的形狀的平面圖；圖20C為表示下述實施例狀態(tài)的剖視圖，在該狀態(tài)，在形成其中一個導電糊層，焊料層，貴金屬層中的一個之后，對表面進行磨光處理，以便去除布線電路上的層的一部分，由此使導電糊，焊料，或貴金屬僅僅保留在孔中；圖21A～20C為本發(fā)明的布線電路襯底實施例的例舉性制造步驟的剖視圖；圖22為采用作為本發(fā)明的布線電路襯底實施例中的層間隔絕層的各向異性導電膜的實施例的剖視圖；圖23A～23C為待疊置的和／或疊置的本發(fā)明的布線電路襯底實施例的剖視圖；圖24A～24C為待疊置的和／或疊置的本發(fā)明的布線電路襯底實施例的剖視圖；圖25A～25C為待疊置的和／或疊置的本發(fā)明的布線電路襯底實施例的剖視圖；圖26A～26C為待疊置的和／或疊置的本發(fā)明的布線電路襯底實施例的剖視圖；圖27A～27C為待疊置的和／或疊置的本發(fā)明的布線電路襯底實施例的剖視圖；圖28為疊置的本發(fā)明的布線電路襯底實施例的剖視圖；圖29A～29C為待疊置的和／或疊置的本發(fā)明的布線電路襯底實施例的剖視圖；圖30A～30C為待疊置的和／或疊置的本發(fā)明的布線電路襯底實施例的剖視圖；圖31A～31C為待疊置的和／或疊置的本發(fā)明的布線電路襯底實施例的剖視圖；圖32A～32C為待疊置的和／或疊置的本發(fā)明的布線電路襯底實施例的剖視圖；圖33A～33C為待疊置的和／或疊置的本發(fā)明的布線電路襯底實施例的剖視圖；圖34為疊置的本發(fā)明的布線電路襯底實施例的剖視圖；圖35A～35C為待疊置的和／或疊置的本發(fā)明的布線電路襯底實施例的剖視圖；圖36A～36C為待疊置的和／或疊置的本發(fā)明的布線電路襯底實施例的剖視圖；圖37A～37C為待疊置的和／或疊置的本發(fā)明的布線電路襯底實施例的剖視圖；圖38A～38C為待疊置的和／或疊置的本發(fā)明的布線電路襯底實施例的剖視圖39為疊置的本發(fā)明的布線電路襯底實施例的剖視圖；圖40A～40C為待疊置的和／或疊置的本發(fā)明的布線電路襯底實施例的剖視圖；圖41A～41C為待疊置的和／或疊置的本發(fā)明的布線電路襯底實施例的剖視圖；圖42A～42C為待疊置的和／或疊置的本發(fā)明的布線電路襯底實施例的剖視圖；圖43A～43C為待疊置的和／或疊置的本發(fā)明的布線電路襯底實施例的剖視圖；圖44為本發(fā)明的疊置的布線電路襯底實施例的透視圖；圖45為包括本發(fā)明的布線電路襯底的電子設備實施例的方框圖；圖46A～46D為表示本發(fā)明的布線電路襯底的制造步驟的實施例的剖視圖；圖47A～47C為表示本發(fā)明的布線電路襯底的制造步驟的實施例的剖視圖；圖48A～48C為表示本發(fā)明的布線電路襯底中的主體部件的制造步驟的實施例的剖視圖；圖49A～49D為表示本發(fā)明的布線電路襯底中的主體部件的制造步驟的實施例的剖視圖；圖50A～50D為表示本發(fā)明的布線電路襯底中的疊層片的制造步驟的實施例的剖視圖；圖51A～51D為表示本發(fā)明的布線電路襯底中的疊層片的制造步驟的實施例的剖視圖；圖52A～52F為表示本發(fā)明的布線電路襯底中的疊層片的制造步驟的實施例的剖視圖；圖53A～53C為表示本發(fā)明的布線電路襯底的制造步驟的實施例的剖視圖；圖54A～54F為用于說明高密度安裝的布線電路襯底的普通實施例的剖視圖，該圖按照步驟(A)～(F)的順序表示布線電路襯底的制造方法；圖55A～55C為依次表示上述的布線電路襯底的普通實施例的制造步驟(G)～(I)的剖視圖；圖56A～56G為用于說明高密度安裝的布線電路襯底的另一普通實施例的剖視圖，該圖按照步驟(A)～(G)的順序表示制造方法；圖57A～57E為表示布線電路襯底的普通制造步驟的剖視圖；圖58A～58D為表示布線電路襯底的普通制造步驟的剖視圖。
第1實施例首先，對本發(fā)明的第1實施例的布線電路襯底的結構和外形進行描述。該描述是按照連續(xù)的制造步驟進行的。圖1A～1G和2A～2D為分別表示本發(fā)明的布線電路襯底以及按照制造步驟的順序的該襯底的制造方法的剖視圖。
步驟(A)如圖1A所示，制備主體部件20(比如，由環(huán)氧玻璃形成)。該主體部件20由具有銅箔21、抗蝕層22、銅箔23的材料形成。該銅箔21(凸部形成金屬層)用于形成凸部，其厚度為100μm。上述抗蝕層22的厚度為2μm，其由比如，鎳鍍層形成，并且形成于銅箔21的整個表面上。上述銅箔23(布線電路形成金屬箔的厚度為18μm)形成于抗蝕層22的表面上。
于是，在銅箔21上，涂敷而形成抗蝕層22，上述銅箔23覆蓋上述抗蝕層22。
步驟(B)接著，如圖1B所示，有選擇地在上述的凸部形成銅箔21的表面上，形成保護膜24。該保護膜24按照覆蓋形成凸部的部分的方式形成。
步驟(C)然后，以上述保護膜作為掩模，對上述銅箔21進行蝕刻處理，由此形成凸部25。對于上述蝕刻，采用不對抗蝕層22蝕刻，但是對銅箔21蝕刻的蝕刻劑，進行濕法蝕刻處理。
步驟(D)之后，將在蝕刻中用作掩模的保護膜24去除。圖1D表示已去除了蝕刻掩模的狀態(tài)。
步驟(E)隨后，如圖1E所示，以凸部25作為掩模，對上述的抗蝕層22進行蝕刻。該步驟中的蝕刻處理采用下述蝕刻劑(鎳分離液)，其不對構成凸部25的金屬(本實施例中的銅)蝕刻，但是能夠對構成抗蝕層22的金屬(本實施例中的鎳)進行蝕刻。
步驟(F)接著，如圖1E所示，在每個凸部25的頂部(上部)上，涂敷較薄的導電糊層26，之后使其硬化。該步驟不是強制的；但是，其使每個凸部25和銅箔之間的連接的可靠性大大改善。
步驟(G)
然后，通過加熱輥，以壓力方式將絕緣片粘接于其上形成有由上述的銅箔21的凸部25的面上。于是，如圖1G所示，形成層間絕緣層27。在此場合，對于層間絕緣層27，有選擇地采用其厚度小于凸部25的高度(包括涂敷導電糊26時的導電糊26的厚度的高度)的絕緣層，以便使凸部25的頂部作為絕緣片突出。否則，不能夠確實采用凸部25實現層間連接。按照上述的步驟G，在銅箔23上，形成層間絕緣層27。于是，通過銅箔23和抗蝕層22，將凸部25連接，使其穿出，以便使其突出，由此構成多層體28A。該步驟是在環(huán)氧樹脂發(fā)生軟化的溫度下進行的，馬上將該溫度返回到室溫，從而在上述環(huán)氧樹脂中，不發(fā)生硬化反應。
步驟(H)和(I)之后，如圖2A所示，形成上述多層體28A中的層間絕緣層27；在凸部25突出的一側，設置銅箔(布線形成金屬層)，其厚度為18μm，通過加熱，以加壓方式對其進行粘接處理，由此通過疊置壓頭，對其進行置疊。通過上述步驟，構成多層體30A，在該多層體30A中，通過凸部25，將形成于層間絕緣層27上的金屬層23和金屬層29之間連接。
步驟(J)和(K)隨后，如圖2C，在金屬層23和29的表面上，形成用作蝕刻掩模的保護膜24。之后，以保護膜24作為掩模，對金屬層23和29進行蝕刻，由此形成布線電路31和32。于是，形成圖2D所示的布線電路襯底33A，其中位于兩個表面上的布線電路31和32之間通過凸部25實現層間連接。由此形成的電路襯底33A為本發(fā)明的布線電路襯底的第1實施例。
如上所述，按照第1實施例，采用主體部件20開始進行處理，該部件20至少包括銅箔21，其構成凸部形成金屬層，該層的厚度(比如，在50～200μm的范圍內)足夠大，以便構成凸部25。于是，本實施例的優(yōu)點在于不容易產生變形這樣的缺陷，尺寸精度穩(wěn)定。由于具有穩(wěn)定的尺寸精度，在形成凸部之后，凸部25中不產生位置偏差。這樣便避免已有實施例中所產生的問題。比如，本實施例避免下述問題，即由于圖23和24中的普通實施例中的孔2中的導電糊3(通孔)產生位置偏差，不能夠使頂部和底部布線電路5實現所需的連接。于是，在本實施例中，分別具有很小直徑的凸部25可以較高的精度設置。另外，可獲得確保布線電路之間實現連接的超高密度的布線電路襯底33A。
還有，上述凸部25由比如，銅箔21形成，故成形所要求的材料成本可較低。即使在凸部的布置密度增加，并且設置的數量增加的情況下，上述布線電路襯底的成本仍不增加。這與現有技術是不同的，在現有技術中，由于采用主要由貴金屬，比如銀形成的導電糊，故成本增加。這樣便大大有助于降低布線電路襯底的成本。
另外，由于上述凸部25是通過有選擇地對銅箔21進行蝕刻的方式形成的，故每個凸部25的高度由銅箔21的厚度確定。在此場合，由于可按照使厚度保持非常一致的方式形成銅箔21，故可使凸部25的高度保持一致。因此，本實施例不產生下述問題，比如象圖46和47所示的已有技術那樣，由于通過印刷，借助導電糊，形成凸部，故凸部11的高度可能不一致，另外，在使導電糊3硬化的過程中，由于溶劑揮發(fā)，可能使頂部呈下凹狀，因此使頂部和底部布線電路之間不實現完全連接。因此，在本實施例中，雖然使凸部25的尺寸微型化，并且以較高的密度形成該凸部，但是可期望使頂部和底部布線電路之間實現牢固連接，于是可改善可靠性和生產量。
第2實施例下面參照圖3A～3F，對本發(fā)明的第2實施例進行描述。第2實施例包括基本上與第1實施例相同的結構和處理步驟。圖3A～3F為制造步驟的順序，表示本發(fā)明的第2實施例的布線電路襯底的制造方法的剖視圖。
步驟(A)進行與圖1A～1D所示相同的步驟，由此在形成有凸部25的狀態(tài)下制造襯底。圖3A表示形成凸部25的狀態(tài)。
步驟(B)接著，如圖3B所示，根據需要，在每個凸部25的頂部(上部)上，涂敷較薄的導電糊層26。該步驟不是強制的；但是，其可大大改善在后面的步驟中形成的銅箔和每個凸部25之間的連接可靠性。
在步驟(B)中，不進行下述步驟，即去除將凸部25作為掩模而進行蝕刻的抗蝕層22。
如下面所述，在對金屬層23有選擇地進行蝕刻時，將抗蝕層22的不需要部分去除。特別是，當制作布線圖案，以便形成布線電路時，在對金屬層23進行蝕刻的同時，對抗蝕層22進行蝕刻。該方面與上述第1實施例不同。
步驟(C)然后，如圖3C所示，形成層間絕緣層27，由此最終形成多層體28B。該多層體28B包括金屬層23，形成于金屬層23上的抗蝕層22，設置于抗蝕層22上的多個凸部25，設置于每個凸部25的頂部上的導電糊26，形成于凸部25之間的層間絕緣層27。
步驟(D)之后，如圖3D所示，通過加熱，按照加壓方式對銅箔29(布線形成金屬層)進行粘接，由此通過疊置壓頭，將其疊置于多層體28B上。由此，形成多層體30B。在下述狀態(tài)下，形成多層體30B，在該狀態(tài)，通過凸部25，使形成于層間絕緣層27的兩個表面上的金屬層23和29之間實現層間連接。
步驟(E)隨后，如圖3E所示，在金屬層23的表面上，形成用作蝕刻掩模的保護膜24。同樣，在金屬層29的表面上，形成用作蝕刻掩模的保護膜24。
接著，將保護膜24用作掩模，對金屬層23和29進行蝕刻，由此形成布線電路31。同樣，將保護膜24用作掩模，對金屬層29進行蝕刻，由此形成布線電路32。
另外，同時，還通過上述蝕刻處理，對與金屬層23相接觸的區(qū)域中的抗蝕層22進行蝕刻。最好，上述抗蝕層22由，比如鎳材料形成。
位于兩個表面上的布線電路31和32通過凸部25實現層間連接，由此，形成布線電路襯底33。
步驟(F)如圖3F所示，去除用作蝕刻掩模的保護膜24。去除保護膜24之后的布線電路襯底33形成本發(fā)明的第2實施例。
對于通過保護膜24，在形成布線電路31和32的區(qū)域，進行蝕刻處理，最好采用下述的蝕刻劑。優(yōu)選的蝕刻劑能夠對以鎳為主體的金屬以及以銅為主體的金屬進行蝕刻。由于采用上述類型的蝕刻劑，故可通過以保護膜24作為掩模，進行有選擇的蝕刻的方式，將抗蝕層22(比如鎳層)和金屬層23(比如，銅層)去除。按照上述方式，在形成凸部25之后，無需將抗蝕層22覆蓋，以便于去除。這樣便使步驟簡化。
如上所述，按照第2實施例，在具有與第1實施例相同的優(yōu)點的同時，可通過以相同的保護膜24作為掩模，進行一次有選擇的蝕刻處理的方式，將抗蝕層22和金屬層23去除。
于是，與第1實施例相比較，可簡化步驟。
第3實施例下面參照圖4A～4C，對本發(fā)明的第3實施例進行描述。
該第3實施例具有基本上與第1實施例相同的結構和處理步驟。圖4A～4C為按照制造步驟的順序，表示本發(fā)明的第3實施例的布線電路襯底的制造方法的剖視圖。
在第3實施例中，在第1實施例的步驟(G)中形成的多層體28疊置于在第1實施例中制造的布線電路襯底33的兩個表面上。在疊置多層體28之后，對相應的多層體28A中的金屬層23，進行有選擇的蝕刻處理，于是制作布線圖案，由此形成布線電路。這樣便提供多層體布線電路，比如4層的布線電路。
步驟(A)首先，如圖4A所示，在布線電路襯底33的一個面(頂面)上，設置多層體28。同時，按照使上述一個面(頂面)相對的方式，設置形成有多層體28中的層間絕緣層27和凸部的表面。
同樣，在布線電路襯底33的另一面(底面)上設置多層體28。同時，按照使上述另一面(底面)相對的方式，設置形成有多層體28中的層間絕緣層27和凸部的表面。
按照上述方式，對兩個多層體28，即上下的多層體28進行定位步驟。
在進行定位步驟之后，采用疊置壓頭，通過加熱，以加壓方式將上述層粘接，由此將它們形成為一體。
步驟(B)接著，如圖4B所示，有選擇地在頂部多層體28的金屬層23上，形成多個保護膜24。同樣，有選擇地在底部多層體28的金屬層23上，形成保護膜24。
步驟(C)以保護膜24作為掩模，對頂部多層體28的金屬層23進行蝕刻，由此形成頂部布線電路35。同樣，以保護膜24作為掩模，對底部多層體28的金屬層23進行蝕刻，由此形成底部布線電路35。
按照上述方式，便形成第3實施例的布線電路襯底36。
上述布線電路襯底36包括上述的布線電路襯底33和頂部與底部多層體28。
按照該第3實施例，可獲得具有多層布線電路，比如4層布線電路的布線電路襯底36。這樣便使布線電路襯底36具有很高的密度。
第4實施例下面參照圖5A～5G和6A和6B，對本發(fā)明的第4實施例進行描述。該第4實施例包括基本上與第1實施例相同的結構。圖5A～5G和6A和6B為按照制造步驟的順序，表示本發(fā)明的第4實施例的布線電路襯底的制造步驟。
步驟(A)首先制備與圖1A所示相同的主體部件20。之后，在后面步驟中將形成凸部25的銅箔21的表面上，涂敷保護膜24。之后，如圖5A所示，按照曝光和顯影的方式，制作布線圖案。特別是，在保護膜24上，制作布線圖案，從而僅僅形成有凸部25的部分是開口的，并且保護膜24覆蓋未形成有凸部25的部分。
步驟(B)接著，如圖5B所示，按照電鍍法，以保護膜24作為掩模，形成涂敷有焊料37的層(每個層的厚度在19～21μm的范圍內)。
上述涂敷有焊料的層37由比如，錫(Sn)／鉛(Pb)，或錫(Sn)／銀(Ag)／銅(Cu)形成。作為替換方式，對于上述涂敷有焊料的層37，可形成金(Au)，銀(Ag)，或鈀(Pd)。
步驟(C)然后，如圖5C所示，在該步驟(C)中，將保護膜24去除。
步驟(D)隨后，如圖5D所示，以上述涂敷有焊料的層37作為掩模，對金屬層21(比如，銅層)，進行有選擇的蝕刻處理。由此，形成凸部25。
步驟(E)之后，如圖5E所示，將抗蝕層22(比如，鎳層)去除。
步驟(F)
然后，如圖5F所示，在該步驟(F)中，進行焊料回流處理。在該步驟中，疊置各涂敷有焊料的層37，以便覆蓋相應的凸部25的表面。
步驟(G)接著，如圖5G所示，采用加熱輥，以加壓方式，將絕緣片粘接于形成有凸部25的表面上。由此，形成由絕緣層形成的層間絕緣層27。在此場合，每個凸部25的頂部(上部)相對層間絕緣層27的表面突出。由于該原因，按照下述方式形成層間絕緣層27，該方式為使其厚度小于凸部25和上述涂敷有焊料的層36的總厚度。于是，在步驟(G)中，形成多層體28。
步驟(H)然后，如圖6A所示，在步驟(H)，在多層體28的整個表面上涂敷銀箔29。該銀箔29比如，為用于形成布線電路的金屬層，其最好這樣形成，以便使其厚度在17～19μm的范圍內。
步驟(I)借助疊置壓頭，通過加熱，以加壓方式將上述層粘接。之后，在銀箔29和金屬層23上，有選擇地形成保護膜。之后，以保護膜作為掩模，對相應的銀箔29和金屬層23進行蝕刻處理，由此形成布線電路31和32。按照上述處理，便形成第4實施例的布線電路襯底33a。
在上述的第1實施例中，當有選擇地對銅箔21進行蝕刻，并且由此形成凸部25時，上述保護膜24用作掩模。但是，在第4實施例中，采用上述涂敷有焊料的層36。
另外，上述涂敷有焊料的層36未去除，而保留；在形成由絕緣片形成的層間絕緣層27之前，其條件是這樣設置的，從而按照焊料回流處理，通過上述涂敷有焊料的層36，將上述凸部25覆蓋。
因此，第4實施例不要求在每個凸部26的頂部(上部)上涂敷導電糊26，而在第1實施例中，要求進行該涂敷處理。
第5實施例下面參照圖7A～7H和8A～8C，對本發(fā)明的第5實施例進行描述。該第5實施例包括與第1實施例基本上相同的結構和處理步驟。
圖7A～7H和8A～8C為按照制造步驟的順序，表示第5實施例的布線電路襯底的制造方法。
步驟(A)首先，制造金屬主體21a。最好，由銅材料形成該金屬主體21a。另外，該金屬主體21a用于形成凸部。最好這樣形成銅箔21，以便使其厚度在0～150μm的范圍內。在金屬主體21a的一個表面上，涂敷感光樹脂膜40，如圖7A所示。
步驟(B)接著，如圖7B所示，在感光樹脂膜40上，形成孔41。該孔41按照與在后續(xù)步驟中形成凸部的位置相對的方式形成。
步驟(C)然后，如圖7C所示，在形成有感光樹脂膜40的金屬主體21a的表面上，形成布線膜42。最好，該布線膜42由比如，銅材料形成。下面對布線膜42的形成步驟的實施例進行描述。
首先，比如，按照非電鍍的涂敷法，形成由Ni-P材料形成的較薄的導電層。在該導電層的表面上，形成保護膜，該保護膜的圖案與將要形成的布線膜42的相反。以該保護膜作為掩模，比如，以電鍍方式涂敷銅，由此形成布線膜42。之后，以布線膜42作為掩模，將導電層去除，以避免布線膜42之間產生短路。
步驟(D)之后，在形成有布線膜42的金屬主體21a的表面上，涂敷感光樹脂膜43。隨后，對該感光樹脂膜43進行曝光和顯影處理。由此，形成用于形成端子的孔44。圖7D表示形成孔44的狀態(tài)。
步驟(E)隨后，如圖7E所示，按照比如，電解涂敷法，在上述孔44中，形成凸部狀的微型球45。
步驟(F)接著，如圖7F所示，按照與上述各實施例相同的方法，形成凸部25。
步驟(G)然后，如圖7G所示，按照與上述第1實施例相同的方法，在每個凸部25的頂部上，涂敷導電糊26。
步驟(H)隨后，按照與上述第1實施例相同的方法，形成由絕緣片形成的層間絕緣層27。將形成層間絕緣層27之后的布線襯底視為上述目的用的襯底46。
步驟(I)接著，制備多個，比如兩個襯底46，每個襯底46是按照步驟(H)制備的。另外，制備第1實施例的布線電路襯底33。
然后，如圖8A所示，將頂部襯底46定位于布線電路襯底33的一個面的一側。按照相互相對的方式，設置形成有凸部25和層間絕緣層27的襯底46的面，與布線電路襯底33的一個面(頂面)。
另一方面，將底部襯底46定位于布線電路襯底33的另一面的一側。按照相互相對的方式，設置形成有凸部25和層間絕緣層27的襯底46的面，與布線電路襯底33的另一面(底面)。按照此方式，進行第5實施例中的定位步驟。
步驟(J)以加壓方式，將布線電路襯底33，以及夾持該布線電路襯底33的頂部和底部襯底46粘接在一起。于是，如圖8B所示，形成布線電路襯底47。
步驟(K)之后，如圖8C所示，在布線電路襯底47的一個面上，安裝多個LSI芯片48。同樣，在布線電路襯底47的另一面上，安裝多個LSI芯片48。在此場合，微型球45用作將布線電路襯底47上的布線電路與LSI芯片48連接的連接機構。
按照上述的布線電路襯底47，可安裝具有很高集成度的LSI芯片48。
對于圖8中的實施例，可形成各種改進的實施例。首先，上述實施例采用下述布線電路襯底46，該襯底46在未形成凸部25的面上，具有單層的布線電路；但是，形成于布線電路襯底上的布線電路的層數不限于單層，其可為2個或更多。通過進行一系列的所需步驟，容易形成待添加的層。這些步驟比如，為有選擇地形成感光絕緣樹脂層的步驟，按照非電鍍的涂敷法形成較薄的導電層的步驟，形成具有與所形成的圖案相反的圖案的保護膜的步驟，按照電解涂敷法，以導電層作為基底，以保護膜作為掩模而形成布線電路的步驟，以布線電路作為掩模，將導電層去除的步驟。
第2，在上述的實施例中，形成布線電路襯底46，以便通過布線電路襯底33，構成整體單元；但是，并不限于上述結構，可對其進行改進。比如，可將上述布線電路襯底46直接相互連接，以便形成整體單元。作為替換方式，可采用這樣的結構，從而通過單個布線電路襯底，以及多個布線電路襯底，疊置布線電路襯底46。另外，安裝于布線電路襯底上的部件不限于裸LSI芯片48，而可在其上安裝密封的LSI芯片。
第6實施例下面參照圖9A～9E，對第6實施例進行描述。第6實施例包括基本上與第1實施例相同的結構和處理步驟。圖9A～9E為按照制造步驟的順序，表示第6實施例的布線電路襯底的制造方法的剖視圖。
步驟(A)首先，如圖9A所示，制備主體部件51。該主體部件51為單層結構，其由比如，金屬板，比如銅板形成。在主體部件51的一個面上，有選擇地形成保護膜52。
步驟(B)接著，如圖9B所示，以保護膜52作為掩模，對主體部件51進行半蝕刻處理。通過對主體部件52的表面進行半蝕刻處理，形成凸部53，其用于將底部和頂部布線相互連接。上述半蝕刻指對除了用作電路層部分以外的部分的表面進行蝕刻處理；其不指進行蝕刻處理，直至到達主體部件52的一半厚度。換言之，上述半蝕刻指對局部區(qū)域進行的蝕刻處理。
步驟(C)然后，如圖9C所示，在步驟(C)中，在每個凸部53的頂部上，適當地涂敷金屬膜54。該金屬膜54使其連接特性和可靠性改善。該金屬膜54最好由，比如導電糊，焊料，貴金屬，比如金，或各向異性導電膜形成。形成金屬膜54，便使連接特性和可靠性得以改善；但是，該金屬膜54不是強制的。
步驟(D)之后，如圖9D所示，通過層間絕緣層55，在主體部件51的一個面上，疊置比如，由銅材料形成的金屬箔56。
步驟(E)隨后，如圖9E所示，有選擇地對主體部件51的另一面和相應的金屬箔56的面進行蝕刻，由此形成相應的兩個面的布線電路。按照此方式，形成與圖1K基本上相同的布線電路襯底。于是，可象圖4C所示的實施例的布線電路襯底36那樣，圖8B所示的布線電路襯底47，或布線電路襯底33或類似物那樣，進行改進，使用布線電路襯底。
也就是說，對于采用布線電路襯底33的部分，完全改進本實施例的布線電路襯底，由此可采用該襯底。
另外，處于形成由比如，銅材料形成的金屬箔56之前的狀態(tài)的布線電路襯底可按照下述方式使用，該方式為將其改為圖4所示的布線電路襯底28，圖8A和8B所示的布線電路襯底46，或類似物。另外，與圖8所示的布線電路襯底46相同，處于形成金屬箔56之前的狀態(tài)的布線電路襯底可用作多層布線襯底，由此使集成密度提高。
在上述的布線電路襯底的制造方法中，無需采用具有抗蝕層的多層結構的主體部件。另外，由于不要求去除抗蝕層的步驟，故可減小布線電路襯底的制造成本。
在形成凸部53之后，可以粗糙的圖案，形成每個凸部53的頂部，從而在其上，形成多個針狀刺，由此，改善由金屬箔56形成的布線電路的連接的特性。可按照，比如噴鍍蝕刻，或CZ處理，初步地制備上述頂部。作為替換方式，對于上述的初步制備，可采用銅顆粒涂敷方法。
另外，可對整個銅表面和凸部53，進行電解鉻酸鹽處理，以便形成電解鉻酸鹽膜。這樣便使凸部53的耐氧特性改善，由此便防止氧化對銅表面質量造成的損害。
用于連接圖9所示的布線電路襯底中的頂部和底部布線的每個凸部53呈konide狀；但是，本發(fā)明的結構不限于此，可采用其它類型。
比如，如圖10A所示，可形成呈圓筒狀的凸部53a。通過改變蝕刻條件，可獲得凸部53a。由于上述凸部53a的頂部較寬，可容易進行焊接和導電糊處理。另外，上述凸部53a具有下述優(yōu)點，即可以容易地使布線電路的連接特征得到改善。
作為替換方式，如圖10B所示，可形成矛狀凸部57。矛狀凸部57具有尖點，由此，改善層間絕緣層55的穿透特性。特別是，可改善包含玻璃布的半固化片的穿透特性。
另外，容易對布線電路進行處理，由此改善布線電路的連接特性。
通過下述方式，形成矛狀凸部57，該方式為采用其直徑小于待形成的凸部的直徑的保護膜，進行蝕刻處理。作為替換方式，通過下述方式，首先形成konide狀(或圓筒狀)凸部，該方式為對作為掩模的保護膜進行有選擇地蝕刻(半蝕刻)或類似方式；之后，去除掩模，之后再次進行蝕刻處理(半蝕刻)，由此形成矛狀的凸部57。
第7實施例下面參照圖11，對本發(fā)明的第7實施例進行描述。第7實施例包括具有與第1實施例基本上相同的結構和處理步驟。
圖11為第7實施例的布線電路襯底的透視圖。在圖11所示的結構中，在矩陣的橫向部分，設置第7實施例的布線電路襯底的凸部53(或凸部57或25；或凸部25，參照圖1～8)。
在第7實施例中，上述凸部53設置于矩陣的橫向部分處，該矩陣由按照預定間距設置的縱橫線(假想線)形成。本實施例所采用的凸部不限于標號53所表示的凸部，可采用具有不同尺寸和形狀的其它類型的凸部中的一種?？稍诒緦嵤├牟季€電路襯底中，設置上述實施例中所采用的凸部。
按照第7實施例的布線電路襯底，可根據布線電路襯底的類型，形成具有不同布線圖案的布線電路。特別是，在通過進行蝕刻而形成布線電路之前的階段，大批量地生產具有矩陣型的凸部的布線電路襯底。之后，可根據類型，形成各種布線圖案的布線電路。于是，對于層間連接，僅僅采用特定的凸部，而不采用其它的凸部。即使在已形成的不需要的凸部的情況下，可通過過度蝕刻方式，將它們去除。上述步驟使不同類型的布線電路襯底的生產率得以改善。
第8實施例下面參照圖12，對本發(fā)明的第8實施例進行描述。第8實施例包括具有基本上與第1實施例相同的結構和處理步驟。
圖12為第8實施例的布線電路襯底的透視圖。如圖所示，在本實施例中，凸部53這樣形成，從而通過層間絕緣層55疊置金屬層56時，在每個凸部53上，施加均勻的壓力。
按照本實施例，可改善在疊置步驟施加的表面上的壓力的均勻性。這樣便使凸部53的破壞度的均勻性改善。另外，本實施例使布線電路襯底的板厚度的一致性改善，由此使布線電路襯底的可靠性改善。
第9實施例下面參照圖13，對本發(fā)明的第9實施例進行描述。第9實施例包括基本上與第1實施例相同的結構和處理步驟。
圖13為第9實施例的布線電路襯底的剖視圖。如圖所示，在本實施例中，將頂部和底部布線相互連接的凸部57的布置的密度隨位置而變化。特別是，設置凸部57以便形成非密集區(qū)域(n區(qū)域)和密集區(qū)域(m區(qū)域)。另外，在以高密度設置凸部57的區(qū)域的周圍，設置其高度低于用于將頂部和底部布線相互連接的凸部57的虛的凸部58。該布置使直徑與高度的一致性得以改善。
特別是，在以較高的密度，形成凸部的區(qū)域，噴射后的蝕刻劑的流速在邊緣部和中間部是不同的。因此，在邊緣部和中間部，蝕刻率是不同的。與凸部的中間部相比較，在凸部的邊緣部，蝕刻率較高，在此區(qū)域，蝕刻劑的流速較快。于是，邊緣部的凸部的直徑趨向較小，而其高度也趨向較小。
考慮到上述情況，第9實施例為這樣的結構，從而邊緣區(qū)域為不對電路造成直接影響(不構成電路)的虛的凸部58包圍。該結構使用于將頂部和底部布線相互連接的邊緣凸部57的蝕刻率較低。于是，可使上述邊緣凸部57具有與中間凸部57相同的直徑和高度。
此外，最好形成下述虛的凸部58，其中用于形成掩模的保護部分的直徑小于其它的凸部57，從而在蝕刻后，它們消失。
第10實施例下面參照圖14A～14D，對本發(fā)明的第10實施例進行描述。第10實施例包括與第1實施例基本上相同的結構處理步驟。圖14A～14D為分別表示第10實施例的布線電路襯底的凸部的結構的平面圖。
在上述的第9實施例中，在將頂部和底部布線相互連接的相應的凸部之間的空間較大，蝕刻率在邊緣部和中間部是不同的。在此場合，由于上述差別，會產生不利的效果。考慮到該問題，在第10實施例中，在將頂部和底部布線相互連接的凸部57的周圍，設置虛的凸部58。
在圖14A中的凸部57中，在將頂部和底部布線相互連接的每個凸部57的周圍，呈環(huán)狀地形成虛的凸部58。在此場合，至少，每對相鄰的虛的凸部58按照相互之間的間距而形成。
在圖14B中的凸部57中，其中，所設置的環(huán)狀的虛的凸部按照與上述類似的方式形成，但是相鄰的虛的凸部58按照相互局部重合的方式形成。
在圖14C的凸部57C中，在將頂部和底部布線相互連接的每個凸部57的周圍，形成多個環(huán)狀的虛的凸部58。在此場合，僅僅在每個凸部57的周圍的圓線上，形成多個虛的凸部58。
在圖14D的凸部57D中，在每個凸部57的周圍的圓線58a的外側區(qū)域，按照預定間距，沿豎向和水平方向，形成虛的凸部58。
第11實施例下面參照圖15，對本發(fā)明的第11實施例進行描述。該第11實施例包括基本上與第1實施例相同的結構和處理步驟。圖15為第11實施例的布線電路襯底的剖視圖。
如圖15所示，在第11實施例的布線電路襯底中，形成用于將頂部和底部布線相互連接的凸部53，該凸部53包括具有不同高度的凸部53h和53l。設置這些具有不同的高度的凸部53h和53l，以便將凸部53與臺階狀連接面連接，該凸部53用于將頂部和底部布線相互連接。
在圖15中，形成有具有臺階狀連接面的芯襯底60。在芯襯底60的兩個面上，疊置有采用凸部53的布線電路襯底，該凸部53用作將頂部和底部布線相互連接的機構。在此場合，較高的凸部53h與銅的糊狀物100連接，較低的凸部531與銅布線節(jié)段54連接。
最好按照下述方式，形成凸部53h和較低的凸部53l，這些凸部具有不同的高度。首先，使所形成的用于蝕刻的，由保護膜形成的掩模的掩模部分具有不同的直徑。之后，對主體部件的表面，進行蝕刻。具體來說，使所形成的覆蓋將形成較高的凸部53h的部分的掩模部分具有較大直徑。另一方面，使所形成的覆蓋將形成較低凸部53b的掩模部分具有較小直徑。由此，形成上述的凸部。
在圖15所示的布線電路襯底中，在芯襯底60的銅制布線膜54上，不形成金屬層(膜)。疊置該金屬層，該金屬層由導電糊，比如焊料，貴金屬，或類似材料形成。
但是，在銅制布線膜54上，直接形成由銅制材料形成的凸部53(57)。即使在本實施例中，本發(fā)明仍是有效的。其也適合用于具有較高凸部53a和較低凸部53b的結構，或具有包括一致高度的凸部53(57)的結構。
在每個銅凸部53(57)直接與每個銅制布線膜54連接，而在它們之間沒有由焊料，貴金屬，或類似材料形成的貴金屬層(膜)的結構中，如圖15所示的虛線所示，其直徑小于每個凸部53(57)的頂部的直徑的每個孔54a可形成于相應的銅制布線膜54上。上述結構這樣設置，從而當上述凸部53(57)與銅制布線膜54連接時，凸部53(57)的頂部壓靠上述孔54a，將其壓壞，從而使凸部53(57)和金屬膜54之間的連接強度增加。顯然，形成孔54a對于任何上述的結構，也就是說，對于具有包括不同高度的凸部53h和53l的結構，或具有包括一致高度的凸部53的結構來說，均是有效的。
第12實施例下面參照圖16A～16B，對本發(fā)明的第12實施例進行描述。第12實施例包括基本上與第1實施例相同的結構和處理步驟。
圖16A為第12實施例的布線電路襯底的透視圖，圖16B為上述襯底的剖視圖。
圖16A(透視圖)和圖16B(剖視圖)表示處于形成布線電路之前的狀態(tài)的本實施例的布線電路襯底的主要部分。該布線電路襯底這樣設置，從而形成將頂部和底部布線相互連接的凸部；間隔件61由與比如，凸部57相同的材料形成，其高度與在形成凸部的相同步驟中的凸部的高度相同；另外，保持在布線襯底和芯襯底(圖16中未示出)上的，由銅制主體部件51形成的布線電路之間的預定間距，在預定位置，設定絕緣層的厚度；由此，改善的阻抗可控性。
特別是，通過對主體部件51進行有選擇的蝕刻，形成凸部，由此形成的凸部用于將頂部和底部布線相互連接。但是，一般來說，在厚度公差方面，絕緣片不具有良好的特性，另外，最終形成的厚度隨在疊置步驟中，施加的溫度和壓力而變化，由此難于使絕緣片獲得均勻的厚度。于是，疊置于絕緣片上的銅箔與芯襯底之間的間距不是恒定的，由此難于對布線電路襯底的阻抗進行控制。
考慮到上述問題，本實施例這樣設置，從而在適合部分中，形成間隔件61，對每個間隔件61施加壓力，直至它們通過半固化片，壓靠芯襯底，從而將多余的絕緣材料推出到邊緣部，由此使頂部和底部銅制布線圖案之間的間距保持恒定，使阻抗可控性改善。上述間隔件61可按照任何布線圖案，比如矩陣狀或框架狀形成，如果后者不對布線電路的成形造成妨礙的話。上述間隔件61還可用作用于靜電屏蔽的接地線。
第13實施例下面參照圖17，對本發(fā)明的第13實施例進行描述。第13實施例包括基本上與第1實施例相同的結構和處理步驟。圖17為表示第13實施例的布線電路襯底的凸部的剖視圖。
如圖17所示，第13實施例的布線電路襯底按照下述方式構成，該方式為其包括較大直徑的凸部53x和較小直徑的凸部53y。施加較高電流，使其流過用于將頂部和底部布線相互連接的較大直徑的凸部53x。另一方面，施加較低電流，使其流過用于將頂部和底部布線相互連接的較小直徑的凸部53y。
按照上述的實施例，在用于將頂部和底部布線相互連接的保持一致的較小凸部上，施加較高電流或較低電流。這樣便避免在用于將頂部和底部布線相互連接的，流過有較高電流的凸部中，產生不可忽視的電壓降和產生熱量。另外，可對用于將頂部和底部布線相互連接的較大凸部(均勻的尺寸)施加較低或較高電流。上述布置解決下述問題，該問題可能會由于下述原因而產生，該原因指流過有較低電流的凸部例外地采用對改善集成密度造成妨礙的不必要的較大區(qū)域。
第14實施例下面參照圖18A～18C，對本發(fā)明的第14實施例進行描述。該第14實施例包括基本上與第1實施例相同的結構和處理步驟。
圖18A為表示第14實施例的布線電路襯底的結構的透視圖；如圖18A所示，在形成凸部53(57)的相同步驟中，形成對齊標記，或辨認型號的辨認標記63，或類似物。
圖18A表示在形成凸部的一側，通過層間絕緣層，形成銅箔或類似物之前的階段。
圖18B表示作為辨認標記63的實施例的辨認標記63a(對齊標記圖案)。另外，圖18C表示另一作為實施例的辨認標記63b(對齊標記圖案)。
在本實施例中，由于辨認標記63是在形成凸部53(57)的相同步驟中形成的，故采用與凸部53(57)相同的材料，形成該辨認標記63，該標記63的高度與后者的相同。
按照上述的本實施例，由于在形成凸部53(57)的相同步驟中，形成標記63，故具有無需用于形成標記63的步驟的優(yōu)點。另外，由于在形成凸部53(57)的相同步驟中形成標記63，故可使標記63和相應的凸部之間的位置偏差減小到最小。
第15實施例下面參照圖19A～19D，對本發(fā)明的第15實施例進行描述。該第15實施例包括基本上與第1實施例相同的結構和處理步驟。圖19A～19D為按照制造步驟的順序，表示第15實施例的布線電路襯底的制造方法。
步驟(A)首先，如圖19A所示，制備芯襯底70。該芯襯底70按照下述方式構成，該方式為其包括至少1個絕緣襯底71；多個布線電路72，該布線電路72形成于芯襯底70的兩個面上；通孔73，其形成于絕緣襯底71中。上述通孔73的邊緣部為布線電路72覆蓋；即，上述布線電路72也形成于通孔73和絕緣襯底71之間。
上述絕緣襯底71最好由比如，樹脂形成。該布線電路72最好由比如，銅材料形成。上述通孔73用于將形成于絕緣襯底71的一個面上的布線，與形成于絕緣襯底71的另一面上的布線連接。
在按照上述方式構成的芯襯底70的兩個面上，疊置相應的布線電路襯底，該襯底包括凸部53或凸部57。
步驟(B)接著，如圖19B所示，在分別與將疊置的布線電路襯底上的凸部相對應的布線電路72上，形成金屬層74。最好，上述金屬層74由比如，導電糊，焊料和貴金屬形成。
步驟(C)然后，如圖19C所示，在芯襯底70的兩個面上，分別疊置布線電路襯底75。在與金屬層74相對應的位置，相應的凸部53與金屬層74連接。該凸部53通過延伸的主體部件51而形成。在一個布線電路襯底中的主體部件51與絕緣襯底71的一個面之間，形成層間絕緣層55。還有，在另一個布線電路襯底75中的主體部件51與絕緣襯底的另一面之間，形成層間絕緣層55。
步驟(D)之后，如圖19D所示，對布線電路襯底75的兩個面上的相應主體部件51，有選擇進行蝕刻。由此，制作布線圖案，形成布線電路。于是，通過設置對應于至少兩個布線電路襯底75和芯襯底70而形成的結構，可實現較高的電路集成度。另外，使相應的凸部和相應的布線電路之間的連接的可靠性改善，于是使所制造的布線電路襯底具有較高的質量。
在將布線電路襯底75疊置于芯襯底20的兩個面上的步驟之前，可進行對主體部件51蝕刻的步驟。
第16實施例下面參照圖20A～20C，對本發(fā)明的第16實施例進行描述。該第16實施例包括具有基本上與第1實施例相同的結構和處理步驟。
本實施例為這樣的結構，從而在上述的第15實施例中，其直徑大于每個凸部53的頂部的直徑的孔72a形成于與凸部53連接的相應布線電路72中。
圖20A為上述實施例的剖視圖。圖20B為與凸部53連接的一個布線電路72的結構的平面圖。
在本實施例中，如圖20A所示，上述孔72a分別形成于布線電路72中。
在芯襯底中的比如，絕緣襯底71的整個面上，形成布線電路72。在形成于絕緣襯底71上的相應布線電路72中，形成有上述孔72a。最好根據上述相應實施例的凸部的尺寸，形狀，布置位置，數量等，形成上述孔72a。比如，可在一個布線電路72中，形成多個孔72a。另外，相應的孔的直徑必須大于凸部的直徑，但是這些孔的直徑相互可以是不同的。再有，相應的孔不限于圓形，其可為多邊形。
按照上面的描述，上述凸部53可局部地通過金屬層74而嵌入孔72a中。這樣便使凸部53和布線電路72之間的連接強度增加。于是，可進一步改善布線電路襯底75和芯襯底之間的連接可靠性。
上述金屬層74最好由導電糊，焊料，貴金屬或類似材料形成。
圖20C為本實施例的改進實施例。在該圖中，首先，在布線電路72的表面和孔72a中，形成金屬層74。
在形成金屬層74之后，通過進行磨光處理，將相對布線電路72的表面突出的部分金屬層74去除。由此，可僅僅在孔72a的內側，形成金屬層74。
在此場合，比如，當疊置布線電路襯底75時，將它們在下述條件下相互連接，該條件指每個凸部53或57嵌入每個孔72a中的導電糊層，焊料層，或金屬層74中。
第17實施例下面參照圖21A～21C，對本發(fā)明的第17實施例進行描述。第17實施例包括基本上與第1實施例相同的結構和處理步驟。
圖21A～21C為按照制造步驟的順序，表示第10實施例的布線電路襯底的制造方法。
步驟(A)如圖21A所示，在將與凸部53(或凸部57，或類似物)連接的布線電路襯底的一側，制備銀箔56。在與和銀箔56的凸部53相對的表面上的凸部53相對應的位置，形成多個金屬層76。
最好，金屬層76構成比如，導電糊層，焊料，貴金屬(比如，金)形成的部件，其適合用于確保連接特性或改善連接特性。
步驟(B)接著，如圖21B所示，在設置有多個金屬層76的銀箔56，以及形成有多個凸部53的主體部件51之間設置層間絕緣層55。
步驟(C)然后，如圖21C所示，通過層間絕緣層55，在主體部件51上疊置銀箔56，該主體部件51包括凸部53。同時，上述凸部53穿過層間絕緣層55，并且與金屬層76相接觸。
之后，雖然在圖中未示出，同時，或在不同時間，有選擇地對主體部件51和銀箔56進行蝕刻，由此在相應的頂部和底部面上，形成布線電路。
按照上述實施例，可獲得由銀箔56形成的布線電路和凸部53之間的良好的連接特性。
第18實施例下面參照圖22，對本發(fā)明的第18實施例進行描述。該第18實施例包括基本上與第1實施例相同的結構和處理步驟。
圖22為本實施例的布線電路襯底的剖視圖。如圖22所示，本實施例的布線電路襯底以各向異性導電膜55a作為層間絕緣層55。
該各向異性導電膜55a由上述經分散的金屬顆粒形成。對應于豎向壓力的施加，迫使導電顆粒填充于每個凸部53和銀箔56之間。當對導電顆粒施加壓力時，便使它們嵌入相應的面中，由此改善連接可靠性。此時，由每個凸部53和層間絕緣層55夾持的部分是導電的，但是其它的部分保持絕緣特性。
如上所述，由于各向異性導電膜55a的作用，確保凸部53和銀鉑56之間的連接特性，另外，可確保層間絕緣層所要求的絕緣特性。
在上述描述中，各向異性導電膜可僅僅形成于凸部53上，可由標準的樹脂材料形成層間絕緣層。在此場合，凸部53和銀鉑56通過各向異性導電膜相互實現導通，通過標準絕緣材料，確保絕緣性。
第19實施例下面參照圖23A～23C，對本發(fā)明的第19實施例進行描述。第19實施例包括基本上與上述各實施例相同的結構和處理步驟。對于該基本上相同的結構和步驟，省略對其的具體描述。圖23A～23C為表示本實施例的多層布線電路襯底的剖視圖。
如圖23A～23C所示，通過疊置上述第1實施例中的，圖1G所示的相應布線電路襯底28A(第1和第3布線電路襯底)，以及上述第2實施例中的，圖3F所示的布線電路襯底33B(第2布線電路襯底)，形成多層布線電路襯底36B。上述布線電路襯底33B(第2布線電路襯底)疊置于布線電路襯底28A(第1布線電路襯底)上，上述布線電路襯底28A(第3布線電路襯底)疊置于布線電路襯底33B(第2布線電路襯底)上。
為了形成布線電路襯底36B，按照與具有第1實施例中的步驟(A)～(G)類似的制造方法，預先制造兩個布線電路襯底28A。此時，按照與具有第2實施例中的步驟(A)～(F)類似的制造方法，預先制造布線電路襯底33B。
接著，如圖23A所示，通過將頂部和底部布線電路襯底28A，與位于它們之間的布線電路襯底33B排列在一起，實現定位。之后，采用疊置壓頭，通過加熱，以加壓方式將它們相互粘接，以便形成夾芯狀整體單元。
在上述疊置步驟之后，在頂部布線電路襯底28A的頂面上，以及底部布線電路襯底28A的底面上有選擇地形成保護膜24。然后，針對相應的布線電路襯底28A，以保護膜24作為掩模，進行蝕刻處理，制作布線圖案，由此，形成布線電路35。按照上述步驟，獲得多個布線電路，形成多層布線電路襯底36B。
按照上述方式，根據本實施例，獲得與上述相應的實施例類似的優(yōu)越效果，同時，可獲得具有多個布線電路的多層布線電路襯底。這樣使布線電路襯底的密度更高。
第20實施例下面參照圖24A～24C，對本發(fā)明的第20實施例進行描述。該第20實施例包括基本上與上述相應的實施例相同的結構和處理步驟。對于該基本上相同的結構和步驟，省略對其的具體描述。圖24A～24C為分別表示本實施例的多層布線電路襯底的剖視圖。
如圖24A～24C所示，通過下述方式，形成多層布線電路襯底36C，該方式為疊置在上述第4實施例中的，圖6所示的相應的布線電路襯底28C(第1和第3布線電路襯底)，以及上述第2實施例中的，圖3F所示的布線電路襯底33B(第2布線電路襯底)。在布線電路襯底28C(第1布線電路襯底)上，疊置布線電路襯底33B(第2布線電路襯底)，在布線電路襯底33B(第2布線電路襯底)上，疊置布線電路襯底28C(第3布線電路襯底)。
與第19實施例類似，為了形成布線電路襯底36C，按照與相應的實施例類似的制作方法，預先制作布線電路襯底28C和布線電路襯底33b。接著，通過加熱，以加壓方式，借助疊置壓頭，將它們相互粘接，以便形成夾芯狀的整體單元。在該疊置步驟后，以相應的頂部和底部表面上的保護膜作為掩模，對布線電路襯底36C的頂部和底部布線電路襯底進行蝕刻。由此，獲得多個布線電路，形成多層布線電路襯底36C。
按照上述方式，按照本實施例，獲得與上述相應的實施例類似的優(yōu)越效果，同時，可獲得具有多個布線電路的多層布線電路襯底。這樣便使布線電路襯底的密度較高。
第21實施例下面參照圖25A～25C，對本發(fā)明的第21實施例進行描述。該第21實施例包括基本上與上述相應實施例相同的結構和處理步驟。對于該基本上相同的結構和步驟，省略對其的具體描述。圖25A～25C為分別表示本實施例的多層布線電路襯底的剖視圖。
如圖25A～25C所示，通過疊置上述第1實施例中的，圖1G所示的布線電路襯底28A(第1布線電路襯底)，以及上述第2實施例中的，圖3F所示的布線電路襯底33B(第2布線電路襯底)，上述第4實施例中的，圖6所示的布線電路襯底28C(第3布線電路襯底)，形成多層布線電路襯底36D。在布線電路襯底28A(第1布線電路襯底)上，疊置布線電路襯底33B(第2布線電路襯底)，在布線電路襯底33B(第2布線電路襯底)上，疊置布線電路襯底28C(第3布線電路襯底)。
與第19實施例類似，為了形成布線電路襯底36D，按照與相應的實施例類似的制造方法，預先制造相應的布線電路襯底28A，33B，28C。接著，通過加熱，以加壓方式，借助疊置壓頭，將它們相互粘接，以便形成夾芯狀整體單元。在上述疊置步驟之后，以相應的頂部和底部表面上的保護膜作為掩模，對布線電路襯底36D的頂部和底部布線電路襯底進行蝕刻。由此，獲得多個布線電路，形成多層布線電路襯底36D。
按照上述方式，按照本實施例，獲得與相應的實施例類似的優(yōu)越效果，同時，可獲得具有多個布線電路的多層布線電路襯底。這樣便使布線電路襯底的密度較高。
第22實施例下面參照圖26A～26C，對本發(fā)明的第22實施例進行描述。該第22實施例包括基本上與上述相應的實施例相同的結構和處理步驟。對于該基本上相同的結構和步驟，省略對其的具體描述。圖26A～26C為分別表示本實施例的多層布線電路襯底的剖視圖。
如圖26A～26C所示，通過疊置上述第5實施例中的，圖7所示的布線電路襯底46(第1和第3布線電路襯底)，上述第2實施例中的，圖3F所示的布線電路襯底33B(第2布線電路襯底)，多個LSI芯片48，形成多層布線電路襯底47B。在布線電路襯底46(第1布線電路襯底)上，疊置布線電路襯底33B(第2布線電路襯底)，在布線電路襯底33B(第2布線電路襯底)上，疊置布線電路襯底46(第3布線電路襯底)，另外，在布線電路襯底46的外側(第1和第3布線電路襯底)，疊置多個LSI芯片48。
與第19實施例類似，為了形成布線電路襯底47B，按照與相應的實施例類似的制造方法，預先制造相應的布線電路襯底46和布線電路襯底33B。接著，通過加熱，以加壓方式，借助疊置壓頭，將它們粘接，以便形成夾芯狀整體單元。在上述疊置步驟后，以相應的頂部和底部表面上的保護膜作為掩模，對布線電路襯底47B中的布線電路襯底的頂部和底部布線電路襯底進行蝕刻；由此，獲得多個布線電路。
另外，從外側，設置多個LSI芯片48，由此形成多層布線電路襯底47B。
按照上述方式，根據本實施例，獲得與上述相應的實施例類似的優(yōu)越效果，同時，可獲得具有多個布線電路的多層布線電路襯底。這樣便使布線電路襯底的密度較高，另外可安裝具有很高集成密度的LSI芯片。
第23實施例下面參照圖27A～27C，對本發(fā)明的第23實施例進行描述。該第23實施例包括基本上與上述相應的實施例相同的結構和處理步驟。對于該基本上相同的結構和步驟，省略對其的具體描述。圖27A～27C為分別表示本實施例的多層布線電路襯底的剖視圖。
如圖27A～27C所示，通過疊置上述第5實施例中的，圖7所示的布線電路襯底46(第1布線電路襯底)，上述第2實施例中的，圖3F所示的布線電路襯底33B(第2布線電路襯底)，上述第1實施例中的，圖1G中的布線電路襯底28A(第3布線電路襯底)，多個LSI芯片48，形成多層布線電路襯底47C。在布線電路襯底46(第1布線電路襯底)上，疊置布線電路襯底33B(第2布線電路襯底)，在布線電路襯底33B(第2布線電路襯底)上，疊置布線電路襯底28A(第3布線電路襯底)，另外，在布線電路襯底28A和46(第3和第1布線電路襯底)的外側，疊置多個LSI芯片48。
與第19實施例類似，為了形成布線電路襯底47C，按照與相應的實施例類似的制造方法，預先制造相應的布線電路襯底46，33B和28A。接著，通過加熱，以加壓方式，借助疊置壓頭，將它們相互粘接，以便形成夾芯狀的整體單元。在該疊置步驟之后，以相應的頂部和底部表面上的保護膜作為掩模，對布線電路襯底中的頂部和底部布線電路襯底，進行蝕刻；由此，獲得多個布線電路。
另外，從外側安裝多個LSI芯片48，由此形成多層布線電路襯底47C。
按照上述方式，根據本實施例，形成與上述相應的實施例類似的優(yōu)越效果，同時，可獲得具有多個布線電路的多個布線電路襯底。這樣可使布線電路襯底的密度較高，另外可安裝具有很高集成密度的LSI芯片。
第24實施例下面參照圖28，對本發(fā)明的第24實施例進行描述。第24實施例包括基本上與上述相應實施例相同的結構和步驟。對于該基本上相同的結構和步驟，省略對其的具體描述。圖28為表示本實施例的多層布線電路襯底的剖視圖。
如圖28所示，通過疊置上述第4實施例中的，圖6所示的布線電路襯底28C(第1和第3布線電路襯底)，第4實施例中的，圖6所示的布線電路襯底33C(第2布線電路襯底)，形成多層布線電路襯底36E。在布線電路襯底28C(第1布線電路襯底)上，疊置布線電路襯底33C(第2布線電路襯底)，在布線電路襯底33C(第2布線電路襯底)上，疊置布線電路襯底28C(第3布線電路襯底)。
與第19實施例類似，為了形成布線電路襯底36E，按照與相應的實施例類似的制造方法，預先制造相應的布線電路襯底28C，以及布線電路襯底33C。接著，通過加熱，以加壓方式，借助疊置壓頭，將它們相互粘接，以便形成夾芯狀的整體單元。在該疊置步驟之后，以相應的頂部和底部表面上的保護膜作為掩模，對布線電路襯底36E中的頂部和底部布線電路襯底，進行蝕刻；由此，獲得多個布線電路，另外，形成多個布線電路襯底36E。
按照上述方式，根據本實施例，形成與上述的實施例類似的優(yōu)越效果，同時，可獲得具有多個布線電路的多個布線電路襯底。這樣可使布線電路襯底的密度較高。
第25實施例下面參照圖29A～29C，對本發(fā)明的第25實施例進行描述。第25實施例包括基本上與上述相應實施例相同的結構和步驟。對于該基本相同的結構和步驟，省略對其的具體描述。圖29A～29C為分別表示本實施例的多層布線電路襯底的剖視圖。
如圖29A～29C所示，通過疊置上述第1實施例中的，圖1G所示的布線電路襯底28A(第1和第3布線電路襯底)，第4實施例中的，圖6所示的布線電路襯底33C(第2布線電路襯底)，形成多層布線電路襯底36F。在布線電路襯底28A(第1布線電路襯底)上，疊置布線電路襯底33C(第2布線電路襯底)，在布線電路襯底33C(第2布線電路襯底)上，疊置布線電路襯底28A(第3布線電路襯底)。
與第19實施例類似，為了形成布線電路襯底36F，按照與相應的實施例類似的制造方法，預先制造相應的布線電路襯底28A，以及布線電路襯底33C。接著，通過加熱，以加壓方式，借助疊置壓頭，將它們相互粘接，以便形成夾芯狀的整體單元。在該疊置步驟之后，以相應的頂部和底部表面上的保護膜作為掩模，對布線電路襯底36F中的頂部和底部布線電路襯底，進行蝕刻；由此，獲得多個布線電路，另外，形成多個布線電路襯底36F。
按照上述方式，根據本實施例，形成與上述的實施例類似的優(yōu)越效果，同時，可獲得具有多個布線電路的多個布線電路襯底。這樣可使布線電路襯底的密度較高。
第26實施例下面參照圖30A～30C，對本發(fā)明的第26實施例進行描述。第26實施例包括基本上與上述相應實施例相同的結構和步驟。對于該基本相同的結構和步驟，省略對其的具體描述。圖30A～30C為分別表示本實施例的多層布線電路襯底的剖視圖。
如圖30A～30C所示，通過疊置上述第1實施例中的，圖1G所示的布線電路襯底28A(第1布線電路襯底)，第4實施例中的，圖6所示的布線電路襯底33C(第2布線電路襯底)，第4實施例中的，圖6所示的布線電路襯底28C(第3布線電路襯底)，形成多層布線電路襯底36G。在布線電路襯底28A(第1布線電路襯底)上，疊置布線電路襯底33C(第2布線電路襯底)，在布線電路襯底33C(第2布線電路襯底)上，疊置布線電路襯底28C(第3布線電路襯底)。
與第19實施例類似，為了形成布線電路襯底36G，按照與相應的實施例類似的制造方法，預先制造相應的布線電路襯底28A，33C和28C。接著，通過加熱，以加壓方式，借助疊置壓頭，將它們相互粘接，以便形成夾芯狀的整體單元。在該疊置步驟之后，以相應的頂部和底部表面上的保護膜作為掩模，對布線電路襯底36G中的頂部和底部布線電路襯底，進行蝕刻；由此，獲得多個布線電路，另外，形成多個布線電路襯底36G。
按照上述方式，根據本實施例，形成與上述的實施例類似的優(yōu)越效果，同時，可獲得具有多個布線電路的多個布線電路襯底。這樣可使布線電路襯底的密度較高。
第27實施例下面參照圖31A～31C，對本發(fā)明的第27實施例進行描述。該第27實施例包括基本上與上述相應的實施例相同的結構和處理步驟。對于該基本上相同的結構和步驟，省略對其的具體描述。圖31A～31C為分別表示本實施例的多層布線電路襯底的剖視圖。
如圖31A～31C所示，通過疊置上述第5實施例中的，圖7所示的布線電路襯底46(第1和第3布線電路襯底)，上述第4實施例中的，圖6所示的布線電路襯底33C(第2布線電路襯底)，多個LSI芯片48，形成多層布線電路襯底47D。在布線電路襯底46(第1布線電路襯底)上，疊置布線電路襯底33C(第2布線電路襯底)，在布線電路襯底33C(第2布線電路襯底)上，疊置布線電路襯底46(第3布線電路襯底)，另外，布線電路襯底46(第1和第3布線電路襯底)的外側疊置多個LSI芯片48。
與第19實施例類似，為了形成布線電路襯底47D，按照與相應的實施例類似的制造方法，預先制造相應的布線電路襯底46和布線電路襯底33C。接著，通過加熱，以加壓方式，借助疊置壓頭，將它們粘接，以便形成夾芯狀整體單元。在上述疊置步驟中，以相應的頂部和底部表面上的保護膜作為掩模，對布線電路襯底47D中的布線電路襯底的頂部和底部布線電路襯底，進行蝕刻；由此，獲得多個布線電路。
另外，從外側，設置多個LSI芯片48，由此形成多層布線電路襯底47D。
按照上述方式，根據本實施例，獲得與上述相應的實施例類似的優(yōu)越效果，同時，可獲得具有多個布線電路的多層布線電路襯底。這樣便使布線電路襯底的密度較高，另外可安裝具有很高集成密度的LSI芯片。
第28實施例下面參照圖32A～32C，對本發(fā)明的第28實施例進行描述。該第28實施例包括基本上與上述相應的實施例相同的結構和處理步驟。對于該基本相同的結構和步驟，省略對其的具體描述。圖32A～32C為分別表示本實施例的多層布線電路襯底的剖視圖。
如圖32A～32C所示，通過疊置上述第5實施例中的，圖7所示的布線電路襯底46(第1布線電路襯底)，上述第4實施例中的，圖6B所示的布線電路襯底33C(第2布線電路襯底)，上述第1實施例中的，圖1G中的布線電路襯底28A(第3布線電路襯底)，多個LSI芯片48，形成多層布線電路襯底47E。在布線電路襯底46(第1布線電路襯底)上，疊置布線電路襯底33C(第2布線電路襯底)，在布線電路襯底33C(第2布線電路襯底)上，疊置布線電路襯底28A(第3布線電路襯底)，另外，在布線電路襯底28A和46(第3和第1布線電路襯底)的外側，疊置多個LSI芯片48。
與第19實施例類似，為了形成布線電路襯底47E，按照與相應的實施例類似的制造方法，預先制造相應的布線電路襯底46，33C和28A。接著，通過加熱，以加壓方式，借助疊置壓頭，將它們相互粘接，以便形成夾芯狀的整體單元。在該疊置步驟之后，以相應的頂部和底部表面上的保護膜作為掩模，對布線電路襯底47E中的頂部和底部布線電路襯底，進行蝕刻；由此，獲得多個布線電路。
另外，從外側安裝多個LSI芯片48，由此形成多層布線電路襯底47E。
按照上述方式，根據本實施例，形成與上述相應的實施例類似的優(yōu)越效果，同時，可獲得具有多個布線電路的多個布線電路襯底。這樣可使布線電路襯底的密度較高，另外可安裝具有很高集成密度的LSI芯片。
第29實施例下面參照圖33A～33C，對本發(fā)明的第29實施例進行描述。該第29實施例包括基本上與上述相應的實施例相同的結構和處理步驟。對于該基本上相同的結構和步驟，省略對其的具體描述。圖33A～33C為分別表示本實施例的多層布線電路襯底的剖視圖。
如圖33A～33C所示，通過疊置上述第5實施例中的，圖7所示的布線電路襯底46(第1布線電路襯底)，上述第4實施例中的，圖6所示的布線電路襯底33C(第2布線電路襯底)，上述第4實施例中的，圖6所示的布線電路襯底28C(第3布線電路襯底)，多個LSI芯片48，形成多層布線電路襯底47F。在布線電路襯底46(第1布線電路襯底)上，疊置布線電路襯底33C(第2布線電路襯底)，在布線電路襯底33C(第2布線電路襯底)上，疊置布線電路襯底28C(第3布線電路襯底)，另外，在布線電路襯底28C和46(第1和第3布線電路襯底)的外側，疊置多個LSI芯片48。
與第19實施例類似，為了形成布線電路襯底47F，按照與相應的實施例類似的制造方法，預先制造相應的布線電路襯底46，33C，28C。接著，通過加熱，以加壓方式，借助疊置壓頭，將它們粘接，以便形成夾芯狀整體單元。在上述疊置步驟中，以相應的頂部和底部表面上的保護膜作為掩模，對布線電路襯底47F中的布線電路襯底的頂部和底部布線電路襯底，進行蝕刻；由此，獲得多個布線電路。
另外，從外側，設置多個LSI芯片48，由此形成多層布線電路襯底47F。
按照上述方式，根據本實施例，獲得與上述相應的實施例類似的優(yōu)越效果，同時，可獲得具有多個布線電路的多層布線電路襯底。這樣便使布線電路襯底的密度較高，另外可安裝具有很高集成密度的LSI芯片。
第30實施例下面參照圖34，對本發(fā)明的第30實施例進行描述。該第30實施例包括基本上與上述相應的實施例相同的結構和處理步驟。對于該基本上相同的結構和步驟，省略對其的具體描述。圖34為表示本實施例的多層布線電路襯底的剖視圖。
如圖34所示，通過疊置上述第4實施例中的，圖5A(圖6)所示的布線電路襯底28C(第1和第3布線電路襯底)，上述第1實施例中的，圖2D(圖2)所示的布線電路襯底33A(第2布線電路襯底)，形成多層布線電路襯底36H。在布線電路襯底28C(第1布線電路襯底)上，疊置布線電路襯底33A(第2布線電路襯底)，在布線電路襯底33A(第2布線電路襯底)上，疊置布線電路襯底28C(第3布線電路襯底)。
與第19實施例類似，為了形成布線電路襯底36H，按照與相應的實施例類似的制造方法，預先制造相應的布線電路襯底28C和布線電路襯底33A。接著，通過加熱，以加壓方式，借助疊置壓頭，將它們相互粘接，以便形成夾芯狀的整體單元。在該疊置步驟之后，以相應的頂部和底部表面上的保護膜作為掩模，對布線電路襯底36H中的頂部和底部布線電路襯底，進行蝕刻；由此，獲得多個布線電路，另外，形成多層布線電路襯底36H。
按照上述方式，根據本實施例，形成與上述相應的實施例類似的優(yōu)越效果，同時，可獲得具有多個布線電路的多個布線電路襯底。這樣可使布線電路襯底的密度較高。
第31實施例下面參照圖35A～35C，對本發(fā)明的第31實施例進行描述。該第31實施例包括基本上與上述相應的實施例相同的結構和處理步驟。對于該基本上相同的結構和步驟，省略對其的具體描述。圖35A～35C為分別表示本實施例的多層布線電路襯底的剖視圖。
如圖35A～35C所示，通過疊置上述第1實施例中的，圖1G所示的布線電路襯底28A(第1布線電路襯底)，上述第1實施例中的，圖1所示的布線電路襯底33B(第2布線電路襯底)，第4實施例中的，圖6所示的布線電路襯底28C(第3布線電路襯底)，形成多層布線電路襯底36I。在布線電路襯底28A(第1布線電路襯底)上，疊置布線電路襯底33B(第2布線電路襯底)，在布線電路襯底33B(第2布線電路襯底)上，疊置布線電路襯底28C(第3布線電路襯底)。
與第19實施例類似，為了形成布線電路襯底36I，按照與相應的實施例類似的制造方法，預先制造相應的布線電路襯底28A，33B和28C。接著，通過加熱，以加壓方式，借助疊置壓頭，將它們粘接，以便形成夾芯狀整體單元。在上述疊置步驟之后，以相應的頂部和底部表面上的保護膜作為掩模，對布線電路襯底36I中的布線電路襯底的頂部和底部布線電路襯底，進行蝕刻；由此，獲得多個布線電路，另外形成多層布線電路襯底36I。
按照上述方式，根據本實施例，獲得與上述相應的實施例類似的優(yōu)越效果，同時，可獲得具有多個布線電路的多層布線電路襯底。這樣便使布線電路襯底的密度較高。
第32實施例下面參照圖36A～36C，對本發(fā)明的第32實施例進行描述。該第32實施例包括基本上與上述相應的實施例相同的結構和處理步驟。對于該基本上相同的結構和步驟，省略對其的具體描述。圖36A～36C為分別表示本實施例的多層布線電路襯底的剖視圖。
如圖36A～36C所示，通過疊置上述第5實施例中的，圖7所示的布線電路襯底46(第1布線電路襯底)，上述第1實施例中的，圖1所示的布線電路襯底33A(第2布線電路襯底)，上述第4實施例中的，圖6中的布線電路襯底28C(第3布線電路襯底)，多個LSI芯片48，形成多層布線電路襯底47G。在布線電路襯底46(第1布線電路襯底)上，疊置布線電路襯底33A(第2布線電路襯底)，在布線電路襯底33A(第2布線電路襯底)上，疊置布線電路襯底28C(第3布線電路襯底)，另外，在布線電路襯底28C和46(第3和第1布線電路襯底)的外側，疊置多個LSI芯片48。
與第19實施例類似，為了形成布線電路襯底47G，按照與相應的實施例類似的制造方法，預先制造相應的布線電路襯底46，33A和28C。接著，通過加熱，以加壓方式，借助疊置壓頭，將它們相互粘接，以便形成夾芯狀的整體單元。在該疊置步驟之后，以相應的頂部和底部表面上的保護膜作為掩模，對布線電路襯底47G中的頂部和底部布線電路襯底，進行蝕刻；由此，獲得多個布線電路。
另外，從外側安裝多個LSI芯片48，由此形成多層布線電路襯底47G。
按照上述方式，根據本實施例，形成與上述相應的實施例類似的優(yōu)越效果，同時，可獲得具有多個布線電路的多個布線電路襯底。這樣可使布線電路襯底的密度較高，另外可安裝具有很高集成密度的LSI芯片。
第33實施例下面參照圖37A～37C，對本發(fā)明的第33實施例進行描述。該第33實施例包括基本上與上述相應的實施例相同的結構和處理步驟。對于該基本上相同的結構和步驟，省略對其的具體描述。圖37A～37C為分別表示本實施例的多層布線電路襯底的剖視圖。
如圖37A～37C所示，通過疊置上述第5實施例中的，圖7所示的布線電路襯底46(第1布線電路襯底)，上述第1實施例中的，圖1G所示的布線電路襯底33A(第2布線電路襯底)，上述第1實施例中的，圖1G中的布線電路襯底28A(第3布線電路襯底)，多個LSI芯片48，形成多層布線電路襯底47H。在布線電路襯底46(第1布線電路襯底)上，疊置布線電路襯底33A(第2布線電路襯底)，在布線電路襯底33A(第2布線電路襯底)上，疊置布線電路襯底28A(第3布線電路襯底)，另外，在布線電路襯底28A和46(第3和第1布線電路襯底)的外側，疊置多個LSI芯片48。
與第19實施例類似，為了形成布線電路襯底47H，按照與相應的實施例類似的制造方法，預先制造相應的布線電路襯底46，33A和28A。接著，通過加熱，以加壓方式，借助疊置壓頭，將它們相互粘接，以便形成夾芯狀的整體單元。在該疊置步驟之后，以相應的頂部和底部表面上的保護膜作為掩模，對布線電路襯底47H中的頂部和底部布線電路襯底，進行蝕刻；由此，獲得多個布線電路。
另外，從外側安裝多個LSI芯片48，由此形成多層布線電路襯底47H。
按照上述方式，根據本實施例，形成與上述相應的實施例類似的優(yōu)越效果，同時，可獲得具有多個布線電路的多個布線電路襯底。這樣可使布線電路襯底的密度較高，另外可安裝具有很高集成密度的LSI芯片。
第34實施例下面參照圖38A～38C，對本發(fā)明的第34實施例進行描述。該第34實施例包括基本上與上述相應的實施例相同的結構和處理步驟。對于該基本上相同的結構和步驟，省略對其的具體描述。圖38A～38C為分別表示本實施例的多層布線電路襯底的剖視圖。
如圖38A～38C所示，通過疊置上述第1實施例中的，圖1G所示的布線電路襯底28A(第1和第3布線電路襯底)，上述第6實施例中的，圖9所示的布線電路襯底50(第2布線電路襯底)，形成多層布線電路襯底36J。在布線電路襯底28A(第1布線電路襯底)上，疊置布線電路襯底50(第2布線電路襯底)，在布線電路襯底50(第2布線電路襯底)上，疊置布線電路襯底28A(第3布線電路襯底)。
與第19實施例類似，為了形成布線電路襯底36J，按照與相應的實施例類似的制造方法，預先制造相應的布線電路襯底28A和布線電路襯底50。接著，通過加熱，以加壓方式，借助疊置壓頭，將它們相互粘接，以便形成夾芯狀的整體單元。在該疊置步驟之后，以相應的頂部和底部表面上的保護膜作為掩模，對布線電路襯底36J中的頂部和底部布線電路襯底，進行蝕刻；由此，獲得多個布線電路，另外形成多層布線電路襯底36J。
按照上述方式，根據本實施例，形成與上述相應的實施例類似的優(yōu)越效果，同時，可獲得具有多個布線電路的多個布線電路襯底。這樣可使布線電路襯底的密度較高。
第35實施例下面參照圖39，對本發(fā)明的第35實施例進行描述。該第35實施例包括基本上與上述相應的實施例相同的結構和處理步驟。對于該基本相同的結構和步驟，省略對其的具體描述。圖39為表示本實施例的多層布線電路襯底的剖視圖。
如圖39所示，通過疊置上述第4實施例中的，圖6所示的布線電路襯底28C(第1和第3布線電路襯底)，上述第6實施例中的，圖9所示的布線電路襯底50(第2布線電路襯底)，形成多層布線電路襯底36K。在布線電路襯底28C(第1布線電路襯底)上，疊置布線電路襯底50(第2布線電路襯底)，在布線電路襯底50(第2布線電路襯底)上，疊置布線電路襯底28C(第3布線電路襯底)。
與第19實施例類似，為了形成布線電路襯底36K，按照與相應的實施例類似的制造方法，預先制造相應的布線電路襯底28C和布線電路襯底50。接著，通過加熱，以加壓方式，借助疊置壓頭，將它們相互粘接，以便形成夾芯狀的整體單元。在該疊置步驟之后，以相應的頂部和底部表面上的保護膜作為掩模，對布線電路襯底36K中的頂部和底部布線電路襯底，進行蝕刻；由此，獲得多個布線電路，形成多層布線電路襯底36K。
按照上述方式，根據本實施例，形成與上述相應的實施例類似的優(yōu)越效果，同時，可獲得具有多個布線電路的多個布線電路襯底。這樣可使布線電路襯底的密度較高。
第36實施例下面參照圖40A～40C，對本發(fā)明的第36實施例進行描述。該第36實施例包括基本上與上述相應的實施例相同的結構和處理步驟。對于該基本上相同的結構和步驟，省略對其的具體描述。圖40A～40C為分別表示本實施例的多層布線電路襯底的剖視圖。
如圖40A～40C所示，通過疊置上述第5實施例中的，圖7所示的布線電路襯底46(第1和第3布線電路襯底)，上述第6實施例中的，圖9所示的布線電路襯底50(第2布線電路襯底)，多個LSI芯片48，形成多層布線電路襯底47I。在布線電路襯底46(第1布線電路襯底)上，疊置布線電路襯底50(第2布線電路襯底)，在布線電路襯底50(第2布線電路襯底)上，疊置布線電路襯底46(第3布線電路襯底)，另外，在布線電路襯底46(第3和第1布線電路襯底)的外側，疊置多個LSI芯片48。
與第19實施例類似，為了形成布線電路襯底47I，按照與相應的實施例類似的制造方法，預先制造相應的布線電路襯底46和布線電路襯底50。接著，通過加熱，以加壓方式，借助疊置壓頭，將它們相互粘接，以便形成夾芯狀的整體單元。在該疊置步驟之后，以相應的頂部和底部表面上的保護膜作為掩模，對布線電路襯底47I中的頂部和底部布線電路襯底，進行蝕刻；由此，獲得多個布線電路。
另外，從外側安裝多個LSI芯片48，由此形成多層布線電路襯底47I。
按照上述方式，根據本實施例，形成與上述相應的實施例類似的優(yōu)越效果，同時，可獲得具有多個布線電路的多個布線電路襯底。這樣可使布線電路襯底的密度較高，另外可安裝具有很高集成密度的LSI芯片。
第37實施例下面參照圖41A～41C，對本發(fā)明的第37實施例進行描述。該第37實施例包括基本上與上述相應的實施例相同的結構和處理步驟。對于該基本上相同的結構和步驟，省略對其的具體描述。圖41A～41C為分別表示本實施例的多層布線電路襯底的剖視圖。
如圖41A～41C所示，通過疊置上述第5實施例中的，圖7所示的布線電路襯底46(第1布線電路襯底)，上述第6實施例中的，圖9所示的布線電路襯底50(第2布線電路襯底)，第4實施例中的，圖6所示的布線電路襯底28C(第3布線電路襯底)，多個LSI芯片48，形成多層布線電路襯底47J。在布線電路襯底46(第1布線電路襯底)上，疊置布線電路襯底50(第2布線電路襯底)，在布線電路襯底50(第2布線電路襯底)上，疊置布線電路襯底28C(第3布線電路襯底)，另外，在布線電路襯底46和28C的外側，疊置多個LSI芯片48。
與第19實施例類似，為了形成布線電路襯底47J，按照與相應的實施例類似的制造方法，預先制造相應的布線電路襯底46，50和28C。接著，通過加熱，以加壓方式，借助疊置壓頭，將它們相互粘接，以便形成夾芯狀的整體單元。在該疊置步驟之后，以相應的頂部和底部表面上的保護膜作為掩模，對布線電路襯底47J中的頂部和底部布線電路襯底，進行蝕刻；由此，獲得多個布線電路。
另外，從外側安裝多個LSI芯片48，由此形成多層布線電路襯底47J。
按照上述方式，根據本實施例，形成與上述相應的實施例類似的優(yōu)越效果，同時，可獲得具有多個布線電路的多個布線電路襯底。這樣可使布線電路襯底的密度較高，另外可安裝具有很高集成密度的LSI芯片。
第38實施例下面參照圖42A～42C，對本發(fā)明的第38實施例進行描述。該第38實施例包括基本上與上述相應的實施例相同的結構和處理步驟。對于該基本上相同的結構和步驟，省略對其的具體描述。圖42A～42C為分別表示本實施例的多層布線電路襯底的剖視圖。
如圖42A～42C所示，通過疊置上述第5實施例中的，圖7所示的布線電路襯底46(第1布線電路襯底)，本實施例特有的布線電路襯底80(第2布線電路襯底)，第4實施例中的，圖6所示的布線電路襯底28C(第3布線電路襯底)，多個LSI芯片48，形成多層布線電路襯底47K。在布線電路襯底46(第1布線電路襯底)上，疊置布線電路襯底80(第2布線電路襯底)，在布線電路襯底80(第2布線電路襯底)上，疊置布線電路襯底28C(第3布線電路襯底)，另外，在布線電路襯底46和28C的外側，疊置多個LSI芯片48。
在本實施例特有的布線電路襯底80中，在形成于頂部和底部金屬層之間的層間絕緣層中，形成相對一個金屬層延伸的各種凸部。特別是，該布線電路襯底80包括konide狀的凸部53a，其直徑相互是不同的，并且在上述的第13實施例中示出的凸部53x，53y，在上述的第9實施例所示的每個凸部周圍形成的虛的凸部58，上述的第11實施例所示的，分別具有獨特高度的凸部53h，上述的第12實施例所示的間隔件61。當形成布線電路襯底80時，在同一步驟中，形成上述的凸部和間隔件61。
與第19實施例類似，為了形成布線電路襯底47K，按照與相應的實施例類似的制造方法，預先制造相應的布線電路襯底46，80和46。接著，通過加熱，以加壓方式，借助疊置壓頭，將它們相互粘接，以便形成夾芯狀的整體單元。在該疊置步驟之后，以相應的頂部和底部表面上的保護膜作為掩模，對布線電路襯底47K中的頂部和底部布線電路襯底，進行蝕刻；由此，獲得多個布線電路。
另外，從外側安裝多個LSI芯片48，由此形成多層布線電路襯底47K。
按照上述方式，根據本實施例，形成與上述相應的實施例類似的優(yōu)越效果，同時，可獲得具有多個布線電路的多個布線電路襯底。這樣可使布線電路襯底的密度較高，另外可安裝具有很高集成密度的LSI芯片。
第39實施例下面參照圖43A～43C，對本發(fā)明的第39實施例進行描述。該第39實施例包括基本上與上述相應的實施例相同的結構和處理步驟。對于該基本上相同的結構和步驟，省略對其的具體描述。圖43A～43C為分別表示本實施例的多層布線電路襯底的剖視圖。
如圖43A～43C所示，通過疊置上述第5實施例中的，圖7所示的布線電路襯底46(第1布線電路襯底)，布線電路襯底90(第2布線電路襯底)，第4實施例中的，圖6所示的布線電路襯底28C(第3布線電路襯底)，多個LSI芯片48，形成多層布線電路襯底47L。在布線電路襯底46(第1布線電路襯底)上，疊置布線電路襯底90(第2布線電路襯底)，在布線電路襯底90(第2布線電路襯底)上，疊置布線電路襯底28C(第3布線電路襯底)，另外，在布線電路襯底46和28C的外側，疊置多個LSI芯片48。
如圖43A所示，該布線電路襯底90包括多個布線電路72，形成于該布線電路72上的金屬層74，按照穿過絕緣襯底的方式形成的通孔，按照從主體部件51朝向絕緣襯底的內側突出的方式形成的凸部53。使銅糊狀物填充于該通孔中，并使其硬化。將較高的凸部53h與銅糊狀料100連接，將較低的凸部與金屬層74連接。此外，通過布線電路72，覆蓋通孔73的邊緣部。
設置上述的布線電路襯底90，從而實現較高的電路集成度，并且使相應的凸部和相應的布線電路之間的連接的可靠性改善。
與第19實施例類似，為了形成布線電路襯底47L，按照與相應的實施例類似的制造方法，預先制造相應的布線電路襯底46，90和28C。接著，通過加熱，以加壓方式，借助疊置壓頭，將它們相互粘接，以便形成夾芯狀的整體單元。在該疊置步驟之后，以相應的頂部和底部表面上的保護膜作為掩模，對布線電路襯底47L中的頂部和底部布線電路襯底，進行蝕刻；由此，獲得多個布線電路。
另外，從外側安裝多個LSI芯片48，由此形成多層布線電路襯底47L。
按照上述方式，根據本實施例，形成與上述相應的實施例類似的優(yōu)越效果，同時，可獲得具有多個布線電路的多個布線電路襯底。這樣可使布線電路襯底的密度較高，另外可安裝具有很高集成密度的LSI芯片。
第40實施例下面參照圖44，對本發(fā)明的第40實施例進行描述。該第40實施例包括基本上與上述相應的實施例相同的結構和處理步驟。對于該基本上相同的結構和步驟，省略對其的具體描述。圖44為表示本實施例的整體結構的透視圖。
如圖所示，多層布線電路襯底120按照下述方式構成，該方式為其包括矛狀凸部57，konide狀凸部53a，與上述第10實施例中的，圖14A所示的類似的凸部57A，與圖14B所示的類似的凸部57B，與圖14C所示的類似的凸部57C，與圖14D所示的類似的凸部57D，由與用于定位或辨認類型或類似目的上述的凸部相同的材料形成的辨認標記63，與上述的第14實施例中的，圖18B所示的類似的辨認標記63a，與圖18C所示的類似的辨認標記63b，間隔件61。這些相應的凸部按照承受均勻的壓力的方式設置。
在上述的布線電路襯底120中，上述各種凸部，辨認標記，間隔件可在同一的步驟形成。
按照上述的本實施例，根據本實施例，形成與上述相應的實施例類似的優(yōu)越效果，同時，可在相同步驟中，可形成標記和相應的凸部。另外，上述間隔件用于使頂部和底部圖案之間的間隔保持恒定，由此提供可改善阻抗可控性的布線電路襯底。
第41實施例下面參照圖45，對本發(fā)明的第45實施例進行描述。該第41實施例包括基本上與上述相應的實施例相同的結構和處理步驟。對于該基本上相同的結構和步驟，省略對其的具體描述。圖45為表示采用上述的相應布線電路襯底的電子設備的本實施例的方框圖。
本實施例是作為下述電子設備200實施例而描述的，在該實施例中，疊置有上述的布線電路襯底。
電子設備200按照下述方式構成，該方式為其包括布線電路部201，與該布線電路部201連接的部件。上述布線電路部201包括第1～第N布線電路襯底201-1～201-N，該襯底通過將上述實施例的布線電路襯底進行各種組合而形成。與上述布線電路部201連接的部件包括操作輸入鍵202，顯示面板203，振蕩器204，電源205和其它器件206。
于是，在上述電子設備實施例和其它類型的要求高密度的電路集成的電子設備中，可采用上述各實施例的各種布線電路襯底。
第42實施例下面參照圖46A～46D和47A～47C，對本發(fā)明的第42實施例進行描述。圖46A～46D和47A～47C為表示本實施例的布線電路襯底的制造步驟的剖視圖。
下面對本實施例的布線電路襯底的基本結構進行描述。本實施例的布線電路襯底包括主體片301，疊置于主體片301的一個或兩個表面上的疊層片306。在這里，該主體片301包括絕緣樹脂302，分別形成于絕緣樹脂302的兩個表面上的布線膜303，穿過該布線膜和絕緣樹脂302而形成的多個通孔304，按照填充多個上述通孔304中的一個的方式而形成的多個導電材料305。另外，疊層片306包括金屬箔307，一個或多個凸部308，該凸部308按照在與一個或多個通孔304相對的位置，相對金屬箔30伸出的方式形成。另外，疊層片306按照下述方式疊置，該方式指一個或多個凸部308，與一個或多個導電材料305連接。
在這里，與普通的實施例不同，在主體片301中，通過絕緣樹脂填充上述通孔之后，銅膜無需通過非電鍍的涂敷方和之后的電解涂敷法形成。也就是說，在本實施例的主體片301中，上述通孔304只需要通過導電模305填充。上述導電材料305最好由銅糊狀物，銀糊狀物形成。
如后面所描述的那樣，疊層片306可具有抗蝕層。該抗蝕層最好由比如，鎳(比如，厚度為2μm)，銀(比如，厚度為0．5μm)形成。
另外，最好上述金屬箔307由銀，或類似材料形成，上述凸部308由銅，銅合金，或類似材料形成。
此外，可通過下述方式形成布線膜，該方式為在疊置于主體片上的疊層片(第1疊層片)上再次疊置另一疊層片(第2疊層片)，對疊層片(第2疊層片)的表面上的金屬箔進行制作布線圖案處理?；蜻€可通過下述方式獲得多層結構，該方式為在疊層片(第2疊層片)上再次疊置疊層片(第3疊層片)，使疊層數增加。
下面連續(xù)地對本實施例的布線電路襯底的制造步驟進行描述。
步驟(A)首先，如圖46A所示，制備作為主體部件的主體片301。制備鍍銅的疊層板，其中在層狀的絕緣樹脂302的兩個表面上，疊置有銅箔303。上述通孔304通過鉆孔或激光處理，穿過絕緣樹脂302和銅箔303而形成。之后，通過有選擇地對用于制作布線圖案的兩個表面上的銅箔303進行蝕刻，形成布線膜。
下面參照圖48A～48C，對主體片301的制造方法進行描述。另外，可采用圖49A～49D所示的方法制造主體片。下面還對該制造方法進行具體描述。
步驟(B)
接著，如圖46B所示，在該通孔304中，填充導電材料305。最好，由包含銅或銀的導電糊形成導電材料。
步驟(C)然后，如圖46C所示，按照下述方式制備兩塊疊層片306，該方式為按照主體片301的兩個表面相對的方式設置疊層片306。
上述疊層片306在與主體片301的通孔304相對應的位置，在金屬箔的一個表面上，具有凸部308，該金屬箔由構成布線膜(與本發(fā)明的“布線層”相對應)的，銅或銅合金(或由銀形成的金屬箔)(與本發(fā)明的“金屬層”相對應)形成。在與本實施例相對應的本發(fā)明的方面，進行蝕刻之前的狀態(tài)稱為“金屬層”，以及進行蝕刻之后的狀態(tài)稱為“布線層”，以便根據其狀態(tài)，辨認相同的部件。另外，在與和本實施例有關的另一實施例相對應的本發(fā)明的另一方面，局部地采用相同的技術。
另外，上述疊層片306具有粘接片309，其通過下述方式形成，該方式為該片309以小于凸部308的高度，粘接于帶有凸部308的金屬箔307的表面。
在這里，每個凸部308的頂部相對粘接片309突出。最好，上述凸部308采用金屬，比如銅形成。
這樣設置疊層片306，從而凸部308的伸出方向與主體片301相對。疊層片306相對主體片308設置，從而每個凸部308和每個通孔304相互面對。
步驟(D)之后，如圖46D，在主體片301的兩個表面上，疊置疊層片306，以便通過壓力，形成一體。此時，凸部308進入導電材料(與本發(fā)明的“導電部件”相對應)305，該材料305填充到上述通孔304中，從而它們牢固粘接。其結果是，可基本上使導電材料305和凸部308之間實現完全導通。另外，金屬箔307不能夠在帶有通孔304的區(qū)域彎曲。
步驟(E)隨后，如圖47A所示，通過在疊層片306上，對金屬箔307制造布線圖案，形成布線膜。
通過涂敷保護膜，對用作掩模的掩模圖案曝光，顯影，蝕刻，形成掩模圖案，進行制作布線圖案操作。之后，將用作掩模的保護膜去除。對于進行有選擇的蝕刻，比如，對兩個表面，采用氯化鐵的水溶液進行噴涂蝕刻處理。
步驟(F)如圖47B所示，有選擇地在疊層片306上，形成焊料保護膜310。標號311表示通過有選擇地形成焊料保護膜310，形成的凹部。該凹部311這樣形成，從而使與構成布線膜307的LSI芯片313的電極的焊料凸部14連接的部分曝露。或，這樣形成凹部311，從而使形成有焊球15的部分曝露。
結束該步驟，可形成布線電路襯底312。
步驟(G)圖47C表示安裝于布線電路襯底312上的LSI芯片313的狀態(tài)。標號314表示用于將本實施例的布線電路襯底312與圖中未示出的主板連接的焊球，焊料凸部315。
雖然在這里對作為半導體密封件的多層布線襯底的布線電路襯底312的實施例進行了描述，但是也可采用主板。
如上所述，按照本實施例，通過在通孔304中填充導電材料305，形成布線電路襯底312。因此，在填充鍍銅疊層板的通孔之后，可取消下述步驟，該步驟指通過非電鍍的涂敷和之后的電解涂敷方式，在用于形成布線膜的銅膜的成形。于是，可避免難于設置足夠的銅膜的厚度的問題，并且可避免產生厚度不一致的危險。
此外，用于形成布線膜的銅膜不會在帶有通孔304的區(qū)域彎曲。于是，上述布線膜307可較容易地帶有足夠的厚度和微型布線圖案。
另外，疊層片306中的凸部308連接，進入填充通孔304的導電材料305。于是，疊層片306和主體片301之間的導通性良好，穩(wěn)定，于是，布線電路襯底可通過簡單的制造方法形成，并且具有較高的可靠性。
第43實施例下面參照圖48A～48C，對本發(fā)明的第43實施例進行描述。圖48A～48C為表示用于上述的布線電路襯底的主體部件(主體片)的制造步驟的實施例的剖視圖。
下面連續(xù)地，對本實施例的主體片的制造步驟進行描述。
步驟(A)如圖48A所示，作為主體片301的主體部件，制備兩個表面鍍銅的三層的疊層部件。
在片狀絕緣樹脂(與本發(fā)明的“絕緣層”相對應)302的兩個表面上，疊置銅箔303，從而形成疊層部件。
步驟(B)接著，如圖48B所示，通過以有選擇地進行蝕刻的方式，對主體片301的兩個表面上的銅箔303，進行制作布線圖案處理，因此形成構成(與本發(fā)明的“金屬布線層”相對應的)電路303的布線膜。
通過對用作掩模的經布線圖案制作處理的保護膜，進行用于制作布線圖案的涂敷保護膜處理，曝光處理，顯影處理，飾刻銅箔303進行用于制作布線圖案的有選擇的蝕刻處理。在該蝕刻結束后，去除上述保護膜。
步驟(C)然后，如圖48C所示，通過比如，鉆孔方式，形成通孔304?；?，通過激光處理，形成通孔304。最好形成下述通孔304，該通孔304的孔的尺寸在0．1mm～0．3mm的范圍內。
如上所述，形成主體片301。
第44實施例下面參照圖49A～49D，對本發(fā)明的第44實施例進行描述。圖49A～49C為表示用于上述的布線電路襯底的主體部件(主體片)的制作步驟的實施例的剖視圖。
下面連續(xù)地對本實施例的主體片的制作步驟。
步驟(A)如圖49A所示，與上述的第43實施例類似，作為主體片301用的主體部件，制備兩個表面鍍銅的3層的疊層部件。
通過在片狀的絕緣樹脂302的兩個表面上，疊置銅箔303，形成疊層部件。
步驟(B)接著，如圖49B所示，通過比如，鉆孔方式，形成通孔304?；颍ㄟ^激光處理，形成通孔304。最好上述通孔304的孔的尺寸約在0．1mm～0．3mm的范圍內。
步驟(C)然后，在整個表面上，進行非電鍍的銅鍍處理。之后，在整個表面上，進行電解鍍銅處理。于是，如圖49C所示，形成銅膜303a。
步驟(D)隨后，通過有選擇地對該銅膜303a進行蝕刻，設置圖49D所示的布線膜。通過采用保護膜的光刻法，進行蝕刻。因此，形成主體片301。
作為用于本發(fā)明的布線電路襯底的主體片301，可采用上述的實施例中所描述的制作方法的任何一個。
第45實施例下面參照圖50A～50D，對本發(fā)明的第45實施例進行描述。圖50A～50C為表示用于上述的布線電路襯底的疊層片的制造步驟的實施例的剖視圖。
下面連續(xù)地對本實施例的疊層片的制造步驟進行描述。
步驟(A)如圖50A所示，制備下述疊層板，該疊層板通過下述方式獲得，該方式為在由比如，銀(比如，厚度為12μm)形成的金屬主體部件307的表面上，疊置由銅或銅合金形成的金屬層(比如，厚度為100μm)308。
步驟(B)接著，如圖50B所示，有選擇地在由銅或銅合金形成的金屬層308的表面上，形成保護膜318。將該保護膜318用作蝕刻的掩模，以便形成凸部308。于是，對保護膜318進行涂敷，曝光，顯影的處理。
步驟(C)通過借助用作掩模的保護膜318，有選擇地對金屬層318進行蝕刻，形成凸部308。之后，去除保護膜318。圖50C表示去除保護膜318之后的狀態(tài)。對于該蝕刻，最好采用堿性蝕刻液。
步驟(D)然后，如圖50D所示，在帶有凸部308的金屬主體部件307的表面上，固定粘接片309，該片的高度低于凸部308。于是，每個凸部308的頂部相對粘接片30的表面突出。
在采用疊層片306的情況下，有選擇地對由銀形成的，與疊層片306的表面相對應的金屬主體部件307進行蝕刻，以便形成布線膜307。于是，采用銀，在布線電路襯底的表面上，形成布線膜307。
第46實施例下面參照圖51A～51D，對本發(fā)明的第46實施例進行描述。圖51A～51C為表示用于上述的布線電路襯底的疊層片的制造步驟的實施例的剖視圖。
下面連續(xù)地對本實施例的疊層片的制造步驟進行描述。本實施例的疊層片306a包括其層數多于圖50A～50D所示的疊層片306。
步驟(A)如圖51A所示，在金屬主體部件307上，形成抗蝕層319。在這里，最好采用銅，形成金屬主體部件307，其厚度為18μm。另外，最好采用鎳，形成抗蝕層319，其厚度為2μm。還有，最好采用銀，形成抗蝕層319，其厚度為0．5μm。
在抗蝕層319的表面上，還疊置金屬層308。最好采用銅，或銅合金，形成金屬層308，其厚度為100μm。
于是，制備由3層結構形成的疊層板，該3層包括金屬主體部件307，抗蝕層319，以及金屬層308。
步驟(B)接著，如圖51B所示，在由銅或銅合金形成的金屬層308的表面上，有選擇地形成保護膜318。該保護膜318用作用于形成凸部308的蝕刻中的蝕刻掩模。于是，對保護膜318進行涂敷，曝光，顯影處理。
步驟(C)然后，以保護膜318作為掩模，有選擇地對金屬層318進行蝕刻，由此形成凸部308。之后，去除該保護膜318。對于該蝕刻，最好，采用堿性蝕刻液。
在該蝕刻中，該抗蝕層319具有避免由于蝕刻，而使由銅形成的金屬主體307部件受到損壞的作用。圖51C表示去除保護膜318之后的狀態(tài)。
步驟(D)之后，如圖51D所示，在帶有凸部308的金屬主體部件307的表面上，固定粘接片309，該片的高度低于凸部308。
于是，每個凸部308的頂部相對粘接片30的表面突出。
因此，形成本實施例的疊層片。
第47實施例下面參照圖52A～52F和53A～53C，對本發(fā)明的第47實施例進行描述。圖52A～52F為表示用于該實施例的布線電路襯底的疊層片的制造步驟的實施例的剖視圖。圖53A～53C為表示本實施例的布線電路襯底的制造步驟的實施例。
下面連續(xù)地對本實施例的布線電路襯底的制造步驟進行描述。
步驟(A)首先，如圖52A所示，制造金屬板321，其由銅形成，其厚度約為100μm。
步驟(B)接著，如圖52B所示，涂敷感光絕緣樹脂層322。通過曝光和顯影處理，對該感光絕緣樹脂進行制作布線圖案處理。標號323表示通過該制作布線圖案處理而形成的孔。該孔323對應于帶有在后面將要描述的凸部28的區(qū)域而形成。
步驟(C)然后，在上述感光樹脂層322的整個表面上，進行非電鍍的鍍銅步驟。該處理最好按照銅鍍層的厚度為0．5μm的方式進行。
之后，有選擇地形成通過上述涂敷而形成的保護圖案。以保護圖案作為掩模，進行電解鍍銅處理，因此形成由銅膜形成的布線膜324。該布線膜324最好按照厚度為20μm的方式形成。
隨后，去除保護圖案。另外，以布線膜324作為掩模，對通過非電鍍鍍銅處理而形成的銅膜(厚度為0．5μm)蝕刻。于是，將布線膜324相互分開。圖52C表示蝕刻之后的狀態(tài)。對于該蝕刻，最好采用脫模劑。
步驟(D)隨后，如圖52(D)所示，形成絕緣層325，以便將布線膜324覆蓋，從而有選擇地形成局部地帶有連接端子的孔326。
步驟(E)接著，通過電解涂敷方式，形成帶由鎳／金形成的多層結構的凸部狀的微型球體327。該電解涂敷最好按照下述方式形成，該方式為使鎳的厚度為50μm，之后使金的厚度為0．3μm。
步驟(F)然后，如圖52F所示，有選擇地對金屬板321進行蝕刻，形成凸部328。之后，通過粘接于帶有凸部328的表面上，形成粘接層329。因此，形成疊層片330。
下面對通過圖46A～46D所示的主體片301的兩個表面上均疊置兩個疊層片330，形成布線電路襯底的步驟進行描述。
步驟(A)如圖53A所示，制備疊置于主體片的兩個表面上的兩個疊層片330，主體片301。
相對主體片301，設置疊層片330，從而每個凸部328的位置，以及填充主體片310中的通孔304的導電材料305的位置處于相對狀態(tài)。
步驟(B)接著，如圖53B所示，在主體片301的兩個表面上，疊置疊層片330，以便通過加壓而形成整體。同時，上述凸部328進入填充導電材料305中，以便牢固粘接。于是，可基本上使導電材料305和凸部308實現完全導通。因此，形成本實施例的布線電路襯底331。
步驟(C)另外，如圖53C所示，在布線電路襯底331上，安裝LSI芯片313，在其上設置焊球315。標號314表示焊料凸部，標號315表示將圖中未示出的主板與本實施例的布線電路襯底331連接的焊球。
雖然對作為半導體密封件的多層布線電路襯底的布線電路襯底331的實施例進行了描述，但是其也可用作主板。
雖然在上述的實施例中，對帶有疊置于主體片301的兩個表面上的疊層片306，或疊層片330的多層結構進行了描述，但是，也可采用帶有疊置于主體片301上的疊層片306或疊層片330的多層結構。
另外，在上述的實施例中，可設置下述布線電路襯底，其具有一個或多個還疊置于布線電路襯底312，331的一個或兩個表面上的疊層片306，330(第2疊層片)。于是，可獲得另一種布線電路襯底的多層結構。
如上所述，疊層片疊置于上述主體片的兩個表面或一個表面上。同時，上述疊層片的凸部和用于填充上述主體片的通孔的導電材料連接。于是，上述疊層片的布線膜不會在帶有通孔的區(qū)域彎曲。此外，主體片中的布線膜無需通過非電鍍的涂敷以及和之后的電解涂敷方式形成。因此，上述膜的厚度可按照所需的厚度，保持一致，因此能夠進行微型化布線。
此外，上述疊置片中的凸部連接，從而切入填充通孔的導電材料。于是，可增加粘接特性，從而疊置片和主體片之間的導電性良好，保持恒定，由此，可通過簡單的制造，以較高的層間連接的可靠性，形成布線電路襯底。
還有，由于還可在另一疊層片的外側上，疊置疊層片，故可通過較簡單的方法，形成布線電路襯底的多層結構，從而還可簡化制造步驟，使整個制造時間減少。
如上所述，雖然參照特定的實施例，對本發(fā)明進行了具體的描述，并給出了圖示，但是應知道，本領域的普通技術人員在不離開本發(fā)明的實質和范圍內，進行各種改進。此外，顯然，本發(fā)明包括上述實施例的組合形式，另外包括上述實施例和它們的改進的組合形式。
再有，上述抗蝕層最好由比如，鈦(Ti)，錫(Sn)，焊料，鋁(Al)形成。
權利要求
1．一種布線電路襯底，其包括用于形成導線電路的金屬層；形成于上述金屬層上的層間絕緣層；互連布線連接用的凸部，其以穿過上述層間絕緣層的方式，有選擇地形成于上述金屬層上，并且由與上述金屬層相同的金屬形成。
2．一種布線電路襯底，其包括用于形成第1布線電路的第1金屬層；形成于上述第1金屬層上的層間絕緣層；互連布線連接用的凸部，其以穿過上述層間絕緣層的方式，有選擇地形成于上述金屬層上，并且由與上述第1金屬層相同的金屬形成；第2金屬層，其形成于上述凸部和上述層間絕緣層上，并且用于形成第2布線電路。
3．一種布線電路襯底，其包括絕緣層，其包括至少一個面，在該面上，形成有單層或多層的第1布線，并且形成有下述孔，該孔用于確保與上述第1布線電路實現導通的通路；層間絕緣層，其形成于上述絕緣層中的，形成有孔的一個面上；以在與上述通孔相對的位置，穿過上述層間絕緣層的方式，由布線形成金屬層形成的凸部；第2布線電路，其形成于上述層間絕緣層和上述凸部的表面上；其中所述凸部通過上述孔，與所述第1布線電路導通，另外將所述第1布線電路和上述第2布線電路相互連接。
4．根據權利要求1～3中的任何一項所述的布線電路襯底，其特征在于在每個所述的凸部的頂部上，形成有導電粘接膜。
5．根據權利要求1～3中的任何一項所述的布線電路襯底，其特征在于按照獲得基本上呈三角形的橫截面的方式，形成每個所述的凸部。
6．根據權利要求1～3中的任何一項所述的布線電路襯底，其特征在于每個所述的凸部呈konide狀。
7．根據權利要求1～3中的任何一項所述的布線電路襯底，其特征在于每個所述的凸部呈圓筒狀。
8．根據權利要求1～3中的任何一項所述的布線電路襯底，其特征在于按照粗糙的圖案，形成每個所述的凸部的表面。
9．根據權利要求1～3中的任何一項所述的布線電路襯底，其特征在于每個所述的凸部的表面經受顆粒噴鍍處理。
10．根據權利要求1～3中的任何一項所述的布線電路襯底，其特征在于所述凸部由銅材料形成，該凸部的表面經受電解鉻酸鹽處理。
11．根據權利要求1～3中的任何一項所述的布線電路襯底，其特征在于所述凸部基本上按照平面矩陣方式布置。
12．根據權利要求1～3中的任何一項所述的布線電路襯底，其特征在于所述凸部按照下述方式形成和布置，該方式為疊置布線電路襯底時所施加的壓力對于每個上述的凸部，是均勻的。
13．根據權利要求1～3中的任何一項所述的布線電路襯底，其特征在于所述凸部按照下述方式布置，該方式為形成布置密度較高的第1區(qū)域，以及布置密度較低的第2區(qū)域；在上述第1區(qū)域的作為形成虛的凸部，其高度小于上述凸部的高度。
14．根據權利要求1～3中的任何一項所述的布線電路襯底，其特征在于每個所述的凸部包括虛的凸部，該虛的凸部按照在該凸部的邊緣部，呈環(huán)狀的方式形成；相鄰的每對上述虛的凸部按照一定間距形成。
15．根據權利要求1～3中的任何一項所述的布線電路襯底，其特征在于每個所述的凸部包括虛的凸部，該虛的凸部按照在該凸部的邊緣部，呈環(huán)狀的方式形成；按照相互局部重合的方式，形成相鄰的每對上述虛的凸部。
16．根據權利要求1～3中的任何一項所述的布線電路襯底，其特征在于所述凸部包括多個在一個上述的凸部周圍形成的虛的凸部。
17．根據權利要求1～3中的任何一項所述的布線電路襯底，其特征在于所述凸部包括多個在多個上述的凸部周圍形成的虛的凸部；上述的多個虛的凸部形成于上述多個凸部的形成區(qū)域的外側，從而它們按照預定的間距，相互間隔開。
18．根據權利要求1～3中的任何一項所述的布線電路襯底，其特征在于所述凸部按照具有不同的高度的方式形成。
19．根據權利要求1～3中的任何一項所述的布線電路襯底，其特征在于所述凸部按照具有多個不同的直徑的方式形成。
20．根據權利要求2所述的布線電路襯底，其特征在于所述第2金屬層包括形成于與所述凸部相對應的部分中的孔，每個所述的孔的直徑小于每個所述的凸部的頂部的直徑。
21．根據權利要求1～3中的任何一項所述的布線電路襯底，其特征在于所述凸部包括間隔件，該間隔件由與上述凸部相同的材料形成，按照具有基本上與上述凸部相同的高度的方式形成。
22．根據權利要求1～3中的任何一項所述的布線電路襯底，其特征在于所述凸部包括辨認標記，其由與所述凸部相同的材料形成，按照具有基本上與所述凸部相同的高度的方式形成。
23．根據權利要求1～3中的任何一項所述的布線電路襯底，其特征在于在每個所述的凸部的周圍形成鍍層。
24．根據權利要求4所述的布線電路襯底，其特征在于所述導電粘接膜為各向異性導電膜。
25．根據權利要求4所述的布線電路襯底，其特征在于所述導電粘接膜是通過涂敷作為表面處理劑的導電糊材料而形成的。
26．一種布線電路襯底，其包括用于形成第1布線電路的第1金屬層；抗蝕層，其形成于上述金屬層上，該抗蝕層由與上述第1金屬層不同的金屬形成；互連布線連接用的凸部，其由金屬形成，并且有選擇地形成于上述抗蝕層上；以使所述凸部穿過的方式，形成于上述第1金屬層上的層間絕緣層；第2金屬層，其形成于上述層間絕緣層和上述凸部的表面上，并且用于形成第2布線電路。
27．根據權利要求26所述的布線電路襯底，其特征在于所述抗蝕層按照具有與上述凸部的部分相同的寬度的方式形成。
28．根據權利要求26所述的布線電路襯底，其特征在于所述抗蝕層形成于下述區(qū)域，該區(qū)域延伸至所述層間絕緣層和所述凸部的相對面處。
29．根據權利要求26所述的布線電路襯底，其特征在于按照覆蓋所述凸部和所述抗蝕層的周圍的方式形成鍍層。
30．根據權利要求26所述的布線電路襯底，其特征在于在每個所述的凸部的頂部上，涂敷有作為表面處理劑的導電糊材料。
31．根據權利要求26所述的布線電路襯底，其特征在于在每個所述的凸部的頂部上，形成各向異性導電膜。
32．根據權利要求26所述的布線電路襯底，其特征在于每個所述的凸部按照具有基本上呈三角形的橫截面的方式形成。
33．根據權利要求26所述的布線電路襯底，其特征在于每個所述的凸部呈konide狀。
34．根據權利要求26所述的布線電路襯底，其特征在于每個所述的凸部呈圓筒狀。
35．根據權利要求26所述的布線電路襯底，其特征在于按照粗糙的圖案，形成每個所述的凸部的表面。
36．根據權利要求26所述的布線電路襯底，其特征在于每個所述的凸部的表面經受顆粒噴鍍處理。
37．根據權利要求26所述的布線電路襯底，其特征在于所述凸部由銅材料形成，該凸部的表面經受電解鉻酸鹽處理。
38．根據權利要求26所述的布線電路襯底，其特征在于所述凸部和所述抗蝕層基本上按照平面矩陣的方式布置。
39．根據權利要求26所述的布線電路襯底，其特征在于所述凸部和所述抗蝕層按照下述方式形成和布置，該方式為疊置上述布線電路襯底時所施加的壓力對于每個上述的凸部，是均勻的。
40．根據權利要求26所述的布線電路襯底，其特征在于所述凸部按照下述方式布置，該方式為形成布置密度較高的第1區(qū)域，以及布置密度較低的第2區(qū)域；虛的凸部，其高度小于在上述第1區(qū)域的周圍形成的上述凸部的高度。
41．根據權利要求26所述的布線電路襯底，其特征在于每個所述的凸部包括虛的凸部，該虛的凸部按照在該凸部的邊緣部，呈環(huán)狀的方式形成；相鄰的每對上述虛的凸部按照一定間距形成。
42．根據權利要求26所述的布線電路襯底，其特征在于每個所述的凸部包括虛的凸部，該虛的凸部按照在該凸部的邊緣部，呈環(huán)狀的方式形成；按照相互局部重合的方式，形成相鄰的每對上述虛的凸部。
43．根據權利要求26所述的布線電路襯底，其特征在于所述凸部包括多個在一個上述的凸部的周圍形成的虛的凸部。
44．根據權利要求26所述的布線電路襯底，其特征在于所述凸部包括多個在多個上述的凸部的周圍形成的虛的凸部；上述的多個虛的凸部形成于上述多個凸部的形成區(qū)域的外側，從而它們按照預定的間距，相互間隔開。
45．根據權利要求26所述的布線電路襯底，其特征在于所述凸部按照具有不同的高度的方式形成。
46．根據權利要求26所述的布線電路襯底，其特征在于所述凸部按照具有多個不同的直徑的方式形成。
47．根據權利要求26所述的布線電路襯底，其特征在于所述第2金屬層包括形成于與所述凸部相對應的部分中的孔，每個所述的孔的直徑小于每個上述的凸部的頂部的直徑。
48．根據權利要求26所述的布線電路襯底，其特征在于所述凸部包括間隔件，該間隔件由與上述凸部相同的材料形成，按照具有基本上與上述凸部相同的高度的方式形成。
49．根據權利要求26所述的布線電路襯底，其特征在于所述凸部包括辨認標記，其由與上述凸部相同的材料形成，按照具有基本上與上述凸部相同的高度的方式形成。
50．一種布線電路襯底，其包括用于形成第1布線電路的第1金屬層；多個用于層間連接的凸部，其形成于按照恒定的間距布置的矩陣線的相應交叉點處，形成于上述金屬層上，并且該凸部由金屬形成；以使上述凸部穿過的方式，形成于上述第1金屬層中的，形成有上述的多個凸部的表面上的層間絕緣層；第2金屬層，其形成于上述層間絕緣層和上述多個凸部的表面上，并且用于形成第2布線電路。
51．一種布線電路襯底，其包括其上形成第1布線電路的第1金屬層；多個用于層間連接的凸部，其形成于上述第1金屬層上，并且該凸部由金屬形成；以使上述多個凸部穿過的方式，形成于上述第1金屬層中的，用于形成上述凸部的表面上的層間絕緣層；第2金屬層，其形成于上述層間絕緣層和上述多個凸部的表面上，并且具有第2布線電路；其中上述多個凸部按照下述方式布置，該方式為在從上述布線電路襯底的兩個面，于其上施加壓力時，分別承受均勻的壓力。
52．一種布線電路襯底，其包括其上形成第1布線電路的第1金屬層；多個凸部，其形成于上述第1金屬層上，并且由金屬形成；以使上述多個凸部穿過的方式，形成于上述第1金屬層中的，用于形成上述凸部的表面上的層間絕緣層；第2金屬層，其形成于上述層間絕緣層和上述多個凸部的表面上，并且具有第2布線電路；其中上述多個凸部包括虛的凸部，該虛的凸部設置于該凸部的邊緣部，或頂部和底部布線之間的高密度區(qū)域的邊緣部，該虛的凸部按照其高度小于多個上述的凸部的方式形成。
53．一種布線電路襯底，其包括其上形成有第1布線電路的第1金屬層；多個凸部，其形成于上述第1金屬層上，該凸部由金屬形成；以使上述凸部穿過的方式，形成于上述第1金屬層中的，用于形成上述凸部的表面上的層間絕緣層；第2金屬層，其形成于上述層間絕緣層和上述凸部的表面上，并且具有第2布線電路；其中每個上述的凸部包括虛的凸部，該虛的凸部按照在該凸部的邊緣部，呈環(huán)狀的方式形成。按照相互局部重合的方式，形成相鄰的每對上述的虛的凸部。
54．一種布線電路襯底，其包括其上形成有第1布線電路的第1金屬層；多個層間連接用的凸部，其形成于上述第1金屬層的表面上，該凸部由金屬形成；以使上述凸部穿過的方式，形成于上述第1金屬層中的，形成有上述凸部的表面上的層間絕緣層；第2金屬層，其形成于上述層間絕緣層和上述凸部的表面上，并且具有第2布線電路；其中每個上述的凸部包括多個虛的凸部，該虛的凸部按照在該凸部的邊緣部，呈環(huán)狀的方式形成；按照相互局部重合的方式，形成相鄰的每對上述的虛的凸部。
55．一種布線電路襯底，其包括其上形成有第1布線電路的第1金屬層；多個層間連接用的凸部，其形成于上述第1金屬層上，該凸部由金屬形成；以使上述凸部穿過的方式，形成于上述第1金屬層中的，形成有上述凸部的表面上的層間絕緣層；第2金屬層，其形成于上述層間絕緣層和上述多個凸部的表面上，并且具有第2布線電路；其中上述多個凸部包括多個在上述凸部中的任何一個的周圍形成的虛的凸部。
56．一種布線電路襯底，其包括其上形成有第1布線電路的第1金屬層；多個層間連接用的凸部，其形成于上述第1金屬層上，該凸部由金屬形成；以使上述凸部穿過的方式，形成于上述第1金屬層中的，用于形成上述凸部的表面上的層間絕緣層；第2金屬層，其形成于上述層間絕緣層和上述凸部的表面上，并且具有第2布線電路；其中上述多個凸部包括多個在多個上述的凸部的周圍形成的虛的凸部；上述多個虛的凸部形成于上述多個凸部的形成區(qū)域的外側，從而它們按照預定間距，相互間隔開。
57．一種布線電路襯底，其包括其上形成有第1布線電路的第1金屬層；多個層間連接用的凸部，其形成于上述第1金屬層上，該凸部由金屬形成；以使上述凸部穿過的方式，形成于上述第1金屬層中的，形成有上述凸部的表面上的層間絕緣層；第2金屬層，其形成于上述層間絕緣層和上述多個凸部的表面上，并且具有第2布線電路；其中上述多個凸部按照具有多個不同的高度的方式形成。
58．一種布線電路襯底，其包括其上形成有第1布線電路的第1金屬層；多個層間連接用的凸部，其形成于上述第1金屬層上，該凸部由金屬形成；以使上述凸部穿過的方式，形成于上述第1金屬層中的，形成有上述凸部的表面上的層間絕緣層；第2金屬層，其形成于上述層間絕緣層和上述多個凸部的表面上，并且具有第2布線電路；其中上述多個凸部按照具有多個不同的直徑的方式形成。
59．一種布線電路襯底，其包括其上形成有第1布線電路的第1金屬層；多個層間連接用的凸部，其形成于上述第1金屬層上，該凸部由金屬形成；以使上述凸部穿過的狀態(tài)，形成于上述第1金屬層中的，形成有上述凸部的表面上的層間絕緣層；第2金屬層，其形成于上述層間絕緣層和上述凸部的表面上，并且具有第2布線電路；間隔件，其由與上述凸部相同的材料形成，按照基本上與該凸部相同的高度的方式形成。
60．一種布線電路襯底，其包括其上形成有第1布線電路的第1金屬層；多個層間連接用的凸部，其形成于上述第1金屬層上，該凸部由金屬形成；以使上述凸部穿過的方式，形成于上述第1金屬層中的，形成有上述凸部的表面上的層間絕緣層；第2金屬層，其形成于上述層間絕緣層和上述凸部的表面上，并且具有第2布線電路；辨認標記，其由與上述凸部相同的材料形成，按照基本上與該凸部相同的高度的方式形成。
61．一種布線電路襯底，其包括第1布線電路襯底，該第1布線電路襯底包括由絕緣樹脂形成的主板；多個第1金屬層，其形成于上述主板的頂面上，并且由第1布線電路形成；多個第2金屬層，其形成于上述主板的底面上，并且由第2布線電路形成；通孔，其按照穿過上述主板的方式形成，并且使上述頂面上的第1布線電路，與上述底面上的第2布線電路相互導通；第2布線電路襯底，其形成于上述主板的頂面上，該第2布線電路襯底包括第1層間絕緣層，該層形成于上述第1金屬層和上述主板的表面上；多個第1凸部，該凸部用于將頂部和底部布線相互連接，該多個第1凸部有選擇地按照一定長度形成，以便按照穿過上述第1層間絕緣層的方式，延伸至上述第1金屬層和上述通孔；第3布線電路襯底，其形成于上述主板的底面上，該第3布線電路襯底包括第2層間絕緣層，該第2層間絕緣層形成于上述第2金屬層和上述主板的表面上；多個第2凸部，該凸部用于將頂部和底部布線相互連接，該多個第2凸部有選擇地按照一定長度形成，以便按照穿過上述第2層間絕緣層的方式，延伸至上述第1金屬層和上述通孔；上述第2布線電路襯底和第3布線電路襯底按照下述方式疊置，該方式為上述第1凸部和第2凸部的邊緣與上述第1布線電路和第2布線電路連接；在上述通孔中填充有導電糊，由此上述第2布線電路襯底和上述第3布線電路襯底相互導通。
62．一種布線電路襯底，其包括用于形成第1布線電路的第1金屬層；層間連接用的凸部，其有選擇地形成于上述第1金屬層上，該凸部由與上述第1金屬層相同的金屬形成；以使上述凸部穿過的方式，形成于上述第1金屬層中的，形成有上述凸部的表面上的層間絕緣層；第2金屬層，其形成于上述層間絕緣層和上述凸部上，該第2金屬層用于形成第2布線電路；第3金屬層，其設置于上述第2金屬層和上述凸部之間。
63．根據權利要求62所述的布線電路襯底，其特征在于所述第2金屬層包括孔，該孔形成于與所述凸部相對應的部分上，每個所述的孔的直徑大于每個所述的凸部的直徑。
64．根據權利要求62所述的布線電路襯底，其特征在于所述第3金屬層由焊料，導電糊，貴金屬膜形成。
65．一種布線電路襯底，其包括用于形成布線電路的金屬層；形成于該金屬層上的層間絕緣層；互連布線連接用的凸部，其以使穿過上述層間絕緣層的方式，形成于上述層間絕緣層上；與上述布線電路不同的布線電路，或形成于上述凸部和層間絕緣層上的電路襯底；其中上述層間絕緣層由各向異性導電膜形成。
66．根據權利要求65所述的布線電路襯底，其特征在于各向異性導電膜形成于上述凸部和不同的布線電路之間，或上述凸部和上述布線襯底之間。
67．一種布線電路襯底，其包括至少兩個第1布線電路襯底，每個襯底包括絕緣層，該絕緣層包括至少一個面，在該面上，形成有單層或多層的第1布線，并且形成有下述孔，該孔用于確保與上述第1布線電路實現導通的通路；層間絕緣層，其形成于上述絕緣層中的開設有孔的一個面上；凸部，其按照在與上述孔相對的位置處穿過層間絕緣層的方式，由形成布線的金屬層形成，該凸部通過上述孔，與上述第1布線電路導通；第2布線電路襯底，其設置于至少兩個上述第1布線電路襯底單元之間；其中上述第1布線電路襯底按照下述方式疊置，該方式為形成有上述凸部和層間絕緣層的每個面通過上述第2布線電路襯底，向內露出，并且對其施加壓力，由此將上述第1布線電路襯底和上述第2布線電路襯底形成為一體。
68．根據權利要求67所述的布線電路襯底，其特征在于其還包括LSI芯片，該芯片分別疊置于上述第1布線電路襯底上。
69．根據權利要求67所述的布線電路襯底，其特征在于其還包括包裝件，其分別疊置于上述第1布線電路襯底上。
70．一種布線電路襯底，其包括第1布線電路襯底；第2布線電路襯底，其疊置于上述第1布線電路襯底上；第3布線電路襯底，其疊置于上述第2布線電路襯底上；其中上述第2布線電路襯底包括用于形成第1布線電路的第1金屬層；抗蝕層，其形成于上述第1金屬層上，由與上述第1金屬層不同的金屬形成；互連布線連接用的凸部，其由金屬形成，該凸部有選擇地形成于其寬度基本上與上述抗蝕層相同的主體部中的抗蝕層上；層間絕緣層，其以使上述凸部穿過的方式，形成于上述第1金屬層上；第2金屬層，其形成于層間絕緣層和上述凸部的表面上，該第2金屬層用于形成第2布線電路。
71．一種布線電路襯底，其包括第1布線電路襯底；第2布線電路襯底，其疊置于上述第1布線電路襯底上；第3布線電路襯底，其疊置于上述第2布線電路襯底上；其中上述第2布線電路襯底包括用于形成第1布線電路的第1金屬層；抗蝕層，其形成于上述第1金屬層上，由與上述第1金屬層不同的金屬形成；互連布線連接用的凸部，其由金屬形成，該凸部有選擇地形成于上述抗蝕層上；層間絕緣層，其以使上述凸部穿過的方式，形成于上述抗蝕層上；第2金屬層，其形成于層間絕緣層和上述凸部的表面上，該第2金屬層用于形成第2布線電路。
72．一種布線電路襯底，其包括第1布線電路襯底；第2布線電路襯底，其疊置于上述第1布線電路襯底上；第3布線電路襯底，其疊置于上述第2布線電路襯底上；其中上述第2布線電路襯底包括用于形成第1布線電路的第1金屬層；抗蝕層，其形成于第1金屬層上，由與上述第1金屬層不同的金屬形成；互連布線連接用的凸部，其由金屬形成，該凸部有選擇地形成于其寬度基本上上述抗蝕層相同的主體部中的抗蝕層上；層間絕緣層，其以使上述凸部穿過的方式，形成于上述第1金屬層上；第2金屬層，其形成于層間絕緣層和上述凸部的表面上，該第2金屬層用于形成第2布線電路；鍍層，其按照覆蓋上述凸部和上述抗蝕層的周圍的方式形成。
73．一種布線電路襯底，其包括第1布線電路襯底；第2布線電路襯底，其疊置于上述第1布線電路襯底上；第3布線電路襯底，其疊置于上述第2布線電路襯底上；其中上述第2布線電路襯底包括絕緣層，其包括至少一個面，在該面上，形成有單層或多層的第1布線，并且形成有下述孔，該孔用于確保與上述第1布線電路實現導通的通路；層間絕緣層，其形成于上述絕緣層中的開設有孔的一個面上；凸部，其按照在與上述孔相對的位置處穿過層間絕緣層的方式，由形成布線的金屬層形成，該凸部通過上述孔，與上述第1布線電路導通。
74．一種布線電路襯底，其包括第1布線電路襯底；第2布線電路襯底，其疊置于上述第1布線電路襯底上；第3布線電路襯底，其疊置于上述第2布線電路襯底上；其中上述第2布線電路襯底包括主板，其由絕緣樹脂形成；多個第1金屬層，其形成于上述主板的頂面上，該第1金屬層由第1布線電路形成；多個第2金屬層，其形成于上述主板的底面上，該第2金屬層由第2布線電路形成；通孔，其按照穿過上述主板的方式形成，該通孔中填充有導電糊，該導電糊使上述頂面上的第1布線電路，與上述底面上的第2布線電路相互導通；第1層間絕緣層，其形成于上述第1金屬層和上述主板的表面(即，上述主板的頂面)上；多個第1凸部，其用于將頂部和底部布線相互連接，該凸部有選擇地按照一定長度形成，從而按照穿過上述第1層間絕緣層的方式延伸至上述第1金屬層和上述通孔；第2層間絕緣層，其形成于上述第2金屬層和上述主板的表面上(即，上述主板的底面)；用于將頂部和底部布線連接的多個第2凸部，其有選擇地按照一定長度形成，以便按照穿過上述層間絕緣層的方式，延伸至上述第2金屬層和上述通孔處。
75．根據權利要求70～74中的任何一項所述的布線電路襯底，其特征在于所述第1布線電路襯底和所述第3布線電路襯底中的每個包括用于形成第3布線電路的第3金屬層；抗蝕層，其形成于上述第3金屬層上，由與上述第3金屬層不同的金屬形成；互連布線連接用的凸部，其由金屬形成，該凸部有選擇地形成于其寬度基本上與上述抗蝕層相同的主體部中的抗蝕層上；層間絕緣層，其按照使上述凸部穿過的方式，形成于上述第3金屬層上；第4金屬層，其形成于上述層間絕緣層和上述凸部的表面上，該第4金屬層用于形成第4布線電路。
76．根據權利要求70～74中的任何一項所述的布線電路襯底，其特征在于所述第1布線電路襯底包括用于形成第3布線電路的第3金屬層；抗蝕層，其形成于上述第3金屬層上，由與該第3金屬層不同的金屬形成；互連布線連接用的凸部，其由金屬形成，該凸部有選擇地形成于上述抗蝕層上；層間絕緣層，其按照使上述凸部穿過的方式，形成于上述第3金屬層上；第4金屬層，其形成于上述層間絕緣層和上述凸部的表面上，該第4金屬層用于形成第4布線電路；上述第3布線電路襯底包括用于形成第5布線電路的第5金屬層；抗蝕層，其形成于上述第5金屬層，由與該第5金屬層不同的金屬形成；互連布線連接用的凸部，其由金屬形成，有選擇地形成于其寬度基本上與上述抗蝕層相同的主體部中的抗蝕層上；層間絕緣層，其按照使上述凸部穿過的方式，形成于上述第5金屬層上；第6金屬層，其形成上述層間絕緣層和上述凸部的表面上，該第6金屬層用于形成第6布線電路。
77．根據權利要求70～74中的任何一項所述的布線電路襯底，其特征在于所述第1布線電路襯底包括用于形成第3布線電路的第3金屬層；抗蝕層，其形成于上述第3金屬層上，由與上述第3金屬層不同的金屬形成；互連布線連接用的凸部，其由金屬形成，該凸部有選擇地形成于抗蝕層上；層間絕緣層，其按照使上述凸部穿過的方式，形成于上述第3金屬層上；第4金屬層，其形成上述層間絕緣層和上述凸部的表面上，該第4金屬層用于形成第4布線電路；上述第3布線電路襯底包括用于形成第5布線電路的第5金屬層；抗蝕層，其形成于上述第5金屬層上，由與該第5金屬層不同的金屬形成；互連布線連接用的凸部，其由金屬形成，該凸部有選擇地形成于其寬度基本上與上述抗蝕層相同的主體部中的抗蝕層上；層間絕緣層，其按照使上述凸部穿過的方式，形成于上述第5金屬層上；第6金屬層，其形成于上述層間絕緣層和上述凸部的表面上，該第6金屬層用于形成第6布線電路；鍍層，其按照覆蓋上述凸部和抗蝕層的周圍的方式形成。
78．根據權利要求70～74中的任何一項所述的布線電路襯底，其特征在于所述第1布線電路襯底和所述第3布線電路襯底中的每個包括用于第3布線電路的第3金屬層；抗蝕層，其形成于上述第3金屬層上，由與上述第3金屬層不同的金屬形成；互連布線連接用的凸部，其由金屬形成，該凸部有選擇地形成于抗蝕層上；層間絕緣層，其按照使上述凸部穿過的方式，形成于上述抗蝕層上；第4金屬層，其形成于上述層間絕緣層和上述凸部的表面上，該第4金屬層用于形成第4布線電路。
79．根據權利要求70～74中的任何一項所述的布線電路襯底，其特征在于所述第1布線電路襯底包括用于形成第3布線電路的第3金屬層；抗蝕層，其形成于上述第3金屬層上，由與上述第3金屬層不同的金屬形成；互連布線連接用的凸部，其由金屬形成，該凸部有選擇地形成于上述抗蝕層上；層間絕緣層，其按照使上述凸部穿過的方式，形成于上述第3金屬層上；第4金屬層，其形成于上述層間絕緣層和上述凸部的表面上，該第4金屬層用于形成第4布線電路；上述第3布線電路襯底包括絕緣層，其包括至少一個面，在該面上，形成有單層或多層的第5布線，并且形成有下述孔，該孔用于確保與上述第5布線電路實現導通的通路；層間絕緣層，其形成于上述絕緣層中的開設有孔的一個面上；凸部，其按照在與上述孔相對的位置處穿過層間絕緣層的方式，由形成布線的金屬層形成，該凸部通過上述孔，與上述第5布線電路導通。
80．根據權利要求70～74中的任何一項所述的布線電路襯底，其特征在于所述第1布線電路包括用于形成第3布線電路的第3金屬層；抗蝕層，其形成于上述第3金屬層上，由與該第3金屬層不同的金屬形成；互連布線連接用的凸部，其由金屬形成，該凸部有選擇地形成于其寬度基本上與上述抗蝕層相同的主體部中的抗蝕層上；層間絕緣層，其按照使上述凸部穿過的方式，形成于上述第3金屬層上；第4金屬層，其形成于上述層間絕緣層和上述凸部的表面上，該第4金屬層用于形成第4布線電路；鍍層，其按照覆蓋上述凸部和抗蝕層的周圍的方式形成；上述第3布線電路襯底包括用于形成第5布線電路的第5金屬層，抗蝕層，其形成于上述第5金屬層上，由與上述第5金屬層不同的金屬形成；互連布線連接用的凸部，其由金屬形成，該凸部有選擇地形成于其寬度基本上與上述抗蝕層相同的主體部中的抗蝕層上；層間絕緣層，其按照使上述凸部穿過的方式，形成于上述第5金屬層上；第6金屬層，其形成于上述層間絕緣層和上述凸部的表面上，該第6金屬層用于形成第6布線電路。
81．根據權利要求70，71，73和74中的任何一項所述的布線電路襯底，其特征在于所述第1布線電路襯底和所述第3布線電路襯底中的每個包括用于形成第3布線電路的第3金屬層；抗蝕層，其形成于上述第3金屬層上，由與上述第3金屬層不同的金屬形成；互連布線連接用的凸部，其由金屬形成，該凸部有選擇地形成于其寬度基本上與上述抗蝕層相同的主體部中的抗蝕層上；層間絕緣層，其按照使上述凸部穿過的方式，形成于上述第3金屬層上；第4金屬層，其形成于上述層間絕緣層和上述凸部的表面上，該第4金屬層用于形成第4布線電路；鍍層，其按照覆蓋上述凸部和上述抗蝕層的周圍的方式形成。
82．根據權利要求70，73和74中的任何一項所述的布線電路襯底，其特征在于所述第1布線電路襯底包括用于形成第3布線電路的第3金屬層；抗蝕層，其形成于上述第3金屬層上，由與上述第3金屬層不同的金屬形成；互連布線連接用的凸部，其由金屬形成，該凸部有選擇地形成于抗蝕層上；層間絕緣層，其按照使上述凸部穿過的方式，形成于上述第3金屬層上；第4金屬層，其形成于上述層間絕緣層和上述凸部的表面上，該第4金屬層用于形成第4布線電路；鍍層，其按照覆蓋上述凸部和上述抗蝕層的周圍的方式形成；上述第3布線電路襯底包括絕緣層，其包括至少一個面，在該面上，形成有單層或多層的第5布線，并且形成有下述孔，該孔用于確保與上述第5布線電路實現導通的通路；層間絕緣層，其形成于上述絕緣層中的開設有孔的一個面上；凸部，其按照在與上述孔相對的位置處穿過層間絕緣層的方式，由形成布線的金屬層形成，該凸部通過上述孔，與上述第3布線電路導通。
83．根據權利要求70，71，72和74中的任何一項所述的布線電路襯底，其特征在于所述第1布線電路襯底包括絕緣層，其包括至少一個面，在該面上，形成有單層或多層的第3布線，并且形成有下述孔，該孔用于確保與上述第3布線電路實現導通的通路；層間絕緣層，其形成于上述絕緣層中的開設有孔的一個面上；凸部，其按照在與上述孔相對的位置處穿過層間絕緣層的方式，由形成布線的金屬層形成，該凸部通過上述孔，與上述第5布線電路導通；所述第3布線電路襯底包括用于形成第4布線電路的第4金屬層；抗蝕層，其形成于上述第4金屬層上，由與上述第4金屬層不同的金屬形成；互連布線連接用的凸部，其由金屬形成，該凸部有選擇地形成于其寬度基本上與上述抗蝕層相同的主體部中的抗蝕層上；層間絕緣層，其按照使上述凸部穿過的方式，形成于上述第4金屬層上；第5金屬層，其形成于上述層間絕緣層和上述凸部的表面上，該第5金屬層用于形成第5布線電路。
84．根據權利要求70，71，73和74中的任何一項所述的布線電路襯底，其特征在于所述第1布線電路襯底和所述第3布線電路襯底中的每個包括絕緣層，其包括至少一個面，在該面上，形成有單層或多層的第3布線，并且形成有下述孔，該孔用于確保與上述第3布線電路實現導通的通路；層間絕緣層，其形成于上述絕緣層中的開設有孔的一個面上；凸部，其按照在與上述孔相對的位置處穿過層間絕緣層的方式，由形成布線的金屬層形成，該凸部通過上述孔，與上述第3布線電路導通。
85．根據權利要求70～74中的任何一項所述的布線電路襯底，其特征在于其還包括LSI芯片，其分別疊置于所述第1布線電路襯底和所述第3布線電路襯底上。
86．一種電子設備，其包括權利要求70～74中的任何一項所述的布線電路襯底。
87．一種布線電路襯底的制造方法，其包括下述步驟在構成第1布線電路的第1金屬層上，形成抗蝕層，在上述抗蝕層上，形成用于形成凸部的第2金屬層，上述抗蝕層由與上述第1金屬層不同的金屬形成；通過下述方式，形成上述凸部，該方式為借助至少不對上述抗蝕層進行蝕刻的蝕刻劑，有選擇地對上述第2金屬層進行蝕刻；以上述凸部作為掩模，通過不對上述第1金屬層進行蝕刻的蝕刻劑，將上述抗蝕層去除；在上述第1金屬層中的，形成凸部的面上，形成層間絕緣層；在該層間絕緣層和上述凸部上，形成第3金屬層，該第3金屬層構成第2布線電路。
88．一種布線電路襯底的制造方法，其包括下述步驟在構成第1布線電路的第1金屬層上，形成抗蝕層，在上述抗蝕層上，形成用于形成凸部的第2金屬層，上述抗蝕層由與上述第1金屬層不同的金屬形成；通過下述方式，形成上述凸部，該方式為借助至少不對上述抗蝕層進行蝕刻的蝕刻劑，有選擇地對上述第2金屬層進行蝕刻；在上述第1金屬層中的，形成凸部的面上，形成層間絕緣層；在上述層間絕緣層和上述凸部上，形成第3金屬層，該第3金屬層構成第2布線電路；以蝕刻掩模層作為掩模，通過有選擇的蝕刻處理，將上述第1金屬層和上述抗蝕層去除。
89．根據權利要求87和88中的任何一項所述的布線電路襯底的制造方法，其特征在于形成所述凸部的所述步驟包括以第4金屬層作為蝕刻掩模的步驟；上述制造方法還包括下述步驟，即在形成上述凸部之后，保留上述第4金屬層，通過第4金屬層，將上述凸部覆蓋。
90．一種布線電路襯底的制造方法，其包括下述步驟在構成第1布線電路的第1金屬層上，形成抗蝕層，在上述抗蝕層上，形成用于形成凸部的第2金屬層，上述抗蝕層由與上述第1金屬層不同的金屬形成；通過下述方式，形成上述凸部，該方式為借助至少不對上述抗蝕層進行蝕刻的蝕刻劑，有選擇地對上述第2金屬層進行蝕刻；以上述凸部作為掩模，通過不對上述第1金屬層進行蝕刻的蝕刻劑，將上述抗蝕層去除；在上述第1金屬層中的，形成凸部的面上，形成層間絕緣層；在該層間絕緣層和上述凸部上，形成第3金屬層，該第3金屬層構成第2布線電路；在上述布線電路襯底的第3金屬層和第1金屬層上，分別疊置相應的金屬箔，對其進行加壓加熱處理；有選擇地對上述第3金屬層和上述金屬箔進行蝕刻，由此形成第2布線電路，另外有選擇地對上述第1金屬層和上述金屬箔進行蝕刻，由此形成上述第1布線電路，這樣形成上述布線電路襯底。
91．根據權利要求90所述的布線電路襯底的制造方法，其特征在于其還包括下述步驟在上述布線電路襯底的兩個面上，疊置至少兩個多層體單元，在該面上，形成上述第1布線電路和上述第2布線電路，以便按照每個上述的多層體的一個面朝內的方式形成夾芯件，對其進行加壓／加熱處理，由此形成整體單元；有選擇地對位于上述整體單元的兩個面上的兩個形成布線的金屬層進行蝕刻，由此在這兩個面上形成布線電路。
92．一種布線電路襯底的制造方法，其包括下述步驟在單獨或多層的布線電路的至少一個面上，形成具有孔的絕緣層；形成下述凸部，該凸部由位于與上述孔相對的位置的形成布線電路的金屬層形成，該凸部通過上述孔與上述布線電路導通；形成至少兩個布線電路襯底，該襯底包括形成于上述絕緣層中的，形成有上述凸部的一側的層間絕緣層；按照下述方式，直接對上述布線電路襯底的至少兩個單元，或通過另一布線電路襯底對上述布線電路襯底的至少兩個單元，進行疊置和加壓處理，該方式為形成上述凸部和層間絕緣層的一側朝內，由此使它們形成整體單元。
93．一種布線電路襯底的制造方法，其步驟包括制備用于形成第1布線電路的第1金屬層，并且有選擇地在該第1金屬層的一個面上，形成保護膜；以該保護膜作為掩模，對上述第1金屬層進行半蝕刻處理，由此在上述第1金屬層的上述一個面上，有選擇地形成凸部；按照使上述凸部穿過的方式，在上述第1金屬層上，形成層間絕緣層；在上述凸部和上述層間絕緣層上，疊置第2金屬層，該第2金屬層構成第2布線電路；在同一時間或不同時間，有選擇地對上述第1金屬層和上述第2金屬層進行制作布線圖案處理，由此形成上述第1布線電路和上述第2布線電路。
94．根據權利要求93所述的布線電路襯底的制造方法，其特征在于其還包括下述步驟，即在疊置上述第2金屬層之前，在每個上述的凸部的頂部上，形成各向異性導電膜。
95．根據權利要求93所述的布線電路襯底的制造方法，其特征在于其還包括下述步驟，即在形成上述凸部之后，對每個上述的凸部的頂部，進行噴射蝕刻處理。
96．根據權利要求93所述的布線電路襯底的制造方法，其特征在于形成所述凸部的步驟包括下述步驟，即采用下述保護膜，該保護膜的直徑分別小于要求形成的每個上述的凸部的相應直徑，由此進行半蝕刻處理。
97．根據權利要求93所述的布線電路襯底的制造方法，其特征在于形成所述凸部的步驟包括下述步驟，即在形成上述凸部之后，通過進行半蝕刻處理，將上述掩模去除，并且再次進行半蝕刻處理。
98．根據權利要求93所述的布線電路襯底的制造方法，其特征在于其還包括下述步驟，即在對上述第1布線電路和第2布線電路進行制作布線圖案處理之前，通過進行過渡蝕刻處理，將上述凸部的不需要部分去除。
99．一種布線電路襯底的制造方法，其包括下述步驟在由絕緣樹脂形成的主板的頂面上，形成由第1布線電路形成的多個第1金屬層，在上述主板的底面上，形成由第2布線布線電路形成的多個第2金屬層；按照一定長度，形成第1凸部和第1層間絕緣層，以便按照下述預先設置的方式，延伸至上述第1金屬層，該方式為第1凸部穿過上述第1層間絕緣層，另外按照一定長度，形成第2凸部和第2層間絕緣層，以便照下述預先設置的方式，延伸至上述第2金屬層，該方式為第2凸部穿過上述第2層間絕緣層；將下述導電糊填充于穿過上述主板而形成的通孔中，該導電糊使頂面上的上述第1布線電路和底面上的上述第2布線電路相互導通；在上述第1金屬層和上述主板的表面(即，在上述主板的頂面上)上，疊置上述的第1層間絕緣層，將上述第1凸部與上述第1金屬層連接；在上述第2金屬層和上述主板的表面(即，在上述主板的底面上)上，疊置上述的第2層間絕緣層，將上述第2凸部與上述第2金屬層連接；其中與上述第1金屬層連接的步驟包括下述步驟即使上述第1凸部壓靠于形成于上述第1金屬層中的孔中，該孔的直徑小于每個上述的第1凸部的頂部的直徑；與上述第2金屬層連接的步驟包括下述步驟即使上述第2凸部壓靠于形成于上述第2金屬層中的孔中，該孔的直徑小于每個上述的第2凸部的頂部的直徑。
100．一種布線電路襯底的制造方法，其包括下述步驟在第1金屬層的表面上，設置許多凸部，該凸部由金屬形成，其用于互連布線連接；在上述第1金屬層的表面上，按照使上述凸部穿過的方式，設置層間絕緣層；在上述凸部和上述層間絕緣層的表面上，形成第2金屬層，上述第2金屬層由與上述第1金屬層不同的金屬形成；在形成上述凸部的同一步驟中，采用與上述凸部相同的材料，形成間隔件，使其高度基本上與上述凸部的相同。
101．一種布線電路襯底的制造方法，其包括下述步驟在第1金屬層的表面上，設置許多凸部，該凸部由金屬形成，其用于互連布線連接；在上述第1金屬層的表面上，按照使上述凸部穿過的方式，設置層間絕緣層；在上述凸部和上述層間絕緣層的表面上，形成第2金屬層，上述第2金屬層由與上述第1金屬層不同的金屬形成；在形成上述凸部的同一步驟中，采用與上述凸部相同的材料，形成辨認標記，使其高度基本上與上述凸部的相同。
102．一種布線電路襯底的制造方法，其包括下述步驟在由絕緣樹脂形成的主板的頂面上，形成由第1布線電路形成的多個第1金屬層，在上述主板的底面上，形成由第2布線電路形成的多個第2金屬層；按照一定長度，形成第1凸部和第1層間絕緣層，以便按照下述預先設置的方式，延伸至上述第1金屬層，該方式為第1凸部穿過上述第1層間絕緣層，另外按照一定長度，形成第2凸部和第2層間絕緣層，以便照下述預先設置的方式，延伸至上述第2金屬層，該方式為第2凸部穿過上述第2層間絕緣層；在上述第1金屬層和上述主板的表面(即，在上述主板的頂面上)上，疊置上述的第1層間絕緣層，將上述第1凸部與上述第1金屬層連接；在上述第2金屬層和上述主板的表面(即，在上述主板的底面上)上，疊置上述的第2層間絕緣層，將上述第2凸部與上述第2金屬層連接；在進行上述的連接之前，在上述第1金屬層和上述第2金屬層的表面上，形成第3金屬層，該第3金屬層由導電糊或貴金屬形成。
103．根據權利要求102所述的布線電路襯底的制造方法，其特征在于其還包括下述步驟在形成上述第3金屬層之后，通過對上述第1金屬層和上述第2金屬層的表面進行研磨處理，將相對上述第1金屬層和上述第2金屬層的表面伸出的第3金屬層的局部區(qū)域去除。
104．一種布線電路襯底的制造方法，其包括下述步驟在第1金屬層上，有選擇地形成互連布線連接用的凸部，該凸部采用與上述第1金屬層相同的材料形成；在上述第1金屬層中的，形成有上述凸部的表面上，形成層間絕緣層；在上述層間絕緣層和上述凸部上，形成第2金屬層，該第2金屬層用于形成第2布線電路；按照與上述凸部相對應的方式，在上述凸部和上述第2金屬層之間，形成焊料層，導電糊層，貴金屬膜中的一個；通過將上述凸部與上述焊料層，上述導電糊層，上述貴金屬膜中的一個連接，將上述布線電路襯底疊置。
105．一種布線電路襯底的制造方法，其包括下述步驟在第1金屬層上，有選擇地形成互連布線連接用的凸部，該凸部采用與上述第1金屬層相同的材料形成；在上述第1金屬層中的，形成有上述凸部的表面上，形成層間絕緣層；在上述層間絕緣層和上述凸部上，形成第2金屬層，該第2金屬層用于形成第2布線電路；按照與上述凸部相對應的方式，在上述凸部和上述第2金屬層之間，涂敷焊料層，導電糊層，貴金屬膜中的一個；通過將上述凸部與上述焊料層，上述導電糊層，上述貴金屬膜中的一個連接，將上述布線電路襯底疊置；疊置上述布線電路襯底的步驟包括下述步驟，即形成下述結構，在該結構中，每個上述的凸部穿過上述層間絕緣層，上述焊料層，上述導電糊層，上述貴金屬膜中的一個與上述凸部連接。
106．一種布線電路襯底，其包括主體部件；疊層片，其疊置于上述主體部件的一個或兩個表面上；其中上述主體部件包括絕緣層；多個形成于上述絕緣層的兩個表面上的金屬布線層；一個或多個通孔，該通孔穿過上述金屬布線層和絕緣層；一個或多個導電部件，其按照填充上述一個或多個通孔的方式形成；上述疊層片包括布線層；一個或多個凸部，其按照在與一個或多個通孔相對的位置，相對布線層伸出的方式形成；疊層片按照下述方式疊置，該方式為上述一個或多個凸部與上述一個或多個導電部件連接。
107．一種布線電路襯底，其包括主體部件；第1疊層片，其疊置于上述主體部件的一個或兩個表面上；第2疊層片，其疊置于上述第1疊層片的外側；其中上述主體部件包括絕緣層；多個形成于上述絕緣層的兩個表面上的金屬布線層；一個或多個通孔，該通孔穿過上述金屬布線層和絕緣層；一個或多個導電部件，其按照填充上述一個或多個通孔的方式形成；上述第1疊層片包括布線層；一個或多個凸部，其按照在與一個或多個通孔相對的位置，相對布線層伸出的方式形成；第1疊層片按照下述方式疊置，該方式為上述一個或多個凸部與上述一個或多個導電部件連接。
108．根據權利要求106或107所述的布線電路襯底，其特征在于所述導電部件為銅或銅導電糊。
109．根據權利要求106或107所述的布線電路襯底，其特征在于所述凸部由銅或銅合金形成，上述布線層由銀形成。
110．根據權利要求106所述的布線電路襯底，其特征在于所述疊層片還包括抗蝕層，該抗蝕層形成于帶有凸部的布線層的一個表面上，上述凸部由銅或銅合金形成，其形成于抗蝕層上。
111．根據權利要求106所述的布線電路襯底，其特征在于其還包括疊置于所述疊層片的外層的LSI芯片上。
112．根據權利要求107所述的布線電路襯底，其特征在于所述第1疊層片還包括抗蝕層，其形成于帶有凸部的布線層的一個表面上；上述凸部由銅或銅合金形成，該凸部形成于上述抗蝕層上。
113．根據權利要求107所述的布線電路襯底，其特征在于所述第2疊層片的結構與第1疊層片的相同。
114．根據權利要求107所述的布線電路襯底，其特征在于其還包括LSI芯片，其疊置于第2疊層片的外側。
115．一種布線電路襯底的制造方法，該方法包括下述步驟制備下述主體部件，該主體部件包括金屬布線層，該金屬布線層形成于絕緣層的兩個表面上；穿過上述金屬布線層和絕緣層中的一個或多個通孔，以一個或多個導電部件，填充上述主體部件中的一個或多個通孔；制備疊層片，該疊層片包括金屬層，以及一個或多個凸部，該一個或多個凸部按照在與上述一個或多個通孔相對的位置，相對上述金屬層伸出的方式形成，按照下述方式將上述疊層片疊置于上述主體部件的一個或兩個表面上，該方式為上述一個或多個凸部，與上述一個或多個導電部件連接；通過對疊層片的金屬層進行制作布線圖案處理，形成布線層。
116．一種布線電路襯底的制造方法，該方法包括下述步驟制備下述主體部件，該主體部件包括金屬布線層，該金屬布線層形成于絕緣層的兩個表面上；穿過上述金屬布線層和絕緣層中的一個或多個通孔，以一個或多個導電部件，填充上述主體部件中的一個或多個通孔；制備疊層片，該疊層片包括布線層，以及一個或多個凸部，該一個或多個凸部按照在與上述一個或多個通孔相對的位置，相對上述布線層伸出的方式形成，按照下述方式將上述疊層片疊置于上述主體部件的一個或兩個表面上，該方式為上述一個或多個凸部，與上述一個或多個導電部件連接；在上述疊層片的表面上，按照基本上與上述疊層片相同的方式，形成一個或多個疊層片。
全文摘要
本發(fā)明制備一種部件,其具有布線電路銅箔21,該銅箔通過由不同的金屬形成的抗蝕層22,形成于凸部形成銅層23上。通過不對抗蝕層進行蝕刻的蝕刻劑,有選擇地對凸部形成銅箔21進行蝕刻處理,由此形成凸部25。之后,通過不對上述銅箔21進行蝕刻的蝕刻劑,以凸部作為掩模,將上述抗蝕層22去除。在上述銅箔21中,形成有凸部25的表面上,形成層間絕緣層27,從而上述凸部與上述布線電路連接。由此,上述凸部的高度保持一致,可改善連接部的可靠性。
文檔編號H05K3/46GK1292635SQ0012968
公開日2001年4月25日 申請日期2000年10月12日 優(yōu)先權日1999年10月12日
發(fā)明者飯島朝雄, 大澤正行 申請人:株式會社能洲