用于集成電路晶體管器件的背側(cè)源極-漏極接觸及其制作方法
【技術(shù)領(lǐng)域】
[0001]本公開(kāi)大體上涉及集成電路，并且具體地，涉及具有形成有小節(jié)距(pitch)的晶體管的集成電路。
【背景技術(shù)】
[0002]本領(lǐng)域中的技術(shù)人員熟知，集成電路尺寸正在不斷變小。隨著用于制造的技術(shù)節(jié)點(diǎn)繼續(xù)縮小，阻礙在晶體管中的短溝道效應(yīng)(SCE)以及減小金屬線的電阻以便達(dá)到器件速度性能所要求的性能特性正不斷變得更加困難。另外，晶體管布局的節(jié)距減小使得難以實(shí)現(xiàn)從晶體管上方至源極和漏極區(qū)域的電接觸。
[0003]將晶體管制造在絕緣體上硅(SOI)類型(與使用塊狀半導(dǎo)體襯底相對(duì))的集成電路襯底上是在本領(lǐng)域中已知的。SOI襯底由底部半導(dǎo)體(例如，硅)襯底層、在底部半導(dǎo)體襯底層之上的絕緣(例如，二氧化硅)層、以及在絕緣層之上的頂部半導(dǎo)體(例如，硅或者硅-鍺)層形成。晶體管的源極、漏極和溝道形成在頂部半導(dǎo)體層中。由此產(chǎn)生的晶體管通過(guò)絕緣材料制成的中間層與襯底的下部分電絕緣。該結(jié)構(gòu)有利地減少有關(guān)泄漏電流的問(wèn)題。
[0004]進(jìn)一步的襯底開(kāi)發(fā)已經(jīng)將居間絕緣層的厚度減小到約50nm以產(chǎn)生供在晶體管制造中使用的襯底，該襯底稱為極薄絕緣體上娃(extremely thin silicon on insulator,ETS0I)襯底。再進(jìn)一步的襯底開(kāi)發(fā)已經(jīng)減小了所有襯底層的厚度以產(chǎn)生供在晶體管制造中使用的襯底，該襯底稱為超薄本體和埋置氧化物(ultra-thin body and buried oxide，UTBB)襯底，其中居間絕緣層的厚度為約25nm(或者更小)并且頂部半導(dǎo)體層的厚度為約5nm至10nm。所有這些襯底可以更加普遍地稱為S0I襯底。
[0005]盡管使用S0I襯底進(jìn)行晶體管制造具有這些公認(rèn)優(yōu)點(diǎn)，但是要指出，層厚度有可能會(huì)發(fā)生一些變化，尤其是在ETS0I襯底和UTBB襯底的情況下。層厚度的該變化可能會(huì)導(dǎo)致制造在襯底上和在襯底中的晶體管的閾值電壓(Vt)滾降(roll-off)和亞閾值電壓斜率的可變性。該可變性對(duì)于具有小于約25nm的柵極長(zhǎng)度的晶體管而言尤其是個(gè)問(wèn)題。
[0006]因此，在本領(lǐng)域中，需要一種制作由S0I類型襯底支持的晶體管的替代方式。

【發(fā)明內(nèi)容】

[0007]在實(shí)施例中，集成電路晶體管包括:包括絕緣層和上覆半導(dǎo)體層的襯底，該襯底包括延伸進(jìn)入絕緣層中的溝槽；金屬材料，至少部分地填充在絕緣層中的溝槽，以形成埋置在襯底中的源極接觸；由上覆半導(dǎo)體層形成的源極區(qū)域，該源極區(qū)域位于源極接觸的頂上并且與源極接觸電接觸；溝道區(qū)域，在上覆半導(dǎo)體層中與源極區(qū)域相鄰；柵極電介質(zhì)，在溝道區(qū)域的頂上；以及，柵極電極，在柵極電介質(zhì)的頂上。
[0008]在實(shí)施例中，一種方法包括:在襯底中形成溝槽；用金屬材料至少部分地填充溝槽，以形成埋置在襯底中的源極接觸；在源極接觸之上外延生長(zhǎng)源極區(qū)域；外延生長(zhǎng)位置與源極區(qū)域相鄰的溝道區(qū)域；在溝道區(qū)域的頂上設(shè)置柵極電介質(zhì)；以及，在柵極電介質(zhì)上形成柵極電極。
[0009]本公開(kāi)的上述和其他特征和優(yōu)點(diǎn)將通過(guò)以下結(jié)合附圖來(lái)閱讀的對(duì)實(shí)施例的詳細(xì)說(shuō)明而變得進(jìn)一步顯而易見(jiàn)。詳細(xì)說(shuō)明和附圖僅僅是為了說(shuō)明本公開(kāi)，而不是限制本發(fā)明的范圍，本發(fā)明的范圍由所附權(quán)利要求書及其等同物限定。
【附圖說(shuō)明】
[0010]在附圖中以示例的形式對(duì)實(shí)施例進(jìn)行了圖示，這些附圖并不一定是按照比例繪制而成，在圖中相同的數(shù)字表示相似的零部件，在圖中:
[0011]圖1是利用了制作為至晶體管源極-漏極區(qū)域的背側(cè)接觸的多個(gè)晶體管的截面圖；
[0012]圖2A至圖2Q圖示了用于形成在圖1中示出的集成電路的工藝步驟；
[0013]圖3是利用了制作為至晶體管源極-漏極區(qū)域的背側(cè)接觸的多個(gè)晶體管的截面圖；
[0014]圖4A至圖4B圖示了用于形成在圖3中示出的集成電路的替代工藝步驟；
[0015]圖5是利用了制作為至晶體管源極-漏極區(qū)域的背側(cè)接觸的多個(gè)晶體管的截面圖；
[0016]圖6A是DRAM電路的示意圖；
[0017]圖6B和圖6C是用于圖6A的DRAM電路的讀出/寫入晶體管的截面圖；
[0018]圖7是利用了制作為至晶體管源極-漏極區(qū)域的背側(cè)接觸的多個(gè)晶體管的截面圖；
[0019]圖8A和圖8B是利用了制作為至晶體管源極-漏極區(qū)域的背側(cè)接觸的多個(gè)晶體管的截面圖；
[0020]圖9是利用了制作為至晶體管源極-漏極區(qū)域的背側(cè)接觸的多個(gè)晶體管的截面圖；
[0021]圖10A至圖10E圖示了用于形成在圖9中示出的集成電路的替代工藝步驟。
【具體實(shí)施方式】
[0022]現(xiàn)在參考圖1，圖1圖示了利用了制作為至晶體管源極-漏極區(qū)域的背側(cè)接觸的多個(gè)晶體管的截面圖。每個(gè)晶體管10包括柵極區(qū)域12、源極區(qū)域14和漏極區(qū)域16。晶體管10可以是不同的導(dǎo)電類型，其中左晶體管10η包括η溝道MOSFET(nFET)而右晶體管10p包括P溝道MOSFET(pFET)，用于CMOS電路的實(shí)現(xiàn)。柵極接觸18從晶體管上方延伸，實(shí)現(xiàn)至柵極區(qū)域12的電接觸。源極-漏極接觸20從晶體管下方延伸，實(shí)現(xiàn)至源極區(qū)域14和/或漏極區(qū)域16的電接觸(使用例如硅化物區(qū)域22)。晶體管10形成在襯底24上和在襯底24中。在圖1所圖示的實(shí)施例中，襯底24包括絕緣體上硅(S0I)襯底，該S0I襯底包括半導(dǎo)體層24a、絕緣體層24b和半導(dǎo)體層24c，半導(dǎo)體層24a、絕緣體層24b和半導(dǎo)體層24c按照本領(lǐng)域中的技術(shù)人員所已知的方式堆疊在彼此的頂上。頂部半導(dǎo)體層24c可以是例如全耗盡類型。柵極接觸18延伸通過(guò)絕緣材料26和28以到達(dá)柵極區(qū)域12。這些絕緣材料形成如本領(lǐng)域中的技術(shù)人員所已知的金屬前(pre-metal)介電區(qū)域。將絕緣材料的頂表面、連同柵極接觸18的頂表面平面化，以提供共面表面30，該共面表面30配置用于支持本領(lǐng)域中的技術(shù)人員所已知的進(jìn)一步的后道工序(BEOL)制造(諸如，額外的金屬化層和焊盤)。
[0023]現(xiàn)在參考圖2A至圖2Q，圖2A至圖2Q圖示了用于形成在圖1中示出的集成電路的工藝步驟。
[0024]圖2A示出了傳統(tǒng)類型的絕緣體上硅(SOI)襯底24晶片。例如，晶片可以包括如本領(lǐng)域中已知的標(biāo)準(zhǔn)厚度SOI襯底。作為替代方案，襯底24可以包括極薄絕緣體上硅(ETS0I)類型的絕緣體上硅(SOI)襯底。襯底晶片24包括:底部半導(dǎo)體襯底層24a、在底部半導(dǎo)體襯底層24a之上的絕緣(例如，由二氧化硅制成)層(BOX) 24b、以及在絕緣層24b之上的頂部半導(dǎo)體層24c。頂部半導(dǎo)體層24c和底部半導(dǎo)體襯底層24a可以根據(jù)集成電路用途而適當(dāng)?shù)負(fù)诫s。頂部和底部半導(dǎo)體層24c和24a的厚度可以根據(jù)集成電路用途而按需調(diào)節(jié)(例如，通過(guò)使用減薄或外延操作)。在優(yōu)選實(shí)施例中，頂部半導(dǎo)體層24c可以具有全耗盡(FD)配置(雖然對(duì)于一些應(yīng)用而言部分耗盡的層也是可以的)。
[0025]通過(guò)使用本領(lǐng)域中的技術(shù)人員所已知的制造技術(shù)，在襯底24中形成淺溝槽隔離(STI)結(jié)構(gòu)32，以將襯底24晶片劃分為多個(gè)有源區(qū)域34 (例如，用于制造第一導(dǎo)電類型的電路的有源區(qū)域34η和用于制造第二導(dǎo)電類型的電路的有源區(qū)域34ρ)。在圖2Β中示出了STI結(jié)構(gòu)制造的結(jié)果。將STI結(jié)構(gòu)32形成在已經(jīng)蝕刻到襯底24中的溝槽中(例如，完全延伸通過(guò)頂部半導(dǎo)體層24c和絕緣層24b并且進(jìn)一步至少部分地延伸通過(guò)底部半導(dǎo)體襯底層24a)。然后，使溝槽襯有襯層(liner) 32a并且用絕緣填充材料32b填充。襯層32a可以由SiN制成，并且絕緣填充材料32b可以包括Si02。
[0026]然后，在晶片的頂表面36上形成圖案化掩模38。掩模38包括若干開(kāi)口 40a，這些開(kāi)口 40a對(duì)應(yīng)于待形成源極-漏極接觸20(見(jiàn)圖1)的位置。用于圖案化的掩模38的材料例如可以包括，按照本領(lǐng)域中的技術(shù)人員所已知的方式使用光刻蝕刻技術(shù)圖案化的熱Si02材料。在圖2C中不出了結(jié)果。
[0027]然后，利用掩模38，使用本領(lǐng)域中已知的高度定向蝕刻(highly direct1netch)，蝕刻了完全延伸通過(guò)襯底24的半導(dǎo)體層24c并且進(jìn)入(未完全延伸通過(guò))絕緣體層24b的開(kāi)口 40b。在圖2D中示出了蝕刻工藝的結(jié)果。
[0028]然后，使開(kāi)口 40b襯有金屬