本實(shí)用新型涉及監(jiān)控技術(shù)領(lǐng)域，具體涉及一種嵌入式高清全景視頻智能系統(tǒng)。

背景技術(shù)：

目前的監(jiān)控系統(tǒng)中，模擬視頻已經(jīng)不能滿足某些場合的要求，圖像采集正向著數(shù)字化、高分辨率、高集成化方向發(fā)展，所以高清視頻處理系統(tǒng)顯得越來越重要。

傳統(tǒng)的全景監(jiān)控設(shè)備都是基于PC端來進(jìn)行處理，通過PCI-E總線形式傳到服務(wù)器上，然后進(jìn)行視頻圖像算法處理，其體積龐大，既不節(jié)能又不經(jīng)濟(jì)。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的目的就在于為了解決上述問題而提供一種嵌入式高清全景視頻智能系統(tǒng)。

本實(shí)用新型通過以下技術(shù)方案來實(shí)現(xiàn)上述目的：

一種嵌入式高清全景視頻智能系統(tǒng)，包括核心板和若干圖像傳感器板，所述核心板上設(shè)置有ARM處理電路、通訊傳輸電路、電源電路和FPGA模塊，所述FPGA模塊包括信號預(yù)處理電路、畸變矯正電路、色彩均衡電路、圖像融合電路和多路攝像頭I2C配置信號電路，所述信號預(yù)處理電路同時與若干所述圖像傳感器板的圖像數(shù)據(jù)信號輸出端連接，若干所述圖像傳感器板均通過FPC接口與所述信號預(yù)處理電路連接，所述信號預(yù)處理電路的信號輸出端與所述畸變矯正電路的信號輸入端連接，所述畸變矯正電路的信號輸出端與所述色彩均衡電路的信號輸入端連接，所述色彩均衡電路的信號輸出端與所述圖像融合電路的信號輸入端連接，所述圖像融合電路與所述ARM處理電路電連接，所述多路攝像頭I2C配置信號電路同時與若干所述圖像傳感器板的I2C配置信號端連接。

進(jìn)一步地，所述FPGA模塊的圖像信號緩存端設(shè)置有兩片SDRAM，所述ARM處理電路的圖像信號緩存端設(shè)置有一片SDRAM。

更進(jìn)一步地，所述電源電路同時與所述FPGA模塊、 所述ARM處理電路、所述通訊傳輸電路、三片所述SDRAM和若干所述圖像傳感器板的電源端連接。

進(jìn)一步地，所述圖像傳感器板為電荷耦合傳感器板和金屬氧化物半導(dǎo)體傳感器板中的一種。

本實(shí)用新型的有益效果在于：

與現(xiàn)有技術(shù)相比，本實(shí)用新型采用了FPGA模塊，圖像傳感器板與FPGA模塊通過FPC接口相連，可將多路高清視頻信號通過FPGA模塊拼接為一路數(shù)字視頻，核心板上的FPGA電路、ARM處理電路、SDRAM之間和通訊傳輸電路都是可通過完全獨(dú)立的地址總線與數(shù)據(jù)總線連接，可大大縮小整個系統(tǒng)的體積，耗能低，具有較好的經(jīng)濟(jì)性能。

附圖說明

圖1是本實(shí)用新型所述嵌入式高清全景視頻智能系統(tǒng)的結(jié)構(gòu)示意框圖。

具體實(shí)施方式

下面結(jié)合附圖對本實(shí)用新型作進(jìn)一步說明：

如圖1所示，本實(shí)用新型包括核心板和若干圖像傳感器板，核心板上設(shè)置有ARM處理電路、通訊傳輸電路、電源電路和FPGA模塊，F(xiàn)PGA模塊包括信號預(yù)處理電路、畸變矯正電路、色彩均衡電路、圖像融合電路和多路攝像頭I2C配置信號電路，信號預(yù)處理電路同時與若干圖像傳感器板的圖像數(shù)據(jù)信號輸出端連接，若干圖像傳感器板均通過FPC接口與信號預(yù)處理電路連接，信號預(yù)處理電路的信號輸出端與畸變矯正電路的信號輸入端連接，畸變矯正電路的信號輸出端與色彩均衡電路的信號輸入端連接，色彩均衡電路的信號輸出端與圖像融合電路的信號輸入端連接，圖像融合電路與ARM處理電路電連接，多路攝像頭I2C配置信號電路同時與若干圖像傳感器板的I2C配置信號端連接。

在本實(shí)施例中FPGA模塊的圖像信號緩存端設(shè)置有兩片SDRAM，ARM處理電路的圖像信號緩存端設(shè)置有一片SDRAM。電源電路同時與FPGA模塊、 ARM處理電路、通訊傳輸電路、三片SDRAM和若干圖像傳感器板的電源端連接。圖像傳感器板為電荷耦合傳感器板和金屬氧化物半導(dǎo)體傳感器板中的一種。

FPGA即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

ARM處理電路是以ARM處理器為核心的一種處理電路。

FPC接口即為柔性電路接口。

SDRAM為同步動態(tài)隨機(jī)存儲器，同步是指 Memory工作需要同步時鐘，內(nèi)部的命令的發(fā)送與數(shù)據(jù)的傳輸都以它為基準(zhǔn)；動態(tài)是指存儲陣列需要不斷的刷新來保證數(shù)據(jù)不丟失；隨機(jī)是指數(shù)據(jù)不是線性依次存儲，而是自由指定地址進(jìn)行數(shù)據(jù)讀寫。

本實(shí)用新型嵌入式高清全景視頻智能系統(tǒng)，通過電源電路為 FPGA模塊、 ARM處理電路、通訊傳輸電路、SDRAM、以及圖像傳感器板供電。多路圖像傳感器各自輸出8bit的YUV422（YUV，分為三個分量，“Y”表示明亮度（Luminance或Luma），也就是灰度值；而“U”和“V” 表示的則是色度（Chrominance或Chroma））信號，通過FPC接口傳給FPGA模塊。

FPGA模塊通過兩片SDRAM緩存圖像數(shù)據(jù)，運(yùn)用SOPC技術(shù)，進(jìn)行多副視頻之間的拼接，畸變矯正、色彩均衡、以及圖像融合，最后送給ARM處理電路。

FPGA模塊傳送過來的數(shù)據(jù)，在ARM處理電路中進(jìn)行復(fù)雜的算法處理，比如目標(biāo)識別和跟蹤，并進(jìn)行壓縮與協(xié)議的打包， 之后再送給通訊傳輸電路。

通訊傳輸電路包括以太網(wǎng)通訊和串口通訊，以太網(wǎng)用于傳輸H264壓縮過后的圖像數(shù)據(jù)，串口用于傳輸控制命令和狀態(tài)信息。

本實(shí)用新型嵌入式高清全景視頻智能系統(tǒng)，首先通過I2C配置前端sensor的控制，實(shí)現(xiàn)多路高清視頻的同步采集，然后對各路數(shù)據(jù)信號進(jìn)行坐標(biāo)映射，判斷是否圖像采集正常，在正常的情況下，對視頻圖像進(jìn)行畸變矯正和柱面映射。通過三路圖像傳感器的初始化配準(zhǔn)參數(shù)，判斷快速歸一化互相關(guān)算法所求的參數(shù)是否在合理的范圍，從而決定是否更新配準(zhǔn)參數(shù)，對圖像進(jìn)行校準(zhǔn)之后，最后進(jìn)行多分辨率線性融合。

以上僅為本實(shí)用新型的較佳實(shí)施例而已，并不用以限制本實(shí)用新型，凡在本實(shí)用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍內(nèi)。