專利名稱：采樣頻率變換裝置及采樣頻率變換方法
技術領域：
本發(fā)明涉及用于當輸入和輸出端的采樣頻率不同時變換采樣頻率的采樣頻率變換裝置，以及實行這一變換的采樣頻率變換方法。
(2)背景技術當使用不同頻率的儀器相互之間耦合時，有必要將發(fā)送端儀器的采樣頻率變換為接收端儀器的采樣頻率。
作為采樣頻率變換方法的代表性技術，有這樣一種方法，其中通過N倍地過采樣輸入數據并1/M倍地稀疏化(thin out)過采樣的數據來構成輸出數據(如日本專利公開平6(1994)-120776，第2頁圖5)。M和N是整數。通過這一采樣頻率變換方法，輸入數據變換為一個乘以N/M的采樣頻率。
然而，如果輸入數據和輸出數據的采樣頻率比例無法先期知曉，則上述采樣頻率變換方法就無法變換采樣頻率，從而無法應用。
在輸入數據和輸出數據的采樣頻率比例未知的情況下，在使用處理器處理數據的I/O系統(tǒng)中，考慮以下情況，用于驅動I/O系統(tǒng)的時鐘和用于驅動發(fā)送端儀器輸出數據到I/O系統(tǒng)的時鐘是非同步的。
在這一I/O系統(tǒng)中，當I/O系統(tǒng)的采樣頻率和發(fā)送端儀器的采樣頻率不同時，在輸入數據和輸出數據之間出現(xiàn)相位偏移。這一相位偏移會隨時間推移而累加，并在輸入數據和輸出數據之間出現(xiàn)等于一個或多個樣值的偏移。輸入數據和輸出數據之間的數據變?yōu)椴贿B續(xù)。
(3)

發(fā)明內容
依照本發(fā)明的實施例的采樣頻率變換裝置包括內部電路，用于與內部時鐘同步地執(zhí)行依照輸入字時鐘所取得的輸入數據的信號處理，并用于將已經過信號的輸入數據作為輸出數據輸出；時鐘生成電路，用于從內部時鐘生成輸出字時鐘和其頻率等于輸出字時鐘的頻率乘以n(n大于或等于2的整數)的計數器時鐘；計數器，用于對計數器時鐘進行計數；以及寄存器，用于與輸入字時鐘同步地保留計數器的計數器值并用于向內部電路輸出所保留的計數器值。
依照本發(fā)明的另一實施例的采樣頻率變換裝置包括內部電路，用于與內部時鐘同步地執(zhí)行依照輸入字時鐘所取得的輸入數據的信號處理，并用于將已經過信號處理的輸入數據作為輸出數據輸出；時鐘生成電路，用于從內部時鐘生成輸出字時鐘和其頻率等于輸出字時鐘的頻率乘以n(n大于或等于2的整數)的計數器時鐘；第一計數器，用于對計數器時鐘進行計數并用于與輸入字時鐘同步地從計數所得的計數器值中減去整數n；以及寄存器，用于與輸入字時鐘同步地保留第一計數器的計數器值并用于在保留的計數器值超出預定范圍時向內部電路輸出標記信號。
依照本發(fā)明的一個實施例的采樣頻率變換方法包括與內部時鐘同步地執(zhí)行依照輸入字時鐘所取得的輸入數據的信號處理并將已經過信號處理的輸入數據作為輸出數據輸出、從內部時鐘生成輸出字時鐘和其頻率等于輸出字時鐘的頻率乘以n(n大于或等于2的整數)的計數器時鐘、對計數器時鐘進行計數并與輸入字時鐘同步地保留計數器時鐘的計數器值并向內部電路輸出所保留的計數器值。
依照本發(fā)明的另一實施例的采樣頻率變換方法包括與內部時鐘同步地執(zhí)行依照輸入字時鐘所取得的輸入數據的信號處理并將已經過信號處理的輸入數據作為輸出數據輸出、從內部時鐘生成輸出字時鐘和其頻率等于輸出字時鐘的頻率乘以n(n大于或等于2的整數)的計數器時鐘、對計數器時鐘進行計數并與輸入字時鐘同步地從計數器時鐘的計數所得的計數器值中減去整數n以及與輸入字時鐘同步地保留計數器時鐘的已執(zhí)行減法的計數器值并當所保留的計數器值超出預定范圍時向內部電路輸出一個標記信號。
(4)


圖1是顯示依照本發(fā)明的第一實施例的頻率采樣變換裝置的構造的結構圖。
圖2是當采樣頻率fs 1等于采樣頻率fs 2時依照本發(fā)明的第一實施例的采樣頻率變換裝置的信號的時序圖。
圖3是當采樣頻率fs 1低于采樣頻率fs 2時依照本發(fā)明的第一實施例的采樣頻率變換裝置的信號的第一時序圖。
圖4是當采樣頻率fs 1低于采樣頻率fs 2時依照本發(fā)明的第一實施例的采樣頻率變換裝置的信號的第二時序圖。
圖5是當采樣頻率fs 1高于采樣頻率fs 2時依照本發(fā)明的第一實施例的采樣頻率變換裝置的信號的第一時序圖。
圖6是當采樣頻率fs 1高于采樣頻率fs 2時依照本發(fā)明的第一實施例的采樣頻率變換裝置的信號的第二時序圖。
圖7是顯示依照本發(fā)明的第二實施例的采樣頻率變換裝置的構造的結構圖。
圖8是當采樣頻率fs 1等于采樣頻率fs 2時依照本發(fā)明的第二實施例的采樣頻率變換裝置的信號的時序圖。
圖9是當采樣頻率fs 1低于采樣頻率fs 2時依照本發(fā)明的第二實施例的采樣頻率變換裝置的信號的第一時序圖。
圖10是當采樣頻率fs 1低于采樣頻率fs 2時依照本發(fā)明的第二實施例的采樣頻率變換裝置的信號的第二時序圖。
圖11是當采樣頻率fs 1高于采樣頻率fs 2時依照本發(fā)明的第二實施例的采樣頻率變換裝置的信號的第一時序圖。
圖12是當采樣頻率fs 1高于采樣頻率fs 2時依照本發(fā)明的第二實施例的采樣頻率變換裝置的信號的第二時序圖。
圖13是顯示依照本發(fā)明的第二實施例的第一修改的采樣頻率變換裝置的構造的結構圖。
圖14是顯示依照本發(fā)明的第二實施例的第二修改的采樣頻率變換裝置的構造的結構圖。
(5)具體實施方式
(第一實施例)當試圖在I/O系統(tǒng)中由處理器通過固件執(zhí)行所有相位偏移量的檢測以及所有數據糾正處理，并試圖在每一樣值上執(zhí)行上述操作時，處理器必須在有限的時間內執(zhí)行許多處理。在這一情況下，處理器無法在某一特定時間內執(zhí)行所有處理，程序可能會遭到破壞。
對于上述情況，為穩(wěn)定操作處理器，需要通過有效地檢測相位偏移量并執(zhí)行數據的糾正操作，來減少處理器的負荷。
以下參考圖1到6描述依照本發(fā)明的第一實施例的采樣頻率變換裝置。這里，顯示了采樣依照本實施例的頻率變換裝置將采樣頻率為fs 1的輸入數據Di變換為頻率為fs 2的輸出數據Do的情況。例示DSP(數字信號處理器)作為結合在采樣頻率變換裝置中的內部電路。
參考圖1描述依照本實施例的采樣頻率變換裝置的構造。圖1是顯示依照本實施例的采樣頻率變換裝置的構造的結構圖。
如圖1所示，采樣頻率變換裝置1包括DSP 2、內部時鐘生成電路3、I/F段時鐘生成電路4、I/F電路5和6、計數器7、寄存器8、輸入終端9至11以及輸出終端12至14。
輸入數據Di、輸入字時鐘LRCKi以及輸入位時鐘BCKi從輸入終端9至11輸入到I/F電路5。
輸入字時鐘LRCKi是其頻率等于采樣頻率fs 1的時鐘。例如，當輸入數據Di是音頻數據時，通常顯示輸入字時鐘LRCLKi的極性是立體聲系統(tǒng)的L和R通道。輸入位時鐘BCKi是輸入數據Di的最小單位時鐘。例如，當輸入數據Di的字長度為32位時，輸入位時鐘BCKi是等于輸入字時鐘LRCKi乘以32的時鐘。
I/F電路5將輸入字時鐘LRCKi輸出到寄存器8。輸入到I/F電路5的輸入數據Di是依照輸入字時鐘LRCKi和輸入位時鐘BCKi而取自DSP 2的。
DSP 2在從I/F電路5取得的輸入數據Di上與內部時鐘CLK0同步地執(zhí)行數字信號處理，并將已經過數字信號處理的輸入數據Di作為輸出數據Do輸出。
內部時鐘生成電路3生成內部時鐘CLK0，并將其輸出至DSP 2和I/F段時鐘生成電路4。
I/F段時鐘生成電路4將內部時鐘CLK0劃分開，并生成一輸出字時鐘LRCKo、一輸出位時鐘BCKo以及一計數器時鐘CLK1。I/F段時鐘生成電路4將輸出字時鐘LRCKo和輸出位時鐘BCKo輸出至I/F電路6，并將計數器時鐘CLK1輸出至計數器7。
輸出字時鐘LRCKo是其頻率等于輸出數據Do的采樣頻率fs 2的時鐘。輸出位時鐘BCKo是輸出數據Do的最小單位時鐘。計數器時鐘CLK1是輸出字時鐘LRCKo的生成時鐘，并是其頻率等于采樣頻率fs 2乘以256的時鐘。
輸出數據Do從DSP 2輸入到I/F電路6，輸出字時鐘LRCKo和輸出位時鐘BCKo從I/F段時鐘生成電路4輸入到I/F電路。輸出數據Do、輸出字時鐘LRCKo和輸出位時鐘BCKo從輸出終端12至14相互同步輸出。
計數器7是用于對計數器時鐘CLK1進行遞增計數的8位自激(free-run)計數器。由于計數器時鐘CLK1的頻率等于輸出字時鐘LRCKo的頻率乘以256，計數器7的計數器值countA以與輸出字時鐘LRCKo相等的周期重復從0到255的計數。
寄存器8與輸入字時鐘LRCKi的下降沿同步地取得計數器7的計數器值countA，并將其作為輸出數據countB保留。
寄存器8的輸出數據countB輸入到DSP 2，并在輸出數據countB的基礎上，DSP 2執(zhí)行輸出數據Do的糾正處理(稀疏化處理或內插處理)。特別地，在輸入數據Di的采樣頻率fs 1高于輸出數據Do的采樣頻率fs 2的情況下，當輸入字時鐘LRCKi超前于輸出字時鐘LRCKo一個樣值時，DSP 2執(zhí)行輸出數據Do的一個樣值的內插處理。另一方面，在采樣頻率fs 1低于采樣頻率fs 2的情況下，當輸入字時鐘LRCKi滯后于輸出字時鐘LRCKo一個樣值時，DSP 2執(zhí)行輸出數據Do的一個樣值的稀疏化處理。
有許多已知的關于內插處理和稀疏化處理的技術的工藝。例如，內插處理包括作為數學技術的線性內插和二維內插。稀疏化處理是刪除采樣數據的一部分并在沒有不調和的情況下處理采樣數據來將其輸出。
參考圖1到6描述上述依照本實施例的采樣頻率變換裝置的操作。圖2到6是說明依照本實施例的采樣頻率變換裝置的信號的時序圖。圖2說明了采樣頻率fs 1與fs 2相等的情況。圖3和4說明了采樣頻率fs 1低于采樣頻率fs 2的情況。圖5和6說明了采樣頻率fs 1高于采樣頻率fs 2的情況。在圖2到6中，計數器7的計數器值countA和寄存器8的輸出數據的值countB以十六進制數字來顯示。在計數器7的計數器值countA的初始值為00(以十六進制數字來描述)的前提下進行描述。
首先，參考圖2描述在采樣頻率fs 1和fs 2相等的情況下依照本實施例的采樣頻率變換裝置的操作。
計數器7的計數值countA以與輸出字時鐘LRCKo相等的周期(從t11時刻到t12時刻的時間)重復從00到FF(十六進制數字)的計數。
當輸入字時鐘LRCKi在t12時刻下降，計數器7的計數器值FF(十六進制數字)在t12時刻與該下降沿同步地保留在寄存器8中。
與t12時刻類似，同樣在t13時刻，計數器7的計數器值FF(十六進制數字)在t13時刻與輸入字時鐘LRCKi的下降沿同步地保留在寄存器8中。
當采樣頻率fs 1與fs 2相等時，計數器7在輸入字時鐘LRCKi下降時刻的計數器值countA變?yōu)楹懔?，并且寄存?的輸出數據countB不變。
接下來，參考圖3和4描述在采樣頻率fs 1低于采樣頻率fs 2的情況下依照本實施例的采樣頻率變換裝置的操作。圖3是依照本實施例的采樣頻率變換裝置操作開始之后即刻的信號的時序圖。圖4是當從圖3所示的狀態(tài)經過了預定時間之后的信號的時序圖。
如果采樣頻率fs 1低于采樣頻率fs 2，輸入字時鐘LRCKi的推進對于輸出字時鐘LRCKo來說變慢。圖3說明了輸入字時鐘LRCKi的推進在輸入數據Di的每一樣值上延遲計數器時鐘CLK1的兩個周期的情況。
因此，在輸入字時鐘LRCKi第一次下降的時刻t21值為01(十六進制數字)的計數器7的計數器值countA在輸入字時鐘LRCKi第二次下降的時刻t22變?yōu)?3(十六進制數字)。特別地，對輸入字時鐘LRCKi的每一周期，計數器值countA保留在寄存器8中的計時延遲了兩個計數器時鐘CLK的周期，并且寄存器8的輸出數據countB以2的間隔增加。
當采樣頻率fs 1低于采樣頻率fs 2時，計數器8的輸出數據countB根據輸入字時鐘LRCKi和輸出字時鐘LFCKo之間的相位偏移量來增加。
通過以2的間隔增加寄存器8的輸出數據countB，在輸入字時鐘LRCKi第128次下降的時刻t23，寄存器8的輸出數據countB變?yōu)镕F(十六進制數字)。
接下來，參考圖5和6描述在采樣頻率fs 1高于采樣頻率fs 2的情況下依照本實施例的采樣頻率轉換裝置的操作。圖5是依照本實施例的采樣頻率轉換裝置的操作開始之后即刻的信號的時序圖，圖6是當從圖5所示的狀態(tài)經過了預定時間之后的信號的時序圖。
當采樣頻率fs 1高于采樣頻率fs 2時。輸入字時鐘LRCKi的推進相對于輸出字時鐘LRCKo來說變快。圖5和圖6顯示了輸入字時鐘LRCKi的推進在輸入數據Di的每一樣值上快了計數器時鐘CLK1兩個周期的情況。
在輸入字時鐘LRCKi第一次下降的時刻t31值為FD(十六進制數字)的計數器7的計數器值countA在輸入字時鐘LRCKi第二次下降的時刻t32變?yōu)镕B(十六進制數字)。特別地，對輸入字時鐘LRCKi的每一周期，計數器值countA保留在寄存器8中的計時快了計數器時鐘CLK1的兩個周期，并且寄存器8的輸出數據countB以2的間隔減少。
當采樣頻率fs 1高于采樣頻率fs 2時，寄存器8的輸出數據countB根據輸入字時鐘LRCKi和輸出字時鐘LRCKo之間的相位偏移量來減少。
通過以2的間隔減少寄存器8的輸出數據countB，寄存器8的輸出數據countB在輸入字時鐘LRCKi第128次下降的時刻t33變?yōu)镕F(十六進制數字)。
如上所述，寄存器8的輸出數據countB的轉變指示了輸入數據Di和輸出數據Do之間的相位偏移。例如，當輸出數據countB增加256時，輸出數據countB的增加指示輸入數據Di滯后于輸出數據Do一個樣值。當輸出數據countB減少256時，輸出數據countB的減少指示輸入數據Di超前于輸出數據Do一個樣值。因此，DSP 2能夠通過在每次對輸入數據Di的一個樣值進行數字信號處理時參考寄存器8的輸出數據countB，有效地檢測輸入數據Di和輸出數據Do之間的相位偏移量。此外，基于檢測結果，DSP 2可執(zhí)行輸出數據的糾正處理(稀疏化處理或內插處理)。
依照本實施例的采樣頻率變換裝置能夠通過計數器7和寄存器8來將輸入數據Di和輸出數據Do之間的相位偏移量通知給DSP 2。因此，依照本實施例的采樣頻率變換裝置能夠減少DSP 2所需要用來檢測輸入數據Di和輸出數據Do之間的相位偏移量的負荷，并能夠穩(wěn)定地操作DSP 2。
依照本實施例的采樣頻率變換裝置在輸入數據Di和輸出數據Do之間的相位偏移量等于一個樣值時執(zhí)行數據的內插處理。因此，依照本實施例的采樣頻率變換裝置即使在采樣頻率fs 1與fs 2不同時，也能夠執(zhí)行輸入數據Di的信號處理，而不會產生數據的不連續(xù)性。
依照本實施例的采樣頻率變換裝置令計數器時鐘CLK1的頻率等于輸出字時鐘LRCKo的頻率乘以256。特別地，采樣頻率變換裝置令計數器時鐘CLK1的頻率等于輸出字時鐘LRCKo的頻率乘以2的冪，并允許計數器7在與輸出字時鐘LRCKo的周期相等的周期時上溢。寄存器8的輸出數據countB在輸入數據Di和輸出數據Do之間的相位偏移量達到與一個樣值相等的量時變?yōu)楹懔俊Ｒ虼?，從寄存?的輸出數據countB檢測相位偏移變得簡單化，并能夠有效地減少DSP 2上的負荷。
在本實施例中，盡管以DSP 2為內部電路的示例，內部電路不局限于DSP 2。
在本實施例中，盡管寄存器7的計數器值countA與輸入字時鐘LRCKi的下降沿同步地保留在寄存器8中，保留計數器值countA的方法并不局限于此。計數器7的計數器值countA可以與輸入字時鐘LRCKi的上升沿同步地保留在寄存器8中。
在本實施例中，盡管令計數器時鐘CLK1的頻率等于輸出字時鐘LRCKo的頻率乘以256，計數器時鐘CLK1的頻率并不局限于此。計數器時鐘CLK1的頻率可以等于輸出字時鐘LRCKo的頻率乘以n(n大于或等于2的整數)。例如，即使在令計數器時鐘CLK1的頻率等于輸出字時鐘LRCKo的頻率乘以128時，也可以當寄存器8的輸出數據減少128時檢測到輸入數據Di超前于輸出數據Do一個樣值。而且，能夠當寄存器8的輸出數據countB增加128時檢測到輸入數據Di滯后于輸出數據Do一個樣值。
在本實施例中，盡管使用8位計數器作為計數器7，計數器7并不局限于此。例如，當9(或更多)位計數器用作計數器7時，同樣可以通過與輸出字時鐘LRCKo同步地重置計數器7來得到與使用8位計數器時相同的效果。
在本實施例中，盡管計數器7的計數器值countA的初始值設為00(十六進制數字)，這一初始值并不局限于00(十六進制數字)。
在本實施例中，盡管內部時鐘CLK0在采樣頻率變換裝置1的內部由內部時鐘生成電路3生成，然而該時鐘生成并不局限于此。從采樣頻率變換裝置1的外部輸入的時鐘可以用作內部時鐘CLK0。
(第二實施例)參考圖7到14描述依照本發(fā)明的第二實施例的采樣頻率變換裝置。
參考圖7描述依照本實施例的采樣頻率變換裝置的構造。圖7是顯示依照本實施例的采樣頻率變換裝置的構造的結構圖。注意，使用圖1所描述的相同構成組件用相同的標號來表示，并省略了對其的描述。
計數器15(第一計數器)是一個10位計數器，并與計數器時鐘CLK1同步地遞增計數。輸入字時鐘LRCKi從I/F電路5輸入到計數器15，并且計數器15的計數器值countA的較高2位與輸入字時鐘LRCKi的下降沿同步地向較低位移一位。特別地，計數器15的計數器值countA與輸入字時鐘LRCKi同步地減去256。這里，在計數器15的計數器值countA的初始值為100(十六進制數字)的前提下進行描述。
寄存器16與輸入字時鐘LRCKi的下降沿同步地取得計數器15的計數器值countA，并將其作為計數器值countB保留。隨后，寄存器16從所保留的計數器值countB的較高2位的數據中檢測到低8位的上溢或下溢，并向DSP 2輸出一個標記信號flag。寄存器16在計數器值countB獲得超出預定范圍之外的值時向DSP 2輸出一個標記信號flag。這一時刻的預定范圍根據計數器值countA的初始值而不同。例如，當計數器值countA的初始值設為100(十六進制數字)時，該范圍從000到1FF(十六進制數字)。計數器值countB的較高2位可以實際上用作標記信號flag。此外，還可以使用從計數器值countB的較高2位數據新生成的信號。
參考圖7到12描述依照本實施例的采樣頻率變換裝置的操作。圖8到12是顯示依照本實施例的采樣頻率變換裝置的信號的時序圖。圖8顯示了采樣頻率fs 1與fs 2相等的情況。圖9和10顯示了采樣頻率fs 1低于采樣頻率fs2的情況。圖11和12顯示了采樣頻率fs 1高于采樣頻率fs 2的情況。
在圖8到12中，計數器15的計數器值countA的較低8位用以十六進制數字形式的count[7:0]來表達，并且其較高2位值用以二進制數字形式的count[9:8]來表達。而且，保留在寄存器16中的計數器值countB用十六進制數字來表達。
首先，參考圖8描述采樣頻率fs 1與fs 2相等的情況下依照本實施例的采樣頻率變換裝置的操作。
計數器15的較低8位的計數器值count[7:0]在與輸出字時鐘LRCKo的周期相等的周期(從t11時刻到t12時刻的時間)重復從00到FF(十六進制數字)的計數。
計數器15的較低8位的計數器值count[7:0]在t11時刻上溢，較高2位的計數器值count[9:8]向較高位移一位。然而，輸入字時鐘LRCKi在該上溢的同時下降，并且計數器15的較高2位的計數器值count[9:8]與輸入字時鐘LRCKi的下降沿同步地向較低位移一位。因此，在t11時刻計數器值countA變?yōu)?FF(十六進制數字)，并且該值保留在寄存器16中。
如t11時刻的情況一樣，同樣在t12時刻和t13時刻，較高2位的計數器值count[9:8]連同較低8位的計數器值count[7:0]的上溢一起向較低位移動一位。因此，同樣，在t12時刻和t13時刻，計數器15的計數器值變?yōu)?FF(十六進制數字)，并且該值保留在寄存器16中。
在采樣頻率fs 1與fs 2相等的情況下，在輸入字時鐘LRCKi下降的時刻的計數器15的計數器值countA變?yōu)楹懔?，并且保留在寄存?6中的計數器值countB不變。
接下來，參考圖9和10描述當采樣頻率fs 1低于采樣頻率fs 2時依照本實施例的采樣頻率變換裝置的操作。圖9是依照本實施例的采樣頻率變換裝置操作開始之后即刻的信號的時序圖，圖10是從圖9所示的狀態(tài)經過了預定時間以后的信號的時序圖。
當采樣頻率fs 1低于采樣頻率fs 2時，輸入字時鐘LRCKi的推進滯后于輸出字時鐘LRCKo。圖9和10顯示了對輸入數據Di的每一樣值，輸入字時鐘LRCKi的推進滯后計數器時鐘CLK1的兩個周期的情況。
在輸入字時鐘LRCKi第一次下降之前的t21時刻，計數器15的較低8位的計數器值count[7:0]上溢，并且較高2位的計數器值count[9:8]向較高位移一位。輸入字時鐘LRCKi在t22時刻下降，與該下降同步，計數器15的較高2位的計數器值count[9:8]向較低位移一位，并將計數器15的計數器值101(十六進制數字)保留在寄存器16中。
類似地，計數器15的較低8位的計數器值count[7:0]的第二次上溢出現(xiàn)在t23時刻，并且在t24時刻輸入字時鐘LRCKi下降，借此在t22時刻值為101(十六進制數字)的寄存器15的計數器值countB在t24時刻變?yōu)?03(十六進制數字)。特別地，對輸入字時鐘LRCKi的每一周期，計數器值countA保留在寄存器16中的計時延遲了計數器時鐘CLK1的兩個周期，并且寄存器16的計數器值countB以2的間隔增加。
在采樣頻率fs 1低于采樣頻率fs 2的情況下，寄存器16的計數器值countB根據輸入字時鐘LRCKi和輸出字時鐘LRCKo之間的相位偏移量來增加。
通過以2的間隔增加寄存器16的計數器值，在輸入字時鐘LRCKi第128次下降的時刻t25，寄存器16的計數器值countB變?yōu)?01(十六進制數字)，并且計數器值countB的較高2位值變?yōu)?0(二進制數字)并向較高位移一位。寄存器16通過較高2位向較高位的移位檢測到計數器15的較低8位的計數器值count[7:0]的上溢，并在t25時刻向DSP 2輸出標記信號flag。通過這一標記信號flag，DSP 2檢測到輸入數據Di滯后于輸出數據Do一個樣值，并執(zhí)行輸出數據Do的稀疏化處理。
接下來，參考圖11和12描述在采樣頻率fs 1高于采樣頻率fs 2的情況下依照本實施例的采樣頻率變換裝置的操作。圖11是依照本實施例的采樣頻率變換裝置的操作開始之后即刻的信號的時序圖，圖12是從圖11所示的狀態(tài)經過了預定之間之后的信號的時序圖。
當采樣頻率fs 1高于采樣頻率fs 2時，輸入字時鐘LRCKi超前于輸出字時鐘LRCKo。圖11和12顯示了對輸入數據Di的每一樣值，輸入字時鐘LRCKi超前計數器時鐘CLK1的兩個周期的情況。
輸入字時鐘LRCKi在計數器15的較低8位的計數器值count[7:0]上溢之前的t31時刻下降，并且計數器15的較高2位的計數器值count[9:8]向較低位移一位。計數器15的計數器值0FD(十六進制數字)保留在寄存器16中。在保留計數器值0FD之后的t32時刻計數器15的較低8位的計數器值count[7:0]上溢，并且計數器15的較高2位的計數器值count[9:8]向較高位移一位。
類似地，在輸入字時鐘LRCKi第二次下降的時刻t33，在較高2位的計數器值count[9:8]向較低位移位之后的計數器15的計數器值0FA(十六進制數字)保留在寄存器16中。此后，計數器15的較低8位的計數器值count[7:0]上溢。特別地，對輸入字時鐘LRCKi的每一周期，計數器值countA保留在寄存器16中的計時延遲計數器時鐘CLK1的兩個周期，并且寄存器16的計數器值countB以2的間隔減少。
當采樣頻率fs 1高于采樣頻率fs 2時，寄存器16的計數器值countB根據輸入字時鐘LRCKi和輸出字時鐘LRCKo之間的相位偏移量來減少。
通過以2的間隔減少寄存器16的計數器值countB，在輸入字時鐘LRCKi第128次下降的時刻t34，寄存器16的計數器值countB變?yōu)?FF(十六進制數字)，并且計數器值countB的較高2位值變?yōu)?1(二進制數字)并向較低位移一位。通過較高2位向較低位的移位，寄存器16檢測到計數器15的較低8位的計數器值count[7:0]的上溢，并在t34時刻向DSP 2輸出標記信號flag。通過這一標記信號flag，DSP 2檢測到輸入數據Di超前于輸出數據Do一個樣值，并執(zhí)行輸出數據Do的內插處理。
在依照本實施例的頻率采樣變換裝置中，當在輸入數據Di和輸出數據Do之間出現(xiàn)一個或多個樣值的相位偏移時，即，當計數器值countB變?yōu)?00到1FF(十六進制數字)之外的值時，寄存器16向DSP 2輸出標記信號flag。因此，依照本實施例的采樣頻率變換裝置不需要DSP 2檢測輸入數據Di和輸出數據Do之間的相位偏移，并能夠減少DSP 2的負荷并穩(wěn)定地操作DSP 2。
依照本實施例的采樣頻率變換裝置令計數器時鐘CLK1的頻率等于輸出字時鐘LRCKo的頻率乘以256。特別地，該采樣頻率變換裝置令計數器時鐘CLK1的頻率等于輸出字時鐘LRCKo的頻率乘以2的冪。而且，依照本實施例的采樣頻率變換裝置將計數器15的計數器值的初始值設為100(十六進制數字)。換言之，依照本實施例的采樣頻率變換裝置將計數器值countA的較低8位的初始值設為00(十六進制數字)。采用這一裝置，可以僅通過保留在寄存器16中的計數器值countB的較高2位來檢測輸入數據Di和輸出數據Do之間的相位偏移是否達到了等于一個樣值的量。因此，能夠更簡單地生成標記信號flag。
依照本實施例的采樣頻率變換裝置就其它效果來說，能夠達到與依照第一實施例的采樣頻率變換裝置相同的效果。
接下來，結合圖13描述依照本實施例的第一修改的采樣頻率變換裝置。圖13是顯示依照本實施例的第一修改的采樣頻率變換裝置的構造的結構圖。
在DSP 2和I/F電路6之間設置了糾正電路17。糾正電路17在輸入數據Di和輸出數據Do之間出現(xiàn)一個或多個樣值的相位偏移時執(zhí)行數據糾正處理(稀疏化處理或內插處理)。
具體來說，當寄存器16的計數器值countB的較高2位的值變?yōu)?0(二進制數字)時，換言之，當輸入字時鐘LRCKi超前于輸出字時鐘LRCKo一個或多個樣值時，輸出數據Do通過糾正電路17輸出，使得輸出數據Do的稀疏化處理由糾正電路17來執(zhí)行。另一方面，當寄存器16的計數器值countB的較高2位的值變?yōu)?1(二進制數字)時，換言之，當輸入字時鐘LRCKi滯后于輸出字時鐘LRCKo一個或多個樣值時，輸出數據Do通過糾正電路17輸出，使得輸出數據Do的內插處理由糾正電路17執(zhí)行。注意，計數器值countB的較高2位的值是00或者01(二進制數字)時，輸出數據Do輸出到I/F電路6，而不令其通過糾正電路17。
通過設置這一糾正電路17，不需要令DSP 2通過固件執(zhí)行數據的糾正處理，并且可以執(zhí)行采樣頻率的變換而不會在DSP 2上施加負荷。
下一步，參考圖14描述依照本實施例的第二修改的采樣頻率變換裝置。圖14是顯示依照本實施例的采樣頻率變換裝置的構造的結構圖。
計數器18(第二計數器)與輸入字時鐘LRCKi同步地遞增計數。計數器18的計數器值countC輸出到DSP 2。
DSP 2在標記信號flag從計數器18輸出的時刻根據計數器18的計數器值countC計算輸入字時鐘LRCKi和輸出字時鐘LRCKo之間的相位偏移量。例如，在當輸入字時鐘LRCKi和輸出字時鐘LRCKo之間的相位偏移為一個樣值(2π)或更多時輸出標記信號flag的前提下，在標記信號flag輸入的時刻，當計數器18的計數器值countC為1000時計算輸入字時鐘LRCKi和輸出字時鐘LRCKo之間相位偏移為π/500。然后，DSP 2通過根據計算所得的相位偏移執(zhí)行糾正處理程序來執(zhí)行數據的糾正處理。
依照本實施例的第二修改的采樣頻率變換裝置能夠對輸入字時鐘LRCKi和輸出字時鐘LRCKo之間的相位偏移量作出預測。因此，對每一樣值，DSP 2能夠預先找出需要哪一糾正處理，并且在裝置的普通操作中，不需要DSP 2檢測輸入字時鐘LRCKi和輸出字時鐘LRCKo之間的相位偏移量。
在本實施例中，提出以下情況。特別地，當輸入數據Di和輸出數據Do之間產生具有與一個樣值或更多樣值相等的值的相位偏移時，即，當寄存器16中計數器值countB的較高2位的值變?yōu)?0或11(二進制數字)時，標記信號flag輸出到DSP 2。然而，輸出這一標記信號flag的條件并不局限于在輸入數據Di和輸出數據Do之間產生等于一個或多個樣值的相位偏移的情況?？梢酝ㄟ^不僅使用計數器值countB的較高2位的值，也使用較低位的值來檢測相位偏移，以生成較小相位偏移的標記信號flag。
例如，在使用計數器值countB的較高3位的值來檢測相位偏移的情況下，假定計數器15的計數器值countA的初始值為100(十六進制數字)，當計數器值countB的較高3位的值變?yōu)?11(二進制數字)時，可以檢測到輸入字時鐘LRCKi滯后于輸出字時鐘LRCKoπ。此外，當計數器值countB的較高3位的值變?yōu)?00(二進制數字)時，可以檢測到輸入字時鐘LRCKi超前輸出字時鐘LRCKoπ。類似地，通過不僅使用較高3位的值，也使用較高4位的值用于相位偏移的檢測，也可以在相位偏移變?yōu)棣?2時生成標記信號flag。
在本實施例中，盡管計數器15的計數器值countA的初始值設為100(十六進制數字)，這一初始值并不限于100(十六進制數字)。例如，在計數器值countA的初始值設為200(十六進制數字)的情況下，當計數器值countB的值處于100到2FF(十六進制數字)之外時，寄存器16向DSP 2輸出標記信號flag，借此可以達到計數器值countA的初始值設為100(十六進制數字)的情況相同的效果。
在本實施例中，盡管令計數器時鐘CLK1的頻率等于輸出字時鐘LRCKo的頻率乘以256，然而，計數器時鐘CLK1的頻率并不局限于此，如第一實施例的情況一樣。可以令計數器時鐘CLK1的頻率等于輸出字時鐘LRCKo的頻率乘以n(n大于或等于2的整數)。
在本實施例中，盡管計數器15的計數器值countA與輸入字時鐘LRCKi同步地減去256，從計數器值countA中減去的值并不局限于256。只要令計數器時鐘CLK1的頻率等于輸出字時鐘LRCKo的頻率乘以n(n大于或等于2的整數)，可以與輸入字時鐘LRCKi同步地從計數器15的計數器值countA中減去n。
在本實施例中，盡管DSP 2敘述為內部電路的示例，內部電路并不局限于DSP 2，如第一實施例的情況一樣。
在本實施例中，盡管計數器15的計數器值countA與輸入字時鐘LRCKi的下降沿同步地保留在寄存器16中，保留這一計數器值countA的方法并不局限于此?？梢耘c輸入字時鐘LRCKi的上升沿同步地將計數器15的計數器值countA保留在寄存器16中。
在本實施例中，盡管使用了10位計數器作為計數器15，計數器15并不局限于此。
在本實施例中，盡管在采樣頻率變換裝置1的內部通過內部時鐘生成電路3生成內部時鐘CLK0，生成內部時鐘CLK0的方法并不局限于此，如第一實施例的情況一樣。
本發(fā)明在其實現(xiàn)中可以在不脫離其精神和范圍的情況下作出修改。
考慮此處揭示的本說明書以及對本發(fā)明的實踐，本領域的技術人員可以更清楚本發(fā)明的其它實施例。說明書和示例實施例僅作示例，本發(fā)明的真實范圍和精神由以下權利要求書指出。
權利要求
1.一種采樣頻率變換裝置，其特征在于，它包括內部電路，用于與內部時鐘同步地執(zhí)行依照輸入字時鐘所取得的輸入數據的信號處理，并用于將所述已經過信號處理的輸入數據作為輸出數據輸出；時鐘生成電路，用于從所述內部時鐘生成輸出字時鐘和其頻率等于所述輸出字時鐘的頻率乘以n(n大于或等于2的整數)的計數器時鐘；計數器，用于對所述計數器時鐘進行計數；以及寄存器，用于與所述輸入字時鐘同步地保留所述計數器的計數器值，并用于向所述內部電路輸出所述保留的計數器值。
2.如權利要求1所述的裝置，其特征在于，在所述寄存器的輸出結果的基礎上執(zhí)行所述輸出數據的糾正處理。
3.如權利要求2所述的裝置，其特征在于，在所述輸入數據的采樣頻率高于所述輸出數據的采樣頻率的情況下，作為對所述輸出數據的所述糾正處理，當所述輸入字時鐘超前于所述輸出字時鐘一個樣值時，執(zhí)行所述輸出數據的一個樣值的內插處理；以及在所述輸入數據的采樣頻率低于所述輸出數據的采樣頻率時，作為對所述輸出數據的糾正處理，當所述輸入字時鐘滯后于所述輸出字時鐘一個樣值時，執(zhí)行所述輸出數據的一個樣值的稀疏化處理。
4.如權利要求2所述的裝置，其特征在于，所述輸出數據的糾正處理在所述內部電路中執(zhí)行。
5.一種采樣頻率變換裝置，其特征在于，它包括內部電路，用于與內部時鐘同步地執(zhí)行依照輸入字時鐘所取得的輸入數據的信號處理，并用于將所述已經過信號處理的輸入數據作為輸出數據輸出；時鐘生成電路，用于從所述內部時鐘生成輸出字時鐘和其頻率等于所述輸出字時鐘的頻率乘以n(n大于或等于2的整數)的計數器時鐘；第一計數器，用于對所述計數器時鐘進行計數，并用于與所述輸入字時鐘同步地從所計數的所述計數器值中減去所述整數n；以及寄存器，用于與所述輸入字時鐘同步地保留所述第一計數器的所述計數器值，并用于在所述保留的計數器值變?yōu)槌鲱A定范圍的值時向所述內部電路輸出標記信號。
6.如權利要求5所述的裝置，其特征在于，根據所述標記信號執(zhí)行所述輸出數據的糾正處理。
7.如權利要求6所述的裝置，其特征在于，在所述輸入數據的采樣頻率高于所述輸出數據的采樣頻率的情況下，作為對所述輸出數據的所述糾正處理，當所述輸入字時鐘超前于所述輸出字時鐘一個樣值時，執(zhí)行所述輸出數據的一個樣值的內插處理；以及在所述輸入數據的采樣頻率低于所述輸出數據的采樣頻率的情況下，作為對所述輸出數據的所述糾正處理，當所述輸入字時鐘滯后于所述輸出字時鐘一個樣值時，執(zhí)行所述輸出數據的一個樣值的稀疏化處理。
8.如權利要求5所述的裝置，其特征在于，它還包括從所述寄存器向其輸入所述輸出數據和所述標記信號的糾正電路，所述糾正電路執(zhí)行所述輸出數據的糾正處理。
9.如權利要求8所述的裝置，其特征在于，當所述輸入字時鐘超前于所述輸出字時鐘一個或多個樣值時，通過經由糾正電路輸出所述輸出數據來執(zhí)行所述輸出數據的稀疏化處理；當所述輸入字時鐘滯后于所述輸出字時鐘一個或多個樣值時，通過經由糾正電路輸出所述輸出數據來執(zhí)行所述輸出數據的內插處理；以及在所有其它時間輸出所述輸出數據而不令所述輸出數據通過所述糾正電路。
10.如權利要求6所述的裝置，其特征在于，所述輸出數據的糾正處理在所述內部電路中執(zhí)行。
11.如權利要求10所述的裝置，其特征在于，它還包括第二計數器，用于對所述輸入字時鐘進行計數，并用于向所述內部電路輸出所述輸入字時鐘的計數器值，其中，當輸入所述標記信號時，所述內部電路根據所述第二計數器的所述計數器值計算所述輸入數據和所述輸出數據之間的相位偏移量。
12.如權利要求11所述的裝置，其特征在于，在設定所述裝置使得當所述輸入字時鐘和所述輸出字時鐘之間的相位偏移等于一個或多個樣值時輸出所述標記信號的情況下，當輸入所述標記信號，所述內部電路根據所述第二計數器的所述計數器值，對每一樣值計算所述輸入字時鐘和所述輸出字時鐘之間的所述相位偏移，并根據所述計算的相位偏移執(zhí)行所述數據的所述糾正處理。
13.如權利要求5所述的裝置，其特征在于，所述整數n是2的冪。
14.一種采樣頻率變換方法，其特征在于，它包括與內部時鐘同步地執(zhí)行依照輸入字時鐘所取得的輸入數據的信號處理，并將已經過信號處理的所述輸入數據作為輸出數據輸出；從所述內部時鐘生成輸出字時鐘和其頻率等于所述輸出字時鐘的頻率乘以n(n大于或等于2的整數)的計數器時鐘；對所述計數器時鐘進行計數；以及與所述輸入字時鐘同步地保留所述計數器時鐘的計數器值，并將所述保留的計數器值輸出到所述內部電路。
15.如權利要求14所述的方法，其特征在于，它還包括根據所述計數器值執(zhí)行所述輸出數據的糾正處理，其中，在所述輸入數據的采樣頻率高于所述輸出數據的采樣頻率的情況下，作為執(zhí)行所述輸出數據的所述糾正處理的步驟，當所述輸入字時鐘超前于所述輸出字時鐘一個樣值時，執(zhí)行所述輸出數據的一個樣值的內插處理；以及在所述輸入數據的采樣頻率低于所述輸出數據的采樣頻率的情況下，作為執(zhí)行所述輸出數據的所述糾正處理的步驟，當所述輸入字時鐘滯后于所述輸出字時鐘一個樣值時，執(zhí)行所述輸出數據的一個樣值的稀疏化處理。
16.一種采樣頻率變換方法，其特征在于，它包括與內部時鐘同步地執(zhí)行依照輸入字時鐘所取得的輸入數據的信號處理，并將所述已經過信號處理的輸入數據作為輸出數據輸出；從所述內部時鐘生成輸出字時鐘和其頻率等于所述輸出字時鐘的頻率乘以n(n大于或等于2的整數)的計數器時鐘；對所述計數器時鐘進行計數，并與所述輸入字時鐘同步地從所述計數器時鐘的計數的計數器中減去所述整數n；以及與所述輸入字時鐘同步地保留所述計數器時鐘的已作減法計數器值，并當所述保留的計數器值變?yōu)槌鲱A定范圍的值時向所述內部電路輸出標記信號。
17.如權利要求16所述的方法，其特征在于，它還包括根據所述標記信號執(zhí)行所述輸出數據的糾正處理，其中，在所述輸入數據的采樣頻率高于所述輸出數據的采樣頻率的情況下，作為執(zhí)行所述輸出數據的糾正處理的步驟，當所述輸入字時鐘超前于所述輸出字時鐘一個樣值時，執(zhí)行所述輸出字時鐘的一個樣值的內插處理；以及在所述輸入數據的采樣頻率低于所述輸出數據的采樣頻率的情況下，作為執(zhí)行所述輸出數據的糾正處理的步驟，當所述輸入字時鐘滯后于所述輸出字時鐘一個樣值時，執(zhí)行所述輸出數據的一個樣值的稀疏化處理。
18.如權利要求16所述的方法，其特征在于，當所述輸入字時鐘超前于所述輸出字時鐘一個或多個樣值時，由從所述內部電路通過所述糾正電路輸出所述輸出數據來執(zhí)行所述輸出數據的稀疏化處理；當所述輸入字時鐘滯后于所述輸出字時鐘一個或多個樣值時，由從所述內部電路通過所述糾正電路輸出所述輸出數據來執(zhí)行所述輸出數據的內插處理；以及在所有其它時間輸出所述輸出數據而不令所述輸出數據通過糾正電路。
19.如權利要求16所述的方法，其特征在于，它還包括對所述輸入字時鐘進行計數并輸出所述輸入字時鐘的計數器值；以及當輸入所述標記信號時根據所述第二計數器的計數器值計算所述輸入數據和所述輸出數據之間的相位偏移量。
20.如權利要求19所述的方法，其特征在于，在當所述輸入字時鐘和所述輸出字時鐘之間的相位偏移等于一個或多個樣值時輸出所述標記信號的情況下，對于每一樣值，所述輸入字時鐘和所述輸出字時鐘之間的相位偏移在輸入所述標記信號時根據所述第二計數器的計數器值來計算，并且根據所述計算的相位偏移來執(zhí)行所述數據的糾正處理。
全文摘要
一種采樣頻率變換裝置包括內部電路，用于與內部時鐘同步地執(zhí)行依照輸入字時鐘所取得的輸入數據的信號處理，并用于將已經過信號處理的輸入數據作為輸出數據輸出；時鐘生成電路，用于從內部電路生成輸出字時鐘和其頻率等于輸出字時鐘的頻率乘以n(n大于或等于2的整數)的計數器時鐘；計數器，用于對計數器時鐘進行計數；以及寄存器，用于與輸入字時鐘同步地保留計數器的計數器值，并用于向內部電路輸出保留的計數器值。
文檔編號H04B14/04GK1574724SQ200410048909
公開日2005年2月2日 申請日期2004年6月9日 優(yōu)先權日2003年6月9日
發(fā)明者田中義之, 小島能成, 若杉純 申請人:株式會社東芝