專利名稱：采樣頻率變換裝置和信號切換裝置的制作方法
技術領域：
本發(fā)明涉及一種包含用于多通道的采樣頻率變換電路的采樣頻率變換裝置，以及包含為每個通道提供的采樣頻率變換電路的信號切換裝置。具體來說，本發(fā)明涉及適用于輸入各種數(shù)目的通道的多通道信號的采樣頻率變換裝置和信號切換裝置。
背景技術：
針對多通道數(shù)字音頻信號執(zhí)行采樣頻率變換處理的采樣頻率變換裝置(或采樣率變換器)已經(jīng)被開發(fā)。
圖1是示出了這樣一種采樣率變換器的一個配置例子的圖(這里，沒有應用下面要描述的相位匹配模式)。該采樣率變換器針對AES/EBU格式的數(shù)字音頻信號(下文中稱為“AES信號”)執(zhí)行采樣頻率變換，并且包括AES輸入處理電路1-1、1-2、1-3；SRC(采樣率變換器IC)2-1、2-2、2-3；和與各個通道輸入的AES信號(AESI1、AESI2、AESI3)相對應的AES輸出處理電路3-1、3-2、3-3，(下文中，這些用于各通道的電路一般描述為“AES輸入處理電路1”，“SRC2”，“AES輸出處理電路3”等)。
AES輸入處理電路1包括以下電路塊(1)至(3)(1)基于輸入的AES信號波形采樣時鐘信號的電路(2)從輸入的AES信號中解調(diào)音頻數(shù)據(jù)的電路(3)從輸入的AES信號中采樣輔助數(shù)據(jù)(如音頻通道狀態(tài)位)的電路。
解調(diào)的音頻數(shù)據(jù)S1和采樣的時鐘信號S2(SCLK_I、LRCLK_I)從AES輸入處理電路1提供給SRC 2。同樣，采樣的輔助數(shù)據(jù)S5從AES輸入信號處理電路1提供給AES輸出處理電路3。圖2是示出了時鐘信號SCLK_I和LRCLK_I的波形圖，該時鐘信號具有用于一個幀(1/fs周期)的AES信號的音頻數(shù)據(jù)(左通道音頻數(shù)據(jù)和右通道音頻數(shù)據(jù))。
正如圖1所示，SCR 2利用時鐘信號S2(SCLK_I、LRCLK_I)和該裝置的內(nèi)部采樣頻率變換參考時鐘信號S4(SCLK_O、LRCLK_O)，對音頻數(shù)據(jù)S1進行采樣頻率變換。利用SCR2對其執(zhí)行了采樣頻率變換的音頻數(shù)據(jù)S3被提供給AES輸出處理電路3。
AES輸出處理電路3將音頻數(shù)據(jù)S3和輔助數(shù)據(jù)S5轉(zhuǎn)換成原始的AES信號，并輸出該AES信號(AESO1、AESO2、AESO3)。
這就出現(xiàn)一個問題，根據(jù)具有圖1所示配置的采樣率變換器，由于在處理時間延遲上的不同，使得在SCR 2中用于各個通道的信號SRC2之間聲音定位(相位，均衡)不一致。
根據(jù)本發(fā)明實施例，一般應用下面的方法(1)、(2)等(1)一種在進行采樣頻率變換時，利用存儲器單元并且利用內(nèi)插處理器來實施的方法，所述存儲器單元隨后寫入輸入數(shù)據(jù)或過采樣輸入數(shù)據(jù)的數(shù)據(jù)，并繼續(xù)讀取按與寫入地址的規(guī)定地址差寫入的數(shù)據(jù)，所述內(nèi)插處理器對從存儲器單元讀取的數(shù)據(jù)進行內(nèi)插處理。在這個方法中，存儲器單元的寫入地址和讀取地址之間的地址差被優(yōu)化。在提供輸入數(shù)據(jù)的規(guī)定周期期間，優(yōu)化地址間的差而不進行任何限制，并且在規(guī)定周期之后，以一定限制執(zhí)行該優(yōu)化(見專利參考文獻1)。
(2)一種在用于采樣頻率變換處理的SRC之間設定公共參數(shù)的方法(下文中被稱作為“相位匹配模式處理”或“MP處理”)(見非專利參考文獻1)。
圖3是示出了使用該方法的相位匹配模式處理的采樣率變換器的一個配置例子的圖，并且與圖1中相同的元件被提供了相同的參考標號。在該采樣率變換器中，將SRC 4-1(相位主導)提供給第一通道，而將SRC 4-2(從屬1)和SRC 4-3(從屬2)分別提供給第二和第三通道，代替圖1中所示的相應的SRC 2-1、SRC 2-2、和SRC 2-3。
SRC 4-1的TDM_IN端接地，編碼3′b000(指示相位主導的設置碼)被提供給SRC 4-1的MMODE端?；诰幋a3′b000，SRC 4-1對從AES輸入處理電路1-1提供的音頻數(shù)據(jù)S1，與從音頻數(shù)據(jù)S1中檢測到的相位同步地執(zhí)行采樣頻率變換。接著，SRC 4-1多路復用檢測到的相位信息(相位匹配數(shù)據(jù))與經(jīng)過采樣頻率變換的音頻數(shù)據(jù)，然后輸出如圖4所示的多路復用數(shù)據(jù)。在圖3中，將相位匹配數(shù)據(jù)S6提供給SRC 4-2和SRC 4-3的TDM_IN端。
將編碼3′b100(指示從屬的設置碼)提供給SRC 4-2和SRC 4-3的MMODE端?；诰幋a3′b100，SRC 4-2和SRC 4-3分別對從AES輸入處理電路1-2和1-3的音頻數(shù)據(jù)S1與輸入到TDM IN端的匹配相位數(shù)據(jù)S6同步地進行采用頻率變換。
因此，SRC 4-1、SRC 4-2、和SRC 4-3分別與公共相位(由SRC 4-1檢測到的相位)同步地操作。
專利參考文獻1日本未審查專利公開No.2002-158619(0049，0067至0069段，圖1、2，6)。
非專利參考文獻1“(192kHz Stereo Asynchronous Sample RateConverter AD1896)192kHz立體聲異步采樣率變換器AD1896”模擬設備，摘自2005年11月7日，因特網(wǎng)<URL:http://www.analog.com/uploadedFiles/Data_Sheets/71654447AD1896_a.pdf>

發(fā)明內(nèi)容
假定輸入到SRC 4-1的音頻數(shù)據(jù)的相位與輸入到SRC 4-2或SRC 4-3的音頻數(shù)據(jù)的相位相互匹配，則具有圖3所示配置的采樣率變換器能夠展現(xiàn)充分的相位同步性能。然而，如果這些相位彼此之間不一致(例如，如果AES信號AESI1的傳輸線纜和AES信號AESI2或AESI3的傳輸線纜長度不同，或如果在AES輸入處理電路1中的處理時間延遲不同)，則就不可能獲得充分的相位同步性能，因為對具有相互偏離的相位的音頻數(shù)據(jù)的所述采樣頻率變換是與公共相位同步地進行的。
圖5是示出了在這一點上有所改進的采樣率變換器的一個配置的圖，并且與圖3中相同的那些元件假定具有同樣的參考標號。在各個SRC 4-1、4-2和4-3的前述步驟中采用了FIFO存儲器5-1、5-2和5-3。
在AES輸入處理電路1-1、1-2和1-3中采樣的時鐘信號S2(SCLK_I、LRCLK_I)作為寫時鐘信號被提供給各自的FIFO存儲器5-1、5-2和5-3。
同樣，在AES輸入處理電路1-1中采樣的時鐘信號S2(SCLK_I、LRCLK_I)作為讀時鐘信號被提供給FIFO存儲器5-1、5-2和5-3。
在AES輸入處理電路1-1中采樣的時鐘信號S2(SCLK_I、LRCLK_I)還被提供給了SRC 4-1、4-2和4-3。
FIFO存儲器5具有各自的功能，使得通過縮減由各通道的線纜長度和各AES輸入處理電路1的處理時間延遲所造成的相位差來調(diào)整輸入到各SRC 4的音頻數(shù)據(jù)的相位。
圖6是示出了FIFO存儲器5的操作定時的圖。圖上方的三列示出了各FIFO存儲器5-1、5-2和5-3分別寫入從AES信號AESI1、AESI2或AESI3中檢測到的各幀的音頻數(shù)據(jù)所在的定時。FIFO存儲器5-1、5-2和5-3在音頻數(shù)據(jù)的輸入定時處寫入輸入音頻數(shù)據(jù)。
圖下方的三列示出了各FIFO存儲器5-1、5-2和5-3讀音頻數(shù)據(jù)所在的定時。FIFO存儲器5-1、5-2和5-3在時鐘信號S2的生成定時處(具體來說，在相位主導側(cè)的通道的音頻數(shù)據(jù)的輸出定時處)從AES輸入處理電路1-1讀音頻數(shù)據(jù)。
其中的讀位置被設置為這樣的相位，其中用于相位主導側(cè)通道(即，圖的上邊一列)的輸入音頻數(shù)據(jù)的相位被延遲了1/2幀周期＝1/2fs(如果輸入的AES信號的采樣頻率是48kHz，則為10.4μsec)。
如果在±1/2fs的范圍內(nèi)，F(xiàn)IFO存儲器5的操作在從輸入的AES信號AESI1檢測到的音頻數(shù)據(jù)的相位和從輸入的AES信號AESI2或AESI3檢測到的音頻數(shù)據(jù)的相位之間不一致，則可以調(diào)整輸入到各SRC中的音頻數(shù)據(jù)的相位。
因此，能夠?qū)Φ哪骋惶囟〝?shù)量(圖3和圖5中的三個通道)的多通道音頻數(shù)據(jù)執(zhí)行采樣頻率變換處理，使得根據(jù)具有圖3和圖5中示出的相位匹配模式處理的采樣率變換器，通過相位同步操作來分別相互匹配通道的相位。
最近，多種環(huán)繞方法，如5.1ch(杜比(Dolby)數(shù)字)和7.1ch(杜比數(shù)字加)(Dolby(杜比)已進行商標注冊)，已用于數(shù)字廣播領域，等等。因此，除了特定數(shù)量的通道以外，能夠?qū)⒏鞣N通道數(shù)的多通道音頻信號輸入到一個采樣率變換器中。
為了執(zhí)行如上所述的各種通道數(shù)的多通道音頻數(shù)據(jù)的采樣頻率變換，可能有必要改變指派SRC的哪些通道執(zhí)行與輸入多通道音頻信號的通道數(shù)相對應的相位同步操作。
然而，由于已經(jīng)在具有圖3和5所示配置的采樣率變換器中確定了用于相位同步操作的SRC的通道(第一通道SRC 4-1用作相位主導，第二和第三通道SRC 4-2和4-3作為從屬)，因此不能靈活地改變多通道指派。
鑒于上述問題，本發(fā)明的發(fā)明人已經(jīng)意識到，有必要靈活地改變，對可以按照在具有多通道的采樣頻率變換電路的采樣頻率變換裝置中的輸入多通道信號的通道數(shù)來改變采樣頻率變換電路中哪些通道要相位同步的指派。
根據(jù)本發(fā)明的實施例，提供了一種具有用于多通道的采樣頻率變換電路的采樣頻率變換裝置，其分別輸出從輸入的數(shù)據(jù)信號中檢測到的相位信息。該采樣頻率變換裝置還包括處理器，其基于所提供的用于設置多通道的采樣頻率變換電路的任意兩個或兩個以上通道作為相位同步通道的設置信息，執(zhí)行下面的操作。該處理器將由兩個或兩個以上通道所用的采樣頻率變換電路輸出的相位信息，提供給兩個或兩個以上通道所用的采樣頻率變換電路的剩余通道中的采樣頻率變換電路，并且與相位信息同步地操作剩余通道中的采樣頻率變換電路。
在采樣頻率變換裝置中，基于所提供的設置信息，設定多通道的采樣頻率變換電路的任意兩個或兩個以上通道為要相位同步的通道。將由兩個或兩個以上通道所用的采樣頻率變換電路中的一個通道的采樣頻率變換電路所輸出的相位信息，提供給兩個或兩個以上通道所用的采樣頻率變換電路的剩余通道中的采樣頻率變換電路。接著，剩余通道的采樣頻率變換電路與相位信息的同步地操作。結(jié)果，在兩個或兩個以上通道的采樣頻率變換電路中執(zhí)行相位同步操作。
而且，在相位同步操作中，僅通過改變所提供的設置信息的內(nèi)容，就能夠非常容易地改變指派(多通道指派)采樣頻率變換電路中哪些通道在相位同步操作中被設置。
因此，可以在具有多通道的采樣頻率變換裝置中，按照輸入多通道信號的通道數(shù)，靈活地改變在相位同步操作中設置指派采樣頻率變換電路中的哪些通道。
接下來，根據(jù)本發(fā)明實施例的信號切換裝置包括用于多通道的分別輸入數(shù)字信號的輸入處理電路；用于多通道的分別輸出數(shù)字信號的輸出處理電路；以及用于切換在每個通道的輸入處理電路和每個通道的輸出處理電路之間的連接關系的開關電路。另外，信號切換裝置還包括采樣頻率變換電路，其每個都對輸入到每個通道的輸入處理電路中的數(shù)字信號進行采樣頻率變換，并且每個通道中的該采樣頻率變換電路輸出從輸入數(shù)字信號中檢測到的相位信息。該信號切換裝置還包括操作單元，設置信息生成器和處理器。操作單元設置多通道所用的采樣頻率變換電路中的任何兩個或兩個以上通道，作為要相位同步的通道。設置信息生成器生成設置信息，以通過操作單元顯示設置結(jié)果。由設置信息生成器生成的設置信息被提供給該處理器。該處理器，將由基于設置信息設定的兩個或兩個以上通道所用的采樣頻率變換電路中的一個通道所用的采樣頻率變換電路所輸出的相位信息，提供給兩個或兩個以上通道所用的采樣頻率變換電路的剩余通道所用的采樣頻率變換電路，并且與相位信息同步地操作剩余通道所用的采樣頻率變換電路。
在信號切換裝置中，每個通道包括采樣頻率變換電路。此外，提供操作單元，以便將多通道的采樣頻率變換電路多個通道中的任何兩個或兩個以上通道，設置為要相位同步的通道。
當用戶通過操作單元設置任意兩個或兩個以上通道時，生成顯示設置結(jié)果的設置信息。而且，當基于設置結(jié)果通過每個通道所用的采樣頻率變換電路，從輸入的數(shù)字信號中檢測到相位信息時，將其輸出。在上述相位信息中，將從兩個或兩個以上通道所用的采樣頻率變換電路中的一個通道所用的采樣頻率變換電路所輸出的相位信息，提供給兩個或兩個以上通道所用的采樣頻率變換電路的剩余通道所用的采樣頻率變換電路。該剩余通道所用的采樣頻率變換電路接著與相位信息的同步地操作。結(jié)果，在兩個或兩個以上通道所用的采樣頻率變換電路上執(zhí)行相位同步操作。
用戶能夠通過改變操作單元的設置內(nèi)容，來非常容易地對SRC的哪些通道來執(zhí)行相位同步操作改變指派(多通道指派)。
因此，如果對信號切換裝置的每個輸入通道提供采樣頻率變換電路，則能夠根據(jù)輸入多通道信號的通道數(shù)，通過改變操作單元的設置內(nèi)容，來靈活地指派(多通道指派)SRC的哪些通道來執(zhí)行相位同步操作。
根據(jù)本發(fā)明的實施例，采樣頻率裝置能夠表現(xiàn)出這樣的效果，即根據(jù)在具有多通道所用的采樣頻率變換電路的采樣頻率變換裝置中輸入的多通道信號的通道數(shù)，能夠靈活地改變對在相位同步操作中設置采樣頻率變換電路的哪些通道的指派。
根據(jù)本發(fā)明的實施例，信號切換裝置能夠表現(xiàn)出這樣的效果，即當采樣頻率變換電路提供給信號切換裝置的每個輸入通道時，根據(jù)輸入的多通道信號的通道數(shù)，通過用戶操作，能夠靈活地改變對相位同步操作中設置采樣頻率變換電路的哪些通道的指派。


圖1是示出了相關技術中采樣率變換器的配置例子的圖；
圖2是示出了從AES信號中采樣的時鐘信號SCLK_I和LRCLK_I的圖；圖3是示出了相關技術中采樣率變換器的另一結(jié)構(gòu)的圖；圖4是示出了用相位匹配數(shù)據(jù)多路復用的音頻數(shù)據(jù)的圖；圖5是示出了圖3中采樣率變換器的改進配置的例子的圖；圖6是示出了圖5中FIFO存儲器的操作定時的圖；圖7是示出了本發(fā)明實施例中所應用的采樣率變換器的配置例子的圖；圖8是示出了安裝有圖7所示的采樣率變換器的路由切換器的配置例子的圖；圖9是示出了圖8中GUI部分的相位同步通道設置GUI屏的圖；以及圖10是示出了本發(fā)明實施例中所應用的另一采樣率變換器的配置例子的圖。
具體實施例方式
將通過附圖中的例子對本發(fā)明實施例進行詳細描述。圖7是示出了本發(fā)明實施例中所應用的采樣頻率變換器(采樣率變換器)的一個配置例子的圖。包括圖5中相同的元件的其整個配置通過引用相同的參考標號來描述。
采樣率變換器對AES/EBU格式(下文中被稱作為AES信號)的數(shù)字音頻信號進行采樣頻率變換，并且對應于各個通道的輸入的AES信號(AESI1、AESI2，---AESIN(N表示如32這樣的整數(shù)))，提供AES輸入處理電路1-1、1-2、---1-N，F(xiàn)IFO存儲器5-1、5-2、---5-N，SRC(采樣率變換器IC)4-1、4-2、---4-N，和AES輸出處理電路3-1、3-2、---3-N(下文中，用于各個信號的電路概括地被稱作為AES輸入處理電路1，F(xiàn)IFO存儲器5，SRC 4，AES輸出處理電路3等)。
另外，將MP(相位匹配模式)操作設置電路6提供給采樣率變換器。MP操作設置電路6包括用于N輸入和(N-1)輸出的選擇器7、用于(N+1)輸入和(N-1)輸出的選擇器8以及MMODE設置碼生成電路9。
AES輸入處理電路1包括以下電路塊(1)至(3)(1)從輸入的AES信號的波形中采樣時鐘信號的電路(2)從輸入的AES信號中解調(diào)音頻數(shù)據(jù)的電路(3)從輸入的AES信號中采樣如音頻通道狀態(tài)位這樣的輔助數(shù)據(jù)的電路將來自于AES輸入處理電路1-1、1-2、---1-N的解調(diào)的音頻數(shù)據(jù)S1和采樣的時鐘信號S2(SCLK-I，LRCLK-I)(見圖2)作為寫時鐘信號提供給各自的FIFO存儲器5-1、5-2、---5-N。
將來自于AES輸入處理電路1-1、1-2、---1-N的采樣輔助數(shù)據(jù)S5提供給各自的AES輸出處理電路3-1、3-2、---3-N。
將AES輸入處理電路1-1中的采樣時鐘信號S2(SCLK_I、LRCLK_I)作為讀時鐘信號提供給FIFO存儲器5-1，并且同時提供給SRC 4-1。
進一步，經(jīng)AES輸入處理電路1-1、1-2、---1-N采樣的時鐘信號S2(SCLK_I、LRCLK_I)都輸入到MP操作設置電路6中的選擇器7的N個輸入端。
將來自于選擇器7的(N-1)個輸出端的輸出信號作為讀時鐘信號提供給第二通道至第N通道中的FIFO存儲器5-2、---5-N，并且同時提供給第二通道至第N通道中的SRC 4-2、---4-N。
FIFO存儲器5-1、5-2、---5-N利用分別來自于AES輸入處理電路1-1、1-2、---1-N的作為寫時鐘信號的時鐘信號S2(SCLK_I、LRCLK_I)寫入音頻數(shù)據(jù)S1。
此外，F(xiàn)IFO存儲器5-1利用作為讀時鐘信號的時鐘信號S2(SCLK_I、LRCLK_I)讀取從AES輸入處理電路1-1提供的音頻數(shù)據(jù)，并且FIFO存儲器5-2、---5-N相同的，利用以與后面描述的方式從選擇器7提供的作為讀時鐘信號的時鐘信號讀取音頻數(shù)據(jù)。
將從FIFO存儲器5-1、5-2、---5-N讀取的音頻數(shù)據(jù)提供給各個SRC 4-1、4-2、---4-N。
SRC 4-1的TDM_IN端接地，將編碼3′b000(顯示為相位主導的設置碼)不間斷地提供給SRC 4-1的MMODE端。在相位匹配模式處理中將SRC 4-1確定為相位主導。
SRC 4-1利用由AES輸入處理電路1-1提供的時鐘信號S2(SCLK_I、LRCLK_I)和該裝置的內(nèi)部采樣頻率變換參考時鐘信號S4(SCLK_O、LRCLK_O)，對從FIFO存儲器5-1與從該音頻數(shù)據(jù)中檢測到的相位信息同步地提供的音頻數(shù)據(jù)執(zhí)行采樣頻率變換。進一步，該SRC 4-1用對其執(zhí)行了采樣頻率變換的音頻數(shù)據(jù)(見圖4)與相位信息(相位匹配數(shù)據(jù))進行多路復用，并輸出該多路復用數(shù)據(jù)。
同時，按照隨后所描述的方式，從MP操作設置電路6中的選擇器8，將相位匹配數(shù)據(jù)或具有GND(接地)電平的數(shù)據(jù)提供給SRC 4-2、---4-N的TDM_IN端。此外，以隨后所述的方式，從MP操作設置電路6中的MMODE設置碼生成電路9，將編碼3′b000(指示相位主導的設置碼)和編碼3′b100(指示從屬的設置碼)中的一個提供給SRC 4-2、---4-N的MMODE端。
如果將編碼3′b100提供給各個SRC 4-2、---4-N，則利用從選擇器7提供的時鐘信號和該裝置的內(nèi)部采樣頻率變換參考時鐘信號S4(SCLK_O、LRCLK_O)，用隨后所述的方式，與從該音頻數(shù)據(jù)檢測的相位信息同步地，對從FIFO存儲器5-2、---5-N提供的各個音頻數(shù)據(jù)，進行采樣頻率變換。進一步，輸出經(jīng)采樣頻率變換后的音頻數(shù)據(jù)。
如果將編碼3′b000提供給各個SRC 4-2、---4-N，則利用從選擇器7提供的時鐘信號和該裝置的內(nèi)部采樣頻率變換參考時鐘信號S4(SCLK_O、LRCLK_O)，用隨后所述的方式，與從該音頻數(shù)據(jù)中檢測到的相位信息同步地，對從FIFO存儲器5-2、---5-N提供的各個音頻數(shù)據(jù)進行采樣頻率變換。SRC 4-2、---4-N用相位信息(相位匹配數(shù)據(jù))與對其執(zhí)行了采樣頻率變換的音頻數(shù)據(jù)多路復用，并輸出該多路復用后的數(shù)據(jù)。
將利用SRC 4-1、4-2、---4-N進行了采樣頻率變換的音頻數(shù)據(jù)S3分別提供給AES輸出處理電路3-1、3-2、---3-N。
AES輸出處理電路3-1、3-2、---3-N將音頻數(shù)據(jù)S3和輔助數(shù)據(jù)S5轉(zhuǎn)換為原始的AES信號，并輸出該AES信號(AESO1、AESO2、---AESON)。
由SRC 4-1、4-2、---4-N輸出的相位匹配數(shù)據(jù)S6都被輸入到MP操作設置電路6中的選擇器8的(N+1)個輸入端中的N個輸入端。將具有GND(接地)電平的數(shù)據(jù)輸入到選擇器8的一個剩余輸入端。
將選擇器8的(N-1)個輸出端的輸出信號提供給第二通道至第N通道的SRC 4-2、---4-N的TDM_IN端。
MP操作設置電路6根據(jù)向其提供的“相位同步通道設置信息”操作。相位同步通道設置信息用于設置第一通道到第N通道中的SRC 4-1到4-N中的任意兩個或兩個以上通道為相位同步通道。
選擇器7從具有基于相位同步通道設置信息設置的兩個或兩個以上通道設置的最小通道號的通道的AES輸入處理電路1，選擇時鐘信號S2(SCLK_I、LRCLK_I)，并且將時鐘信號提供給兩個或兩個以上通道的SRC 4和FIFO存儲器5(第一通道的SRC 4-1和FIFO存儲器5-1除外)。
選擇器8從具有基于相位同步通道設置信息設置的兩個或兩個以上通道的最小通道號的通道的SRC 4，選擇相位匹配數(shù)據(jù)S6，并且將相位匹配數(shù)據(jù)提供給剩余通道的SRC 4的TDM_IN端。此外，選擇器8選擇具有GND(接地)電平的數(shù)據(jù)，并將該數(shù)據(jù)提供給最小通道的SRC 4的TDM_IN端(第一通道的SRC 4-1除外)。
MMODE設置碼生成電路9將編碼3′b000提供給通道的SRC 4的MMODE端，該通道具有基于相位同步通道設置信息設置的兩個或兩個以上通道的SRC的最小通道號(第一通道的SRC 4-1除外)，并且將編碼3′b100(顯示為從屬的設置碼)提供給剩余通道的SRC 4的MMODE端。
因此，具有基于相位同步通道設置信息設置的兩個或兩個以上通道的SRC 4的最小通道號(包括被確定為相位主導的SRC 4-1)的通道的SRC 4，與SRC 4本身檢測到的相位信息同步地執(zhí)行采樣頻率變換處理，并且剩余通道的SRC 4與由最小通道的SRC 4檢測到的相位信息(相位主導數(shù)據(jù))同步地執(zhí)行采樣頻率變換處理。結(jié)果，用于兩個或兩個以上通道的SRC 4能夠與相位信息同步操作。
而且，僅僅通過改變提供給MP操作設置電路6的相位同步通道設置信息來改變指派(多通道指派)哪個SRC 4的通道執(zhí)行相位同步操作。
具體來說，如果提供了對第一至第三通道設置的相位同步通道設置信息，例如，第一至第三SRC 4(三個通道)就能夠執(zhí)行相位同步操作(SRC 4-1作為相位主導，而SRC 4-2和4-3當作從屬)。
另外，如果提供了對第三至第八通道設置的相位同步通道設置信息，例如，第三至第八SRC 4(六個通道)就能夠執(zhí)行相位同步操作(SRC 4-3作為相位主導，而SRC 4-4至4-8作為從屬)。
因此，在一個具有SRC 4的N個通道(例如，三十二個通道)的采樣率變換器中，可以根據(jù)輸入多通道音頻信號(例如，5.1ch環(huán)繞或7.1ch環(huán)繞)的通道數(shù)，通過改變提供給MP操作設置電路6的相位同步通道設置信息，靈活地改變指派SRC 4的哪些通道執(zhí)行相位同步的操作。
而且，利用如圖6所示出的時鐘信號S2作為讀時鐘信號，從兩個或兩個以上通道的FIFO存儲器5中讀取音頻數(shù)據(jù)，該讀時鐘信號由具有基于相位同步設置信息設置的兩個或兩個以上通道的最小通道號的通道(其中SRC4作為相位主導的通道)的AES輸入處理電路1采樣。
因此，如果AES信號AESI1至AESIN的傳輸線纜的長度不同，或如果AES輸入處理電路1之間的處理時間延遲不同，則可以通過縮減相位差，調(diào)整輸入到用于兩個或兩個以上通道的SRC 4的音頻數(shù)據(jù)的相位，從而展現(xiàn)充分的相位同步性能。
接下來，將描述其中在圖7中示出的采樣率變換器(即用于廣播業(yè)務的設備)的例子。路由切換器是輸入多個通道的信號(來自于麥克風，VTR等的音頻信號)，并將切換要輸出的該音頻信號至相應的設備(程序傳輸裝置，編輯裝置等)的裝置。
圖8是示出了安裝有圖7所示的采樣率變換器的路由切換器的配置例子的圖。在圖8中，與圖7所示的相同的元件采用同樣的參考標號，并且因此忽略其描述。
在路由切換器中，以下的電路(1)至(3)分別設在圖7所示的各通道的SRC4-1、4-2、---4-N和AES輸出處理電路3-1、3-2、---3-N之間(1)用于各通道12-1、12-2、---12-N的輔助數(shù)據(jù)耦合電路(2)矩陣切換電路13(3)用于各通道14-1、14-2、---14-N的音頻處理電路這里，將由AES輸入處理電路1采樣的輔助數(shù)據(jù)S5提供給輔助數(shù)據(jù)耦合電路12，而非AES輸出處理電路3。輔助數(shù)據(jù)耦合電路12將輔助數(shù)據(jù)與從SRC 4提供的音頻數(shù)據(jù)相耦合，并將該音頻數(shù)據(jù)發(fā)送至矩陣切換電路13。
矩陣切換電路13包括與多個輸出信號線相交的多個輸入信號線，以及在每個相交點提供的連接開關(半導體元件)。用于相應通道的AES輸入處理電路1和用于相應通道的AES輸出處理電路3之間的連接關系(AES信號的輸出目的地)使用連接開關接通或斷開。來自于相應通道的輔助數(shù)據(jù)耦合電路12的音頻數(shù)據(jù)被輸入到輸入信號線上。將從輸出信號線輸出的音頻數(shù)據(jù)提供給相應通道的音頻處理電路14。
音頻處理電路14執(zhí)行數(shù)字信號處理，例如調(diào)節(jié)電平、濾波、加重(emphasis)和軟切換(緊接在矩陣切換電路1 3進行轉(zhuǎn)換之前，通過衰減聲音降低噪聲的處理)。將音頻數(shù)據(jù)輸入到相應通道的輔助數(shù)據(jù)耦合電路12。將由音頻處理電路14處理的音頻數(shù)據(jù)提供給AES輸出處理電路3。
應該注意到，在圖8中僅示出了用于N個通道的路由切換器，然而，實際上，該路由切換器包括具有用于N個通道的AES輸入處理電路1、FIFO存儲器5、SRC 4和輔助數(shù)據(jù)耦合電路12的多個輸入插槽(例如，八個插槽)。同樣，路由切換器包括具有用于N個通道的音頻處理電路14和AES輸出處理電路3的多個輸出插槽(例如，八個插槽)。而且，輸入插槽中的所有通道和輸出插槽中的所有通道之間的連接關系(輸入到所有輸入插槽的AES信號的輸出目的地)是由一個矩陣切換電路13切換的。
該路由切換器還包括GUI部分11。該GUI部分11是為用戶在GUI(圖形用戶界面)屏上執(zhí)行路由切換器的各種設置的操作單元。GUI部分11包括顯示和輸入設備，如鍵盤和鼠標。
相位同步通道設置(將圖8中第一至第N通道的SRC 4-1、4-2、---4-N的任意兩個或兩個以上通道設置為相位同步通道)還被包括在根據(jù)GUI部分11的設置項目中。圖9是示出了用于相位同步通道設置的GUI顯示屏的圖。
GUI屏的左邊縱列中的輸入、插槽3、插槽4、插槽7、插槽8、插槽11、插槽12、插槽15和插槽16表示提供給路由切換器的八個輸入插槽的插槽號(輸出插槽的插槽號表示為1、2、5、6、9、10、13和14)。
插槽3右邊的(1-16)和(17-32)表示插槽號為3的輸入插槽的32個通道的通道數(shù)1至32。插槽4右邊的(33-48)和(49-64)表示插槽號為4的輸入插槽的32個通道的通道數(shù)33至64。其后，用相同的方式表示每個插槽號的輸入插槽的通道數(shù)，最后的插槽16右邊的(225-240)和(241-256)表示插槽號為16的輸入插槽的32個通道的通道數(shù)225至256。
在通道(1-16)、(17-32)至(225-240)以及(241-256)右邊提供設置列，用于設置要相位同步的通道。標號1、2、---16被安排在設置列上端的水平方向上。直接位于1、2、---16的每個數(shù)字下面的沿著(1-16)行的直線的行表示各位置通道數(shù)1、2、---16；具有行(17-32)的那些表示通道數(shù)17、18、---32的各個位置，行(33-48)的那些表示通道數(shù)33、34、---48，---的各位置，行(241-256)的那些是通道數(shù)241、242、---256的位置。
下面將描述GUI屏幕上設置相位同步通道的方法。首先，用鼠標單擊設置列上的相關通道數(shù)位置，以選擇一個通道數(shù)來操作用于總共256個通道的8個輸入插槽中的SRC 4(圖8)(即，變換音頻信號的采樣頻率)，單擊的位置用符號“*”標記(或者，可以用鍵盤來打出符號“*”)。
在圖9中，符號“*”被提供給在插槽3的第三至第五，第九至第十一，和第21的通道(通道數(shù)3至5、9至11、和21)的位置、插槽4的第十五至第十八通道(通道數(shù)47至50)的位置，以及第六至第八、第十一和第十二通道(通道數(shù)70至72、75和76)的位置。
隨后，在對沿著具有相同插槽號的行的插槽的相互鄰近的通道數(shù)的位置和分別被提供有符號“*”的位置遭受相位同步的兩個或兩個以上通道的通道數(shù)的位置上拖動鼠標。然后，在符號“*”和“*”之間以連接方式顯示符號“＝＝”(或者，可以用鍵盤在符號“*”和“*”之間打字輸入符號“＝＝”)。
在圖9中，顯示“＝＝”，使得插槽3的第三至第五通道(通道號3至5)的位置被連接。另外，顯示符號“＝＝”，使得插槽4的第十五至第十八通道(通道號47至50)的位置被連接。同樣，顯示符號“＝＝”，使得插槽7的第十一和第十二通道(通道號75和76)的位置被連接。
因此，完成了以下設置完成用于相位同步操作的通道號3至5的SRC 4的設置，用于相位同步操作的通道號47至50的SRC 4的設置，以及用于相位同步操作的通道號為75至76的SRC 4的設置。
應該注意到，在設置列下側(cè)的FREQ的列被用來在變換后，在SRC 4中分別針對各輸入插槽，從48kHz、96kHz、和192kHz中選擇采樣頻率。在該列中，只要用鼠標單擊排列在水平方向上的插槽3、插槽4、插槽7、插槽8、插槽11、插槽12、插槽15或插槽16的所希望插槽號的正好下面的位置，顯示該插槽號的輸入插槽的采樣頻率選擇結(jié)果就會通過觸發(fā)(toggle)操作按48kHz、96kHz、192kHz和48kHz的順序被切換。
因此，在規(guī)定將被操作的SRC 4、設置相位同步通道以及選擇采樣頻率之后，在鍵盤上按下“S”鍵，使得指示特定結(jié)果、設置結(jié)果以及選擇結(jié)果的信號，從GUI部分11發(fā)送到控制整個路由切換器的CPU 10(圖8)。
CPU 10基于相位同步通道的設置結(jié)果，生成諸如在此前所描述的相位同步通道設置信息，并且將該相位同步通道設置信息提供給MP操作設置電路6。
此外，基于SRC 4的那些特定結(jié)果和采樣頻率的選擇結(jié)果，CPU 10控制每個SRC 4的操作的通或斷，以及在采樣頻率變換之后，將要操作的每個SRC 4中的采樣頻率(省去了來自于CPU 10至SRC 4的控制信號，因此在圖8中未示出)。
根據(jù)這個路由切換器，用戶能夠通過改變圖9中GUI屏幕上設置的內(nèi)容，容易地改變以便指派(多通道指派)SRC 4的哪些通道被相位同步。因此，如果將該采樣頻率變換器提供給路由切換器的每個輸入通道，則根據(jù)輸入的多通道音頻信號的通道號(例如，根據(jù)5.1ch環(huán)繞或7.1ch環(huán)繞)，通過用戶在GUI屏幕上的操作，能夠靈活地改變指派采樣頻率變換電路中的哪些通道來被相位同步。
最后，圖10示出了加入了保護電路的例子，以作為本發(fā)明所提供實施例中采樣率變換器的另一個配置示例，該保護電路用于保護圖7所示的采樣率變換器免受不足的輸入音頻信號。在圖10中，與圖7中相同的元件被提供了相同的參考標號，因此不再對其描述。
在采樣率變換器中，將其中對輸入的AES信號測量音頻數(shù)據(jù)的采樣頻率的頻率測量電路15添加到每個通道的AES輸入處理電路1中。
另外，將屏蔽電路16提供到信號路徑，以將相位同步通道設置信息發(fā)送到MP操作設置電路6中的選擇器7、8以及MMODE設置碼生成電路9。而且，將表示采樣頻率的測量結(jié)果的信號從每個通道的AES輸入處理電路1中的頻率測量電路15提供給了屏蔽電路16。
從測量結(jié)果中，屏蔽電路16相互比較已經(jīng)被設置為與相位同步通道設置信息相位同步的通道的頻率測量電路之間的測量結(jié)果。而且，如果將測量結(jié)果相互匹配，則直接輸出已輸入的相位同步通道設置信息，并將其提供給選擇器7、8和MMODE設置碼生成電路9。
相反，當測量結(jié)果相互不匹配時，屏蔽電路16生成獨立的操作設置信息以獨立操作通道的SRC 4(獨立操作設置信息被用作用于設置的設置信息，使得來自于自己通道的AES輸入處理電路1的時鐘信號S2(SCLK_I、LRCLK_I)通過選擇器7分別提供給那些通道的FIFO存儲器5和SRC 4，從自己的SRC 4分別輸出的相位匹配數(shù)據(jù)通過選擇器8提供給通道的SRC 4，并且將編碼3′b000(顯示為相位主導的設置碼)從MMODE設置碼生成電路9提供給那些通道的SRC 4)。而且，輸入的相位同步通道設置信息被獨立的操作設置信息屏蔽(覆蓋)，并且將該獨立的操作設置信息提供給選擇器7、8和MMODE設置碼生成電路9。
增加這樣的頻率測量電路15和屏蔽電路16的理由包括以下的理由。由于在相位同步操作中，相位匹配模式處理被用來執(zhí)行具有輸入音頻信號的互相相等的采樣頻率的那些采樣率變換器，則當在相位同步操作中，設置具有輸入音頻信號的不同采樣頻率的采樣率變換器時，該采樣頻率變換處理就基于錯誤的參數(shù)執(zhí)行。
因此，如果用戶在圖9的相位同步通道設置GUI屏幕上針對輸入音頻信號的不同采樣頻率錯誤地設置兩個或兩個以上通道，則就會基于如圖7所示配置的各個通道的SRC 4的錯誤參數(shù)，執(zhí)行采樣頻率變換處理。
相反，如果該設置已經(jīng)不準確，則能夠通過增加那些頻率測量電路15和屏蔽電路16來終止相位匹配模式處理，以便獨立地操作用于各個通道的SRC 4。結(jié)果，可以避免具有錯誤參數(shù)的采樣頻率變換處理。
應該注意，如果測量了用于各通道的輸入音頻信號的采樣頻率，并且各個將要設置為相位同步的通道的測量結(jié)果相互不匹配，則如圖10所示的例子，對通道的SRC 4進行獨立操作。然而，在此替代地，或除此之外，除了從采樣頻率之外，還有可能從其它因素中檢測出是否將不足的音頻信號輸入到了被設置為要相位同步的通道中。如果輸入了不足的音頻信號，則對各個通道的SRC 4獨立操作。
除了采樣頻率之外的因素的例子包括提供的音頻信號的存在或不存在(用于發(fā)送音頻信號的線纜連接斷開，以及在提供音頻信號一側(cè)的裝置斷電)、AES輸入處理電路1中音頻數(shù)據(jù)的解調(diào)結(jié)果(例如這種情況由于缺少PLL鎖定，沒有正常地進行解調(diào))、以及AES輸入處理電路1的奇偶校驗結(jié)果。
在前面所述的實施例中，MP操作設置電路6設置具有兩個或兩個以上通道的SRC 4中的具有最小通道號的SRC 4，作為基于相位同步通道設置信息設置的相位主導(在這種情況下，第一通道SRC 4-1被確定為相位主導)。然而，MP操作設置電路6并不局限于此。MP操作設置電路6可以包括兩個或兩個以上通道的SRC 4中作為相位主導的適當通道的SRC 4(在第一通道中，時鐘信號(SCLK_I、LRCLK_I)從選擇器7提供給了FIFO存儲器5和SRC 4，而所述編碼從作為第二通道至第N通道的MMODE設置碼生成電路提供)。
在圖9所示的相位同步通道設置GUI屏幕上，沿著具有相同插槽號的行的插槽中的相鄰通道號的通道被設置為要相位同步的通道。然而，該相位同步通道設置GUI屏幕并不局限于此。在相位同步通道設置GUI屏幕中，GUI部分11可以顯示這樣的GUI屏，其中在沿著具有相同插槽號的行的插槽中相互間隔的通道號的兩個或兩個以上通道被設置為要相位同步的通道。
圖7中示出的采樣頻率變換器安裝在圖8所示實施例的路由切換器中。然而，圖7中示出的采樣率變換器可以安裝在用于輸入多通道的音頻信號的裝置(如，音頻混頻器)上，而不是路由切換器上。
此外，圖7示出了用于AES信號的采樣率變換器。然而，在所述采樣率變換器可適合于多個信道的范圍內(nèi)，根據(jù)本發(fā)明實施例的采樣頻率變換裝置還可以應用于對其輸入除了AES信號外的數(shù)字音頻信號或除了數(shù)字音頻信號外的數(shù)字信號的裝置。
本領域技術人員應該明白，在權(quán)利要求或其等價物的范圍內(nèi)，可以根據(jù)設計要求和其它因素進行各種修改、組合、子結(jié)合和改進。
相關申請交叉參考本申請包含于2005年11月14日向日本特許廳提交的日本專利申請JP2005-329068相關的主題，在此通過引用合并其全部內(nèi)容。
權(quán)利要求
1.一種具有用于多通道的采樣頻率變換電路的采樣頻率變換裝置，包括檢測器，用于檢測輸入到每個通道的采樣頻率變換電路的數(shù)字信號的相位信息；輸入部分，用于輸入用于多個通道的采樣頻率變換電路中要相位同步的兩個或兩個以上通道的采樣頻率變換電路所用的設置信息；相位信息提供器，用于將按輸入給輸入部分的設置信息指派的所述兩個或兩個以上通道的采樣頻率變換電路中的用于特定通道的采樣頻率變換電路的相位信息，提供給除特定通道的采樣頻率變換電路之外的兩個或兩個以上通道所用的采樣頻率變換電路中的用于剩余通道的采樣頻率變換電路；采樣頻率變換器，用于與從所述相位信息提供器提供的特定通道所用的相位信息同步地，對所述剩余通道的采樣頻率變換電路的相位信息，執(zhí)行采樣頻率變換。
2.如權(quán)利要求1所述的采樣頻率變換裝置，還包括選擇器，用于基于由每個通道的檢測器檢測到的輸入相位信息，選擇特定通道；第一編碼生成器，用于指導特定通道所用的采樣頻率變換電路，與由檢測器檢測到的特定通道的相位信息的同步地操作；第二編碼生成器，用于指導剩余通道所用的采樣頻率變換電路與由檢測器提供的相位信息同步地操作。
3.如權(quán)利要求2所述的采樣頻率變換裝置，其中所述相位信息包括用于相位匹配模式處理的相位匹配數(shù)據(jù)；所述第一編碼生成器將指示“相位主導”的編碼提供給特定通道所用的采樣頻率變換電路；以及第二編碼生成器將指示“從屬”的編碼提供給剩余通道所用的采樣頻率變換電路。
4.如權(quán)利要求1所述的采樣頻率變換裝置，還包括存儲器單元，用于暫時存儲連接到每個通道的采樣頻率變換電路的前段的輸入信號；寫時鐘提供器，用于將從每個通道的輸入信號采樣的時鐘信號作為寫時鐘信號提供給每個通道的存儲器單元；讀時鐘提供器，用于將選定的時鐘信號提供給兩個或兩個以上通道的存儲器單元，而該選定的時鐘信號根據(jù)從每個通道的輸入信號采樣的時鐘信號的設置信息，通過選擇特定通道的時鐘信號來確定；以及轉(zhuǎn)換時鐘提供器，用于將讀時鐘信號作為采樣頻率變換時鐘信號，提供給兩個或兩個以上通道的采樣頻率變換電路。
5.如權(quán)利要求1所述的采樣頻率變換裝置，還包括頻率測量電路，用于測量在采樣頻率變換電路的前段的每個通道的輸入數(shù)字信號的頻率；控制器，假定兩個或兩個以上通道所用的頻率測量電路的測量結(jié)果相互不一致時，則獨立操作兩個或兩個以上通道所用的采樣頻率變換電路。
6.一種信號切換裝置，其包括用于輸入數(shù)字信號的多通道所用的輸入處理電路；用于輸出數(shù)字信號的多通道所用的輸出處理電路，以及用于切換每個通道的輸入處理電路和每個通道的輸出處理電路之間的連接的切換電路，該信號切換裝置包括采樣頻率變換電路，用于將輸入到每個通道的輸入處理電路中的數(shù)字信號變換為采樣變換頻率；檢測器，用于從按每個通道的采樣頻率變換電路輸入的數(shù)字信號中檢測相位信息；操作單元，用于將多通道的采樣頻率變換電路中的兩個或兩個以上通道所用的采樣頻率變換電路按相位同步通道設置；設置信息生成器，用于生成由操作單元指示的設置結(jié)果；相位信息提供器，用于將通過從設置信息生成器生成的設置信息指派的兩個或兩個以上通道所用的采樣頻率變換電路中的特定通道所用的采樣頻率變換電路的相位信息，提供給剩余通道所用的采樣頻率變換電路；以及采樣頻率變換器，用于與特定通道的被提供相位信息同步地，對從相位信息提供器提供的通道的相位信息，執(zhí)行采樣頻率變換。
7.如權(quán)利要求6所述的信號切換裝置，其中操作單元從屏幕上顯示的多個通道的通道號，選擇要相位同步的兩個或兩個以上通道的通道號。
8.如權(quán)利要求6所述的信號切換裝置，還包括選擇器，用于基于由每個通道的檢測器檢測出的輸入相位信息，選擇特定通道；第一編碼生成器，用于指導特定通道所用的采樣頻率變換電路，以與由檢測器檢測到的特定通道的相位信息的同步地操作，第二編碼生成器，用于指導剩余通道所用的采樣頻率變換電路，以與由選擇器提供的相位信息的同步地操作。
9.如權(quán)利要求8所述的信號切換裝置，其中所述相位信息包括用于相位匹配模式處理的相位匹配數(shù)據(jù)；第一編碼生成器將指示“相位主導”的編碼提供給特定通道所用的采樣頻率變換電路；以及第二編碼生成器將指示“從屬”的編碼提供給剩余通道所用的采樣頻率變換電路。
10.如權(quán)利要求6所述的信號切換裝置，還包括存儲器單元，用于暫時存儲連接到每個通道的采樣頻率變換電路的前段的輸入信號；寫時鐘提供器，用于將從每個通道的輸入信號采樣的時鐘信號作為寫時鐘信號提供給每個通道的存儲器單元；讀時鐘提供器，用于將選定的時鐘信號提供給兩個或兩個以上通道的存儲器單元，而該選定的時鐘信號根據(jù)從每個通道的輸入信號采樣的時鐘信號的設置信息，通過選擇特定通道的時鐘信號來確定；以及轉(zhuǎn)換時鐘提供器，用于將讀時鐘信號作為采樣頻率變換時鐘信號，提供給兩個或兩個以上通道的采樣頻率變換電路。
11.如權(quán)利要求6所述的信號切換裝置，還包括頻率測量電路，用于測量在輸入處理電路中的每個通道的輸入數(shù)字信號的頻率；控制器，假定兩個或兩個以上通道所用的頻率測量電路的測量結(jié)果相互不一致時，則獨立操作兩個或兩個以上通道所用的采樣頻率變換電路。
全文摘要
一種具有多通道所用的采樣頻率變換電路的采樣頻率變換裝置，包括檢測器，用于檢測輸入到每個通道的變換電路的數(shù)字信號的相位信息；以及輸入部分，用于輸入要相位同步的兩個或兩個以上通道的所述變換電路所用的設置信息。該裝置還包括相位信息提供器，用于將由輸入給輸入部分的設置信息所指派的特定通道所用的切換電路中的相位信息提供給除特定通道的所述變換電路之外的兩個或兩個以上通道的那些所述變換電路中的剩余通道中的變換電路；以及采樣頻率變換器，用于與相位信息提供器提供的特定通道所用的相位信息同步地，對剩余通道的變換電路的相位信息，執(zhí)行采樣頻率變換。
文檔編號H03H17/08GK101051825SQ20061006443
公開日2007年10月10日 申請日期2006年11月14日 優(yōu)先權(quán)日2005年11月14日
發(fā)明者水谷知二 申請人:索尼株式會社