一種低失調運算放大器的制造方法
【技術領域】
[0001]本發(fā)明涉及運算放大器技術領域，特別是涉及一種低失調運算放大器。
【背景技術】
[0002]一個理想的運算放大器，當輸入電壓為0時，輸出電壓也應為0。但實際上現有技術中，它的差分輸入級很難做到完全對稱，通常在輸入電壓為0時，存在一定的輸出電壓，通常把這個輸出電壓稱為失調電壓。運算放大器的失調電壓是衡量運放性能的一個很重要的參數，過大的失調電壓在運放放大信號時會按比例增加，這將嚴重影響運算放大器的精度。失調電壓主要由工藝以及電路系統(tǒng)兩方面產生。電路系統(tǒng)上會由于一些電路結構的原因會造成失調，傳統(tǒng)的抑制方法是將一級差分放大電路替換為完全對稱的對稱差分放大電路，這種方法的優(yōu)點是可以有效降低失調，但缺點是運算放大器的增益變小。
[0003]因此，如何提供一種既有較大的放大增益又能有效抑制失調電壓的低失調運算放大器是本領域技術人員目前需要解決的問題。

【發(fā)明內容】

[0004]本發(fā)明的目的是提供一種低失調運算放大器，在低失調運算放大器的一級差分放大電路的后面引入了與之對稱的對稱差分放大電路。這樣一級差分放大電路在保證足夠的增益下，通過與之對稱設計的對稱差分放大電路消除由于一級差分放大電路的不對稱性造成的失調電壓，從而使得低失調運算放大器既達到較大的增益又失調電壓進行了有效地抑制。
[0005]為解決上述技術問題，本發(fā)明提供了一種低失調運算放大器，包括一級差分放大電路、對稱差分放大電路、對稱信號產生電路以及二級對稱輸出放大電路，其中:
[0006]所述一級差分放大電路的輸出端與所述對稱差分放大電路的第一輸入端連接，所述一級差分放大電路用于將輸入信號放大后得到一級放大電壓并輸出至所述第一輸入端;
[0007]所述對稱差分放大電路的第二輸入端與所述對稱信號產生電路的輸出端連接；其中，所述對稱信號產生電路用于生成與所述一級差分放大電路產生的失調電壓極性相同、大小相等的對稱電壓，并將所述對稱電壓輸出至所述第二輸入端；
[0008]所述對稱差分放大電路的輸出端與所述二級對稱輸出放大電路連接，所述對稱差分放大電路用于對所述一級放大電壓以及所述對稱電壓組成的輸入信號進行對稱差分放大，得到對稱差分放大電壓并輸出至所述二級對稱輸出放大電路，所述二級對稱輸出放大電路用于對所述對稱差分放大電壓放大后輸出放大信號。
[0009]優(yōu)選地，所述一級差分放大電路具體包括第一 PM0S、第二 PM0S、第三PM0S以及有源負載電路，其中:
[0010]所述第三PM0S的源極與電源連接，所述第三PM0S的柵極與偏置電壓極接，所述第三PM0S的漏極分別與所述第一 PM0S以及所述第二 PM0S的源極連接，所述第一 PM0S的柵極接所述輸入信號的負極，所述第一 PMOS的漏極與所述有源負載電路的第一端連接，所述第二 PMOS的柵極接所述輸入信號的正極，所述第二 PMOS的漏極作為所述一級差分放大電路的輸出端，與所述有源負載電路的第二端連接，所述有源負載電路的第三端接地。
[0011]優(yōu)選地，所述第一有源負載電路具體包括第一 NM0S和第二 NM0S，其中:
[0012]所述第一 NM0S的漏極作為所述有源負載電路的第一端，所述第一 NM0S的柵極分別與其漏極以及所述第二 NM0S的柵極連接，所述第一 NM0S的源極接地，所述第二 NM0S的漏極作為所述有源負載電路的第二端，所述第二 NM0S的源極接地。
[0013]優(yōu)選地，所述對稱差分放大電路具體包括第四PM0S、第五PM0S、第六PM0S、第三NM0S以及第四NM0S，其中:
[0014]所述第六PM0S的源極與所述電源連接，所述第六PM0S的柵極與所述偏置電壓連接，所述第六PM0S的漏極分別與所述第四PM0S的源極以及所述第五PM0S的源極連接，所述第四PM0S的柵極作為所述第一輸入端，與所述一級差分放大電路的輸出端連接，所述第四PM0S的漏極與所述第三NM0S的漏極連接，所述第五PM0S的柵極作為所述對稱差分放大電路的第二輸入端，與所述對稱信號產生電路的輸出端連接，所述第五PM0S的漏極與所述第四NM0S的漏極連接，所述第三NM0S的柵極分別與其漏極以及所述二級對稱輸出放大電路的第一輸入端連接，所述第三NM0S的源極接地，所述第四NM0S的柵極分別與其漏極以及所述二級對稱輸出放大電路的第二輸入端連接，所述第四NM0S的源極接地。
[0015]優(yōu)選地，所述對稱信號產生電路具體包括第七PM0S、第八PM0S以及第五NM0S，其中:
[0016]所述第七PM0S的源極與所述電源連接，所述第七PM0S的柵極與所述偏置電壓連接，所述第七PM0S的漏極與所述第八PM0S的源極連接，所述第八PM0S的柵極作為所述對稱信號產生電路的輸入端，與調零電壓連接，所述第八PM0S的漏極作為所述對稱信號產生電路的輸出端，分別與所述對稱差分放大電路的第二輸入端以及所述第五NM0S的漏極連接，所述第五NM0S的柵極與其漏極連接，所述第五NM0S的源極接地，其中，所述第七PM0S的寬長比是所述第三PM0S的寬長比的1/2，所述第一 PM0S的寬長比等于所述第八PM0S的寬長比，所述第一 NM0S的寬長比等于所述第五NM0S的寬長比。
[0017]優(yōu)選地，所述二級對稱輸出放大電路具體包括第九PM0S、第十PM0S、第六NM0S以及第七NM0S，其中:
[0018]所述第九PM0S的源極與所述電源連接，所述第九PM0S的柵極分別與其漏極以及所述第十PM0S的柵極連接，所述第九PM0S的漏極與所述第六NM0S的漏極連接，所述第六NM0S的柵極作為所述二級對稱輸出放大電路的第一輸入端，所述第六NM0S的源極接地，所述第十PM0S的源極與所述電源連接，所述第十PM0S的漏極作為所述二級對稱輸出放大電路的輸出端，與所述第七NM0S的漏極連接，所述第七NM0S的柵極作為所述二級對稱輸出放大電路的第二輸入端，所述第七NM0S的源極接地。
[0019]本發(fā)明提供的一種低失調運算放大器，在低失調運算放大器的一級差分放大電路的后面引入了與之對稱的對稱差分放大電路。這樣一級差分放大電路在保證足夠的增益下，通過與之對稱設計的對稱差分放大電路消除由于一級差分放大電路的不對稱性造成的失調電壓，從而使得低失調運算放大器既達到較大的增益又失調電壓進行了有效地抑制。
【附圖說明】
[0020]為了更清楚地說明本發(fā)明實施例中的技術方案，下面將對現有技術和實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。
[0021]圖1為本發(fā)明提供的一種低失調運算放大器的結構示意圖；
[0022]圖2為本發(fā)明提供的另一種低失調運算放大器的結構示意圖；
[0023]其中，圖2 中，P1—第一 PM0S，P2—第二 PM0S，P3—第三 PM0S，P4—第四 PM0S，P5—第五 PMOS，P6—第六 PMOS，P7—第七 PMOS，P8—第八 PMOS，P9—第九 PMOS，P10—第十 PM0S，N1—第一 NMOS，N2—第二 NMOS，N3—第三 NMOS，N4—第四 NMOS，N5—第五 NMOS，N6—第六NMOS，N7—第七 NM0S。
【具體實施方式】
[0024]本發(fā)明的核心是提供一種低失調運算放大器，在低失調運算放大器的一級差分放大電路的后面引入了與之對稱的對稱差分放大電路。這樣一級差分放大電路在保證足夠的增益下，通過與之對稱設計的對稱差分放大電路消除由于一級差分放大電路的不對稱性造成的失調電壓，從而使得低失調運算放大器既達到較大的增益又失調電壓進行了有效地抑制。
[0025]為使本發(fā)明實施例的目的、技術方案和優(yōu)點更加清楚，下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所