支持壓力測(cè)試的具有柵極鉗位的驅(qū)動(dòng)器電路的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明總體上涉及一種電子電路，尤其涉及驅(qū)動(dòng)器電路。
【背景技術(shù)】
[0002] 本領(lǐng)域技術(shù)人員熟悉在高端驅(qū)動(dòng)器、低端驅(qū)動(dòng)器或半橋驅(qū)動(dòng)器拓?fù)渲胁捎肗MOS功率晶體管的驅(qū)動(dòng)器電路的設(shè)計(jì)和實(shí)施方式。例如，在高端實(shí)施方式中，NMOS功率晶體管 的漏極端子禪合至供給電壓節(jié)點(diǎn)，并且NMOS功率晶體管的源極端子禪合至所要驅(qū)動(dòng)的輸 出節(jié)點(diǎn)。NMOS功率晶體管的柵極端子被禪合W接收柵極控制信號(hào)，其電壓水平對(duì)該NOMOS 晶體管被導(dǎo)通或關(guān)斷的程度進(jìn)行控制。
[0003] 許多常見(jiàn)設(shè)計(jì)要求與驅(qū)動(dòng)器電路的設(shè)計(jì)相關(guān)聯(lián)，諸如：確保NMOS晶體管的最低導(dǎo) 通電阻，柵極控制信號(hào)需要具有高電壓并且優(yōu)選地該電壓是準(zhǔn)確的；b)在諸如具有作為電 機(jī)驅(qū)動(dòng)器應(yīng)用的半橋式拓?fù)涞囊恍Ｓ脩?yīng)用中，可能需要對(duì)輸出節(jié)點(diǎn)處的電流進(jìn)行限制； C)提供內(nèi)置柵極壓力電路W確保驅(qū)動(dòng)器電路的魯棒操作；d)對(duì)NMOS晶體管的柵極至源極 電壓進(jìn)行控制在需要在一些條件下（諸如具有快速瞬態(tài)）使用謝位電路；W及e)確保謝位 電路并不影響柵極壓力測(cè)試。
[0004] 滿足W上的所有常見(jiàn)設(shè)計(jì)要求已經(jīng)被證明對(duì)于電路設(shè)計(jì)人員而言是一項(xiàng)困難的 任務(wù)。例如，如果電路設(shè)計(jì)人員使用不準(zhǔn)確的柵極謝位，則謝位電壓將會(huì)由于溫度和工藝角 變化而表現(xiàn)出寬的操作電壓范圍。實(shí)際上，在一些情況下，該變化可能重疊至驅(qū)動(dòng)器電路的 正常工作范圍之內(nèi)并且會(huì)延伸通過(guò)晶體管設(shè)備的絕對(duì)最大額定值（AMR)。如果設(shè)計(jì)人員另 外選擇準(zhǔn)確的柵極謝位，則電路設(shè)計(jì)變得非常復(fù)雜，送部分是由于需要實(shí)施在輸出上具有 額外偏置電流的額外電路裝置。再進(jìn)一步地，需要復(fù)雜的電路裝置而在壓力測(cè)試期間將驅(qū) 動(dòng)器控制電路裝置從NMOS晶體管的柵極端子斷開(kāi)連接并且進(jìn)一步將謝位電路斷開(kāi)連接。
[0005] 因此，本領(lǐng)域需要一種利用NMOS功率晶體管的驅(qū)動(dòng)器電路，該電路具有在正常工 作模式期間和柵極壓力測(cè)試模式期間都支持柵極保護(hù)（謝位）的柵極謝位。

【發(fā)明內(nèi)容】

[0006] 在一個(gè)實(shí)施例中，一種電路包括；生成器電路，被配置為在基準(zhǔn)節(jié)點(diǎn)接收基準(zhǔn)電壓 并且輸出控制信號(hào)W便施加于功率晶體管的柵極端子；第一電流源，被配置為生成第一電 流W便施加于所述基準(zhǔn)節(jié)點(diǎn)；第二電流源，被配置為生成第二電流；開(kāi)關(guān)電路，被配置為響 應(yīng)于柵極壓力測(cè)試使能信號(hào)而選擇性地將第二電流禪合至所述基準(zhǔn)節(jié)點(diǎn)；第一電阻器，禪 合在基準(zhǔn)節(jié)點(diǎn)和功率晶體管的驅(qū)動(dòng)節(jié)點(diǎn)之間，基準(zhǔn)電壓跨接該第一電阻器而生成；其中所 述基準(zhǔn)電壓是可變的，其在壓力測(cè)試未被使能時(shí)具有作為第一電流的函數(shù)的較低值并且在 柵極壓力測(cè)試被使能時(shí)具有作為第一和第二電流的函數(shù)的較高值；和謝位電路，禪合在所 述基準(zhǔn)節(jié)點(diǎn)和功率晶體管的柵極端子之間并且被配置為施加作為基準(zhǔn)電壓的函數(shù)的謝位 電壓。
[0007] 在一個(gè)實(shí)施例中，一種電路包括；生成器電路，被配置為在基準(zhǔn)節(jié)點(diǎn)接收基準(zhǔn)電壓 并且輸出控制信號(hào)W便施加于被配置為驅(qū)動(dòng)輸出節(jié)點(diǎn)的功率晶體管的柵極端子；第一晶體 管；第二晶體管；其中所述第一和第二晶體管的源極-漏極路徑串聯(lián)禪合在所述基準(zhǔn)節(jié)點(diǎn) 和功率晶體管的柵極端子之間；第H晶體管，與第二晶體管相禪合W形成電流鏡像電路； 和第四晶體管，具有禪合在功率晶體管的柵極端子和輸出節(jié)點(diǎn)之間的源極-漏極路徑W及 禪合至電流鏡像電路的輸出的柵極端子。
[0008] 在一個(gè)實(shí)施例中，一種用于具有柵極端子和輸出端子的功率晶體管的驅(qū)動(dòng)電路， 包括；生成器電路，被配置為對(duì)功率晶體管的柵極端子施加驅(qū)動(dòng)控制信號(hào)W便驅(qū)動(dòng)所述輸 出端子；基準(zhǔn)電壓生成器，被配置為在基準(zhǔn)節(jié)點(diǎn)生成基準(zhǔn)電壓，該基準(zhǔn)電壓具有作為控制信 號(hào)的基準(zhǔn)的第一電壓值W及用于在壓力測(cè)試期間使用的更高的第二值；禪合在基準(zhǔn)節(jié)點(diǎn)和 功率晶體管的柵極端子之間的電路裝置，所述電路裝置可操作W用作可變柵極謝位電路， 其表現(xiàn)出；第一謝位電壓，其在生成器電路施加控制信號(hào)時(shí)被施加W對(duì)功率晶體管的柵極 處的電壓進(jìn)行謝位；和更高的第二謝位電壓，其在生成器電路在柵極壓力測(cè)試模式期間從 功率晶體管的柵極斷開(kāi)連接時(shí)被施加W對(duì)功率晶體管的柵極處的電壓進(jìn)行謝位。
【附圖說(shuō)明】
[0009] 為了更為完整地理解本公開(kāi)內(nèi)容及其優(yōu)勢(shì)，現(xiàn)在參考W下結(jié)合附圖所進(jìn)行的描 述，其中：
[0010] 圖IA圖示正常工作模式期間的驅(qū)動(dòng)器電路的配置；
[0011] 圖IB圖示柵極壓力測(cè)試模式期間的驅(qū)動(dòng)器電路的配置；和
[0012] 圖2圖示驅(qū)動(dòng)器電路的電路圖。
【具體實(shí)施方式】
[0013] 現(xiàn)在參考圖1A，其圖示正常工作模式期間（即，當(dāng)進(jìn)行操作W對(duì)負(fù)載進(jìn)行驅(qū)動(dòng)時(shí)） 的驅(qū)動(dòng)器電路10的配置。驅(qū)動(dòng)器電路10包括NMOS功率晶體管12。NMOS功率晶體管12 的漏極值）端子禪合至供給電壓節(jié)點(diǎn)14,并且NMOS功率晶體管的源極（巧端子禪合至所 要驅(qū)動(dòng)的輸出節(jié)點(diǎn)（〇UT)16。在所圖示的實(shí)施例中，并且僅作為示例并非局限或限制，驅(qū)動(dòng) 器電路10是高端驅(qū)動(dòng)器并且供給電壓節(jié)點(diǎn)14是正供給電壓VB。NMOS功率晶體管的柵極 (G)端子禪合至傳送柵極控制信號(hào)的控制信號(hào)線路18。
[0014] 線路18上的柵極控制信號(hào)由VGS生成器電路20所生成。用于VGS生成器電路的 操作的基準(zhǔn)電壓（RE巧由電流源22所生成，其被配置為輸出跨電阻器Rl而施加的固定基 準(zhǔn)電流II。電流源22例如可W生成作為帶隙電壓（VBG)的函數(shù)的固定基準(zhǔn)電流Il而使得 Il=VBG/RBG(RBG包括帶隙電路電阻且VGB= 1. 25V)。電阻器Rl禪合在在其處生成基準(zhǔn) 電壓觸巧的節(jié)點(diǎn)24與輸出節(jié)點(diǎn)16之間。電流源22禪合在在其處生成基準(zhǔn)電壓觸巧 的節(jié)點(diǎn)24與供給節(jié)點(diǎn)26之間。在所圖示的實(shí)施例中，并且僅作為示例，供給節(jié)點(diǎn)26是電 荷泉電路（未明確示出）所生成的正供給電壓VCP，其中VCP>VB(例如，VCP=VB+10V)， 而使得來(lái)自VGS生成器電路20的柵極控制信號(hào)輸出能夠超過(guò)NMOS功率晶體管12的漏極 端子處的電壓。
[001引VGS生成器電路20對(duì)輸入信號(hào)（IN)進(jìn)行響應(yīng)并且生成具有等于基準(zhǔn)電壓觸巧 的最大電壓的柵極控制信號(hào)。VGS謝位電路30禪合在NMOS功率晶體管12的柵極端子和源 極端子之間，并且用來(lái)將柵極端子上的最大電壓謝位為大于基準(zhǔn)電壓（RE巧但是小于NMOS功率晶體管12的絕對(duì)最大額定（AMR)電壓的數(shù)值。
[0016] 現(xiàn)在參考圖1B，其圖示了柵極壓力測(cè)試模式期間的驅(qū)動(dòng)器電路的配置。該電路響 應(yīng)于壓力使能信號(hào)巧腳而進(jìn)入壓力測(cè)試模式，該壓力使能信號(hào)將VGS生成器電路20的輸 出從NMOS功率晶體管12的柵極端子斷開(kāi)連接（響應(yīng)于信號(hào)EN/bar)，從而使得柵極端子 浮動(dòng)，并且將壓力電壓生成器32連接在NMOS功率晶體管12浮動(dòng)的柵極端子和源極端子之 間。電壓生成器32生成壓力電壓（Vst)，其被施加W對(duì)NMOS功率晶體管12的浮動(dòng)?xùn)艠O端 子施加壓力。壓力電壓（Vst)應(yīng)當(dāng)超過(guò)基準(zhǔn)電壓（RE巧并且進(jìn)一步應(yīng)當(dāng)優(yōu)選地超過(guò)NMOS 功率晶體管12的絕對(duì)最大額定（AMR)電壓。在送樣的情況下，VGS謝位電路30進(jìn)一步通 過(guò)從NMOS功率晶體管12的浮動(dòng)?xùn)艠O端子斷開(kāi)連接或者可替換地表現(xiàn)出超過(guò)絕對(duì)最大額定 (AMR)電壓的謝位電壓而對(duì)壓力使能信號(hào)巧腳進(jìn)行響應(yīng)。
[0017] 現(xiàn)在參考圖2,其圖示了驅(qū)動(dòng)器電路110的電路圖。驅(qū)動(dòng)器電路110包括NMOS功 率晶體管112。NMOS功率晶體管112的漏極值）端子禪合至供給電壓節(jié)點(diǎn)114,并且NMOS 功率晶體管的源極（巧端子禪合至所要驅(qū)動(dòng)的輸出節(jié)點(diǎn)（OUT)。在所圖示的實(shí)施例中，并 且僅作為示例而非限制，驅(qū)動(dòng)器電路110是高端驅(qū)動(dòng)器而供給電壓節(jié)點(diǎn)114是正供給電壓 VB。NMOS功率晶體管的柵極（G)端子禪合至傳送柵極控制信號(hào)的控制信號(hào)線路118。
[0018] 線路118上的柵極控制信號(hào)由VGS生成器電路120所生成。具有用于VGS生成器 電路的操作的較低的第