一種線路板Dk測(cè)試圖形及線路板Dk測(cè)試方法
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及線路板Dk測(cè)試領(lǐng)域，尤其涉及一種線路板Dk測(cè)試圖形及線路板Dk測(cè)試方法。
【背景技術(shù)】
[0002]隨著高速線路板(也即高速線路板)的飛速發(fā)展，傳統(tǒng)線路板中的阻抗控制問題越發(fā)突出。為了得到更低的損耗，要求線路板阻抗控制達(dá)到小于10%，甚至5%以內(nèi)的偏差范圍。在線路板阻抗控制中，Dk是最重要的一個(gè)變量。得到了線路板加工中準(zhǔn)確的介質(zhì)層Dk數(shù)據(jù)，可以為高精度的阻抗公差控制提供非常重要的前提條件。
[0003]傳統(tǒng)的Dk測(cè)試方法主要依照IPC TM650中SPDR方法測(cè)量，所用的樣品為線路板覆銅板蝕刻掉銅皮后的芯板或線路板覆銅板壓合前的半固化片，所得到的Dk僅僅為純介質(zhì)的Dk。但在線路板加工中引入了大量的銅箔表面粗化、烘烤、化學(xué)藥水處理、機(jī)械應(yīng)力處理等工藝，均會(huì)對(duì)線路板的本身Dk起到改變的作用。因此，SPDR方法得到的Dk值與線路板的本身真實(shí)Dk相距甚遠(yuǎn)。這就導(dǎo)致設(shè)計(jì)阻抗時(shí)，Dk的偏差會(huì)使模擬阻抗偏離真實(shí)值，從而也造成了實(shí)際的線路板成品的阻抗控制精度問題。
[0004]另外，SPDR方法需采用諧振腔和VNA，所涉及到的設(shè)備價(jià)格十分昂貴，對(duì)線路板工廠而言，性價(jià)比非常低，因此少有線路板工廠會(huì)購(gòu)買。

【發(fā)明內(nèi)容】

[0005]本發(fā)明所要解決的技術(shù)問題是克服現(xiàn)有技術(shù)的不足，提供一種成本低、測(cè)試精度高且能同時(shí)獲得多層芯板和半固化片Dk值的線路板Dk測(cè)試方法。
[0006]本發(fā)明還提供了在上述線路板Dk測(cè)試方法中運(yùn)用到的線路板Dk測(cè)試圖形，該圖形結(jié)構(gòu)簡(jiǎn)單，能有效提高阻抗線抗干擾能力。
[0007]本發(fā)明所述線路板Dk測(cè)試圖形所采用的技術(shù)方案是:本發(fā)明所述圖形設(shè)計(jì)在線路板內(nèi)的芯板上，所述圖形由導(dǎo)通孔和阻抗線組成，所述導(dǎo)通孔與所述阻抗線相導(dǎo)通，所述阻抗線為不等寬阻抗線。
[0008]進(jìn)一步地，所述阻抗線上被測(cè)區(qū)間阻抗線的線寬度小于其它區(qū)域的線寬度。
[0009]進(jìn)一步地，在所述被測(cè)區(qū)間阻抗線的外圍設(shè)置有若干接地孔，所述接地孔的孔徑與所述導(dǎo)通孔的孔徑相同，均為1.0?1.5mm。
[0010]進(jìn)一步地，在所述導(dǎo)通孔的外圍設(shè)置有接地孔，所述接地孔的孔徑與所述導(dǎo)通孔的孔徑相同，均為1.0?1.5_。
[0011 ] 更進(jìn)一步地，位于所述被測(cè)區(qū)間阻抗線外圍的接地孔孔徑邊緣距離被測(cè)區(qū)間阻抗線邊緣間距為2mm，位于所述導(dǎo)通孔外圍的接地孔邊緣距離所述導(dǎo)通孔的邊緣間距為3?5mm ο
[0012]本發(fā)明所述線路板Dk測(cè)試方法所采用的技術(shù)方案為:該方法采用了如上所述的線路板Dk測(cè)試圖形，該方法包括以下步驟: (1)基于線路板Dk測(cè)試圖形，針對(duì)待測(cè)線路板中包含的每種半固化片設(shè)計(jì)對(duì)應(yīng)的阻抗線，所述阻抗線的阻抗值均設(shè)定為50ohm ;
(2)制作設(shè)計(jì)有如步驟(I)所述阻抗線的線路板，所述線路板經(jīng)過TDR測(cè)試，得到線路板中阻抗線的阻抗實(shí)測(cè)值；
(3)將所述線路板上的所有與半固化片對(duì)應(yīng)的阻抗線做切片測(cè)試，得到阻抗線的線寬、介質(zhì)層厚度和銅厚參數(shù)；
(4)把步驟(2)獲得的阻抗實(shí)測(cè)值和步驟(3)中獲得的切片測(cè)試參數(shù)代入到SI8000阻抗計(jì)算軟件中進(jìn)行模擬，得到待測(cè)線路板介質(zhì)的Dk值。
[0013]進(jìn)一步地，所述步驟(2)中，所述線路板由位于外層的銅箔和若干層半固化片及若干芯板組成，任意兩層芯板之間、銅箔與芯板之間均由半固化片間隔，在所述芯板的一面上設(shè)置阻抗線參考層，另一面上設(shè)置阻抗線，在線路板層疊時(shí)，若干層所述芯板為相同的設(shè)置方式，當(dāng)芯板的阻抗線參考層的一面朝上時(shí)，全部芯板的帶阻抗線參考層的一面均朝上，帶阻抗線的一面均朝下；當(dāng)芯板的阻抗線參考層的一面朝下時(shí)，全部芯板的帶阻抗線參考層的一面均朝下，帶阻抗線的一面均朝上。
[0014]進(jìn)一步地，所述步驟(3)中，切片的位置位于線路板Dk測(cè)試圖形中的阻抗線上的被測(cè)區(qū)間。
[0015]更進(jìn)一步地，所述阻抗線為單端帶狀線結(jié)構(gòu)，還可以是差分帶狀先結(jié)構(gòu)。
[0016]本發(fā)明的有益效果是:本發(fā)明通過設(shè)計(jì)獨(dú)特的線路板阻抗測(cè)試圖形，采用不等寬的阻抗線設(shè)計(jì)，從而可以精確定位與TDR值相對(duì)應(yīng)的線路板上阻抗線具體位置，從而提高Dk測(cè)試的精度，此外，可以同時(shí)得到四種以上的線路板覆銅板芯板和半固化片的Dk值；本發(fā)明根據(jù)所需測(cè)量的半固化片種類設(shè)計(jì)對(duì)應(yīng)的疊構(gòu)，可隨半固化片種類增加而增加層次，達(dá)到覆蓋所有半固化片測(cè)試的目的；另外，本發(fā)明不涉及SPDR方法中所需的諧振腔和VNA，故成本低，對(duì)一般的線路板企業(yè)均能接受。
【附圖說明】
[0017]圖1是所述線路板Dk測(cè)試圖形的簡(jiǎn)易結(jié)構(gòu)示意圖；
圖2是本發(fā)明所述線路板構(gòu)成的簡(jiǎn)易橫截面結(jié)構(gòu)示意圖；
圖3是阻抗線圖形與其對(duì)應(yīng)的TDR測(cè)試結(jié)果對(duì)應(yīng)圖；
圖4是SI8000阻抗計(jì)算軟件進(jìn)行模擬結(jié)果演示的示意圖；
圖5是當(dāng)采用差分阻抗線結(jié)構(gòu)時(shí)的SI8000阻抗計(jì)算軟件進(jìn)行模擬結(jié)果演示的示意圖。
【具體實(shí)施方式】
[0018]如圖1至圖5所示，本發(fā)明所述線路板Dk測(cè)試圖形，該圖形設(shè)計(jì)在線路板內(nèi)的芯板I上，所述圖形由導(dǎo)通孔2和阻抗線3組成，所述導(dǎo)通孔2與所述阻抗線3相導(dǎo)通，所述阻抗線3為不等寬阻抗線。所述阻抗線3上被測(cè)區(qū)間阻抗線的線寬度小于其它區(qū)域的線寬度。在所述被測(cè)區(qū)間阻抗線的外圍設(shè)置有若干接地孔4，所述接地孔4的孔徑與所述導(dǎo)通孔2的孔徑相同，均為1.0?1.5mm。在所述導(dǎo)通孔2的外圍設(shè)置有接地孔4，所述接地孔4的孔徑與所述導(dǎo)通孔2的孔徑相同，均為1.0?1.5mm。位于所述被測(cè)區(qū)間阻抗線外圍的接地孔4孔徑邊緣距離被測(cè)區(qū)間阻抗線邊緣間距為2mm，位于所述導(dǎo)通孔2外圍的接地孔4邊緣距離所述導(dǎo)通孔2的邊緣間距為3?5mm。
[0019]本發(fā)明方法中，Dk的測(cè)試流程如下:①選擇材料一②選擇半固化片和芯板(core) 一③設(shè)計(jì)疊構(gòu)一④設(shè)計(jì)圖形一⑤按常規(guī)流程投料制作線路板一⑥使用TDR測(cè)量阻抗一⑦對(duì)測(cè)試區(qū)域切片測(cè)試一⑧使用SI8000軟件模擬一⑨導(dǎo)出對(duì)應(yīng)的Dk。
[0020]本發(fā)明首先設(shè)計(jì)單端帶狀線結(jié)構(gòu)的阻抗線，針對(duì)每種半固化片設(shè)計(jì)對(duì)應(yīng)的阻抗線，所述阻抗線的阻抗值均為50ohm ;然后將設(shè)計(jì)有所述阻抗線的線路板板制作出來；所述線路板板經(jīng)過TDR測(cè)試，得到所述阻抗線的實(shí)測(cè)值，一般情況下，所述阻抗線的設(shè)計(jì)值和實(shí)測(cè)值有10%以內(nèi)的偏差；然后再將所述線路板上的所有與半固化片型號(hào)對(duì)應(yīng)的阻抗線做切片測(cè)試，得到線寬、介質(zhì)層厚度、銅厚參數(shù)；最后，將所述各阻抗線的實(shí)測(cè)值和切片測(cè)量得到的參數(shù)代入到SI8000軟件中模擬，得到Dk值。在這一過程中，有線路板阻抗測(cè)試圖形設(shè)計(jì)和線路板疊構(gòu)結(jié)構(gòu)設(shè)計(jì)，其中的圖形設(shè)計(jì)通過設(shè)計(jì)獨(dú)特的線路板阻抗測(cè)試圖形。本方法采用不等寬的阻抗線設(shè)計(jì)，從而可以精確定位與TDR值相對(duì)應(yīng)的線路板上阻抗線具體位置，從而提高Dk測(cè)試的精度；本發(fā)明根據(jù)所需測(cè)量的半固化