Sram測(cè)試鍵、測(cè)試裝置以及sram測(cè)試方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體領(lǐng)域，尤其涉及一種SRAM測(cè)試鍵、測(cè)試裝置以及SRAM測(cè)試方法。
【背景技術(shù)】
[0002]靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)作為揮發(fā)性存儲(chǔ)器中的一種，具有高速度、低功耗以及與標(biāo)準(zhǔn)工藝相兼容等優(yōu)點(diǎn)，廣泛應(yīng)用于PC、智能卡、數(shù)碼相機(jī)、多媒體播放器等領(lǐng)域。
[0003]現(xiàn)有技術(shù)的SRAM單元通常為6T或8T結(jié)構(gòu)?，F(xiàn)有常見(jiàn)6T結(jié)構(gòu)的SRAM單元通常包括存儲(chǔ)單元和兩個(gè)讀寫(xiě)單元。其中存儲(chǔ)單元包括兩個(gè)上拉晶體管和兩個(gè)下拉晶體管，兩個(gè)上拉晶體管與字線相連，兩個(gè)下拉晶體管與地線相連，存儲(chǔ)單元有兩個(gè)存儲(chǔ)節(jié)點(diǎn)和兩個(gè)打開(kāi)節(jié)點(diǎn)，用于存儲(chǔ)1或0信號(hào)；兩個(gè)讀寫(xiě)單元為兩個(gè)傳輸晶體管，每個(gè)傳輸晶體管一端與存儲(chǔ)單元的一個(gè)存儲(chǔ)節(jié)點(diǎn)和一個(gè)打開(kāi)節(jié)點(diǎn)相連，另一端與位線相連，用于對(duì)存儲(chǔ)單元進(jìn)行讀寫(xiě)操作。
[0004]在SRAM單元中，SRAM單元中位線對(duì)地電容或地線對(duì)地電容能夠反映SRAM單元的讀寫(xiě)速度。
[0005]由于單個(gè)SRAM單元的位線對(duì)地電容或地線對(duì)地電容很小，一般會(huì)同時(shí)測(cè)量多個(gè)并聯(lián)的SRAM單元的位線對(duì)地電容或地線對(duì)地電容。現(xiàn)有技術(shù)一般采用電橋電容測(cè)量法測(cè)量位線對(duì)地電容或地線對(duì)地電容。
[0006]參考圖1，示出了一種采用電橋電容測(cè)量法測(cè)量位線對(duì)地電容方法的示意圖。在測(cè)量位線對(duì)地電容時(shí)，將電橋電容測(cè)量?jī)x01的第一端口 02與多個(gè)并聯(lián)的SRAM單元03的位線集合04電連接，第二端口 05與多個(gè)并聯(lián)的SRAM單元的除去位線集合外的其他數(shù)據(jù)節(jié)點(diǎn)06電連接，利用電橋平衡的原理測(cè)量位線對(duì)地電容。
[0007]但是采用電橋電容測(cè)量法測(cè)試電容很難避免漏電流的影響，精度較差，并且每次使用電橋電容測(cè)量?jī)x測(cè)量前都需要校準(zhǔn)，測(cè)量速度較慢。

【發(fā)明內(nèi)容】

[0008]本發(fā)明解決的問(wèn)題是提供一種SRAM測(cè)試鍵、測(cè)試裝置以及SRAM測(cè)試方法，提高SRAM單元電容測(cè)量速度和精度，進(jìn)而提高生產(chǎn)效率，并提高SRAM單元的質(zhì)量。
[0009]為解決上述問(wèn)題，本發(fā)明實(shí)施例提供了一種SRAM測(cè)試鍵，包括:
[0010]多個(gè)SRAM單元,所述多個(gè)SRAM單元包括多個(gè)數(shù)據(jù)節(jié)點(diǎn),所述數(shù)據(jù)節(jié)點(diǎn)包括字線和位線；
[0011]第一節(jié)點(diǎn),與多個(gè)SRAM單元的字線或位線電連接；
[0012]第二節(jié)點(diǎn)，與多個(gè)SRAM單元的其他數(shù)據(jù)節(jié)點(diǎn)電連接，并與公共電壓電源電連接，所述第二節(jié)點(diǎn)和第一節(jié)點(diǎn)之間形成測(cè)試電容；
[0013]第一晶體管，源極與工作電壓電源電連接，漏極與所述第一節(jié)點(diǎn)電連接；
[0014]第二晶體管，源極與所述第一節(jié)點(diǎn)電連接，漏極與第二節(jié)點(diǎn)電連接；
[0015]所述第一晶體管打開(kāi)第二晶體管關(guān)閉時(shí)用于對(duì)所述測(cè)試電容充電；所述第二晶體管打開(kāi)第一晶體管關(guān)閉時(shí)用于對(duì)所述測(cè)試電容放電。
[0016]可選的，SRAM測(cè)試鍵還包括:
[0017]從所述第二節(jié)點(diǎn)引出的第一端子，用于實(shí)現(xiàn)第二節(jié)點(diǎn)與公共電壓電源的電連接；
[0018]從所述第一晶體管源極引出的第二端子，用于實(shí)現(xiàn)所述第一晶體管的源極與工作電壓電源電連接；
[0019]從所述第一晶體管柵極引出的第三端子，用于加載控制所述第一晶體管打開(kāi)或關(guān)閉的信號(hào)；
[0020]從所述第二晶體管柵極引出的第四端子，用于加載控制所述第二晶體管打開(kāi)或關(guān)閉的信號(hào)。
[0021]可選的，所述第一節(jié)點(diǎn)與多個(gè)SRAM單元的字線相連，所述其他數(shù)據(jù)節(jié)點(diǎn)包括多個(gè)SRAM單元的P阱、N阱、多個(gè)SRAM單元的工作電壓節(jié)點(diǎn)以及多個(gè)SRAM單元的位線。
[0022]可選的，所述第一節(jié)點(diǎn)與多個(gè)SRAM單元的位線相連，所述其他數(shù)據(jù)節(jié)點(diǎn)包括多個(gè)SRAM單元的P阱、N阱、多個(gè)SRAM單元的工作電壓節(jié)點(diǎn)以及多個(gè)SRAM單元的字線。
[0023]可選的，所述第一晶體管為P型晶體管，所述第二晶體管為N型晶體管。
[0024]本發(fā)明還提供一種測(cè)試裝置，用于對(duì)本發(fā)明提供的SRAM測(cè)試鍵進(jìn)行測(cè)試，所述測(cè)試裝置包括:
[0025]控制單元，與所述第一晶體管和第二晶體管的柵極相連，用于控制第一晶體管和第二晶體管的開(kāi)關(guān)狀態(tài)；
[0026]電流計(jì)，用于測(cè)量所述SRAM測(cè)試鍵中經(jīng)第一節(jié)點(diǎn)流入多個(gè)SRAM單元的電流；
[0027]計(jì)算單元，用于根據(jù)經(jīng)第一節(jié)點(diǎn)流入多個(gè)SRAM單元的電流值除以單位時(shí)間內(nèi)充放電的次數(shù)，得到每次充放電中充入測(cè)試電容的電荷量，還用于根據(jù)第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間的電壓差以及每次充放電中充入測(cè)試電容的電荷量，得到測(cè)試電容的電容值。
[0028]可選的，所述電流計(jì)串聯(lián)在第一晶體管的源極和工作電壓電源之間。
[0029]可選的，所述控制單元用于向第一晶體管柵極提供第一脈沖電壓，使第一晶體管的打開(kāi)和關(guān)閉呈周期性變化，所述控制單元還用于向第二晶體管提供為第二脈沖電壓，使第二晶體管的打開(kāi)和關(guān)閉成周期性變化。
[0030]可選的，所述第一脈沖電壓和第二脈沖電壓的脈沖周期相等。
[0031]可選的，所述測(cè)試鍵中的第一晶體為P型晶體管，第二晶體管為N型晶體管；
[0032]所述第一脈沖電壓包括交替進(jìn)行的第一高電平時(shí)間和第一低電平時(shí)間，在第一高電平時(shí)間內(nèi)，第一晶體管關(guān)閉，在第一低電平時(shí)間內(nèi)，第一晶體管打開(kāi)；
[0033]所述第二脈沖電壓包括交替進(jìn)行的第二高電平時(shí)間和第二低電平時(shí)間，在第二高電平時(shí)間內(nèi)，第二晶體管打開(kāi)，在第二低電平時(shí)間內(nèi)，第二晶體管關(guān)閉。
[0034]可選的，所述第一脈沖電壓的周期與所述第二脈沖電壓的周期相同，并且，所述第二高電平時(shí)間與所述第一高電平時(shí)間相交疊且第二高電平時(shí)間小于第一高電平時(shí)間，所述第二低電平時(shí)間與所述第一低電平時(shí)間相交疊且第二低電平時(shí)間大于第一低電平時(shí)間。
[0035]可選的，在第一脈沖電壓進(jìn)入第一高電平時(shí)間之后，第二脈沖電壓保持在第二低電平時(shí)間達(dá)第一延遲時(shí)間，在第一延遲時(shí)間之后第二脈沖電壓再進(jìn)入第二高電平時(shí)間。
[0036]可選的，在第二脈沖電壓進(jìn)入第二低電平時(shí)間之后，第一脈沖電壓保持在第一高電平時(shí)間達(dá)第二延遲時(shí)間，在第二延遲時(shí)間之后第一脈沖電壓再進(jìn)入第一低電平時(shí)間。
[0037]可選的，所述第一延遲時(shí)間的長(zhǎng)度為第一高電平時(shí)間的十分之一，所述第二延遲時(shí)間的長(zhǎng)度為第一高電平時(shí)間的十分之一。
[0038]本發(fā)明還提供一種SRAM測(cè)試方法，包括:
[0039]提供本發(fā)明所提供的SRAM測(cè)試鍵；
[0040]打開(kāi)第一晶體管，關(guān)閉第二晶體管，使第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間形成的測(cè)試電容充電；
[0041]關(guān)閉第一晶體管，打開(kāi)第二晶體管，使所述測(cè)試電容放電；
[0042]在充放電過(guò)程之后，將經(jīng)第一節(jié)點(diǎn)流入多個(gè)SRAM單元的電流值除以單位時(shí)間內(nèi)充放電的次數(shù)，得到每次充放電中充入測(cè)試電容的電荷量，再根據(jù)第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間的電壓差以及每次充放電中充入測(cè)試電容的電荷量，得到測(cè)試電容的電容值。
[0043]可選的，打開(kāi)和關(guān)閉第一晶體管的呈周期性變化，打開(kāi)和關(guān)閉第二晶體管呈周期性變化。
[0044]可選的，打開(kāi)和關(guān)閉第一晶體管的周期與打開(kāi)和關(guān)閉第二晶體管的周期相等。
[0045]可選的，在第一晶體管進(jìn)入關(guān)閉狀態(tài)之后，使第二晶體管保持在關(guān)閉狀態(tài)達(dá)第一延遲時(shí)間，在第一延遲時(shí)間之后使第二晶體管再進(jìn)入打開(kāi)狀態(tài)。
[0046]可選的，在第二晶體管進(jìn)入關(guān)閉狀態(tài)之后，使第一晶體管保持在關(guān)閉狀態(tài)達(dá)第二延遲時(shí)間，在第二延遲時(shí)間之后使第一晶體管再進(jìn)入打開(kāi)狀態(tài)。
[0047]可選的，得到每次充放電中充入測(cè)試電容的電荷量步驟包括:
[0048]多次對(duì)測(cè)試電容進(jìn)行充放電，以實(shí)現(xiàn)第一充放電的步驟之后，測(cè)量流過(guò)經(jīng)第一節(jié)點(diǎn)流入多個(gè)SRAM單元的電流，得到第一電流值；多次對(duì)測(cè)試電容進(jìn)行充放電，以實(shí)現(xiàn)第二充放電的步驟之后，測(cè)量流過(guò)經(jīng)第一節(jié)點(diǎn)流入多個(gè)SRAM單元的電流，得到第二電流值；第一充放電的過(guò)程中單位時(shí)間內(nèi)進(jìn)行測(cè)試電容的充放電次數(shù)為第一頻率；第二充放電的過(guò)程中單位時(shí)間內(nèi)進(jìn)行測(cè)試電容的充放電次數(shù)為第二頻率，所述第一頻率大于第二頻率；
[0049]將第一電流值和第二電流值之差除以第一頻率與第二頻率之差，得到每次充入測(cè)試電容的電荷量。
[0050]與現(xiàn)有技術(shù)相比，本發(fā)明技術(shù)方案具有以下優(yōu)點(diǎn):
[0051]對(duì)本發(fā)明