可編程邏輯裝置制造方法
【專利摘要】一個目的是提供一種可編程邏輯裝置，該可編程邏輯裝置包括通過可編程開關(guān)彼此連接的邏輯塊，其中所述可編程開關(guān)的特征在于包括氧化物半導(dǎo)體晶體管。由于氧化物半導(dǎo)體晶體管能夠高能力地保持與該氧化物半導(dǎo)體晶體管連接的晶體管的柵電極電位，所以該具有極低的關(guān)態(tài)電流的氧化物半導(dǎo)體晶體管提供非易失性存儲器的功能。通過氧化物半導(dǎo)體晶體管的作為非易失性存儲器的功能，即使在沒有電源電位的供給的情況下，也能夠保持用來控制邏輯塊的連接的配置數(shù)據(jù)。因此，可以省略裝置啟動時重新寫入配置數(shù)據(jù)的步驟，由此可以降低裝置的耗電量。
【專利說明】可編程邏輯裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種可編程邏輯裝置和包含該可編邏輯裝置的半導(dǎo)體裝置。另外，本 發(fā)明涉及一種包含該半導(dǎo)體裝置的電子設(shè)備。
【背景技術(shù)】
[0002]通常，以集成電路(1C)、大規(guī)模集成電路(LSI)為代表的半導(dǎo)體集成電路在制造 時電路結(jié)構(gòu)已被固定，而不能在制造后對其電路結(jié)構(gòu)進(jìn)行改變。相對于此，被稱為可編程邏 輯裝置(PLD:Programmable Logic Device)的半導(dǎo)體集成電路具有以各由多個邏輯電路構(gòu) 成的單位邏輯塊通過布線相互電連接的結(jié)構(gòu)。在可編程邏輯裝置中，可以利用電信號控制 各邏輯塊的電路結(jié)構(gòu)。
[0003]因此，可編程邏輯裝置的設(shè)置即使在制造后也可以進(jìn)行變更。因此，通過使用可編 程邏輯裝置可以大幅度地縮減半導(dǎo)體集成電路設(shè)計、開發(fā)所耗費的時間及成本。
[0004]可編程邏輯裝置包括復(fù)雜PLD (CPLD)、現(xiàn)場可編程門陣列(FPGA =Field Programmable Gate Array)。無論哪一種可編程邏輯裝置,都是利用在各邏輯塊間的布線 的交叉部中的可編程開關(guān)來控制各邏輯塊的連接，該可編程開關(guān)根據(jù)儲存在存儲部的數(shù)據(jù) (配置數(shù)據(jù))而工作。換言之，數(shù)據(jù)被編程在用來控制邏輯塊間的布線連接的各可編程開關(guān) 中，由此可以改變可編程邏輯裝置的電路結(jié)構(gòu)。
[0005]易失性存儲器如靜態(tài)隨機存取存儲器(Static Random Access Memory:SRAM)主 要使用于該可編程邏輯裝置的存儲部。另一方面，如專利文獻(xiàn)I所示那樣，如閃存等的包括 浮動?xùn)艠O晶體管的非易失性存儲器有時包含在該存儲部中。
[0006][參考文獻(xiàn)]
[專利文獻(xiàn)]
[專利文獻(xiàn)I]日本專利申請公開2002-374165號公報。

【發(fā)明內(nèi)容】

[0007]近年，降低電子設(shè)備的耗電量成為重要課題，并且對用于電子設(shè)備的半導(dǎo)體集成 電路的耗電量降低的需求也日益增高。為了降低耗電量，已提出了一種驅(qū)動方法，其中，暫 時停止對半導(dǎo)體裝置整體或其一部分的電源電位的供給，并且在需要的時候僅對需要的電 路塊供給電源電位(這種方法以下稱為常關(guān)閉(normally-off)驅(qū)動方法)。
[0008]但是，在用來控制邏輯塊間的布線連接的可編程開關(guān)的存儲部中包含易失性存儲 器的可編程邏輯裝置中，當(dāng)電源電位的供給停止時，儲存在存儲部中的配置數(shù)據(jù)消失。因 此，在可編程開關(guān)的存儲部中包含易失性存儲器的可編程邏輯裝置中，每進(jìn)行一次電源的 供給就需要對該易失性存儲器寫入配置數(shù)據(jù)。因此，從供給電源到可編程邏輯裝置的啟動， 有很長的延遲時間。也就是說，在可編程開關(guān)的存儲部中包含易失性存儲器的可編程邏輯 裝置中，很難采用暫時停止電源電位的供給的常關(guān)閉驅(qū)動方法。
[0009]當(dāng)將具有浮動?xùn)艠O晶體管的非易失性存儲器用于可編程邏輯裝置的用來控制各邏輯塊間的布線連接的可編程開關(guān)的存儲部時，通過常關(guān)閉驅(qū)動方法，即使暫時停止電源電位的供給也可以保持配置數(shù)據(jù)。但是，由于在進(jìn)行數(shù)據(jù)的寫入時對浮動?xùn)艠O注入電子，因此需要高電位；由此，存在進(jìn)行寫入時需要較長時間的問題。另外，由于該寫入時的隧道電流，浮動?xùn)艠O的柵極絕緣層容易發(fā)生劣化。
[0010]鑒于上述問題，本發(fā)明的目的是提供一種即使在沒有供給電源電位的情況下也可以保持配置數(shù)據(jù)，且供給電源后的啟動時間短，井能夠進(jìn)行低耗電量工作的可編程邏輯裝置。
[0011]在所公開的發(fā)明的ー個方式中，用來控制邏輯塊間的布線連接的可編程開關(guān)的存儲部中的晶體管包含能夠充分減小晶體管的關(guān)態(tài)電流(off-state current)的材料,例如寬帶隙半導(dǎo)體的氧化物半導(dǎo)體材料。當(dāng)使用能夠充分減小晶體管的關(guān)態(tài)電流的半導(dǎo)體材料吋，即使在沒有供給電源電位的情況下也可以保持配置數(shù)據(jù)。下面說明本說明書中公開的可編程邏輯裝置的具體結(jié)構(gòu)。
[0012]所公開的發(fā)明的ー個方式是ー種可編程邏輯裝置，該可編程邏輯裝置包括分別包含多個邏輯電路的多個邏輯塊、與多個邏輯塊電連接且在行方向或列方向上延伸的多個布線、以及分別設(shè)置在多個布線的交叉部分且控制該交叉部分的多個布線的連接的多個布線選擇電路。多個布線選擇電路的每ー個包括與交叉部分的多個布線的兩個布線電連接且控制兩個布線的連接的至少ー個可編程開關(guān)?？删幊涕_關(guān)包括第一晶體管和第二晶體管。第一晶體管的源電極和漏電極的一方與多個布線的ー個電連接，第一晶體管的源電極和漏電極的另一方與多個布線的另ー個電連接。第二晶體管的源電極和漏電極的一方與第一晶體管的柵電極電連接。第二晶體管包括氧化物半導(dǎo)體層。從第二晶體管的源電極和漏電極的另一方輸入的電位保持于第一晶體管的柵電扱。
[0013]在上述結(jié)構(gòu)中，反相器可以電連接在第二晶體管的源電極和漏電極的一方與第一晶體管的柵電極之間。并且，可編程邏輯裝置還可以包括第三晶體管。第三晶體管的源電極和漏電極的一方與第一晶體管的源電極和漏電極的一方電連接，第三晶體管的源電極和漏電極的另一方與第一晶體管的源電極和漏電極的另一方電連接，第三晶體管的柵電極與第二晶體管的源電極或漏電極的一方電連接。第三晶體管與第一晶體管可以具有不同的導(dǎo)電型。
[0014]在上述結(jié)構(gòu)中，第一晶體管優(yōu)選使用單晶硅形成。并且，優(yōu)選的是，第二晶體管隔著絕緣膜層疊在第一晶體管上，并且第二晶體管的至少一部分與第一晶體管的至少一部分重疊。另外，優(yōu)選的是，第二晶體管的至少一部分與包含在與具有第二晶體管的可編程開關(guān)相鄰的可編程開關(guān)中的第一晶體管的至少一部分重疊。
[0015]可以設(shè)置包括ー個端子與第二晶體管的源電極和漏電極的一方電連接的電容器。
[0016]所公開的發(fā)明的另ー個方式是ー種可編程邏輯裝置，該可編程邏輯裝置包括分別包含多個邏輯電路的多個邏輯塊、與多個邏輯塊電連接且在行方向或列方向上延伸的多個布線、以及分別設(shè)置在多個布線的交叉部分且控制該交叉部分的多個布線的連接的多個布線選擇電路。多個布線選擇電路的每ー個包括與交叉部分的多個布線的兩個布線電連接且控制兩個布線的連接的至少ー個可編程開關(guān)?？删幊涕_關(guān)包括第一晶體管、第二晶體管、第三晶體管和第四晶體管。第一晶體管的源電極和漏電極的一方與多個布線的一個電連接，第一晶體管的源電極和漏電極的另一方與多個布線的另ー個電連接。第二晶體管的源電極和漏電極的一方與所述多個布線的一個電連接，第二晶體管的源電極和漏電極的另一方與 所述多個布線的另一個電連接。第三晶體管的源電極和漏電極的一方與第一晶體管的柵電 極電連接。第四晶體管的源電極和漏電極的一方與第二晶體管的柵電極電連接，第四晶體 管的柵電極與第三晶體管的柵電極電連接。第二晶體管與第一晶體管具有不同的導(dǎo)電型。 第三晶體管及第四晶體管包括氧化物半導(dǎo)體層。從第三晶體管的源電極和漏電極的另一方 輸入的第一電位保持于第一晶體管的柵電極。從第四晶體管的源電極和漏電極的另一方輸 入的第二電位保持于第二晶體管的柵電極。第二電位的極性與第一電位的極性相反。
[0017]在上述結(jié)構(gòu)中，可以設(shè)置包括一個端子與第三晶體管或第四晶體管的源電極和漏 電極的一方電連接的電容器。
[0018]用來控制邏輯塊間的布線連接的可編程開關(guān)的存儲部中的晶體管包括能夠充分 減小晶體管的關(guān)態(tài)電流的如氧化物半導(dǎo)體等的寬帶隙半導(dǎo)體，由此，即使在沒有供給電源 電位的情況下也可以保持配置數(shù)據(jù)。通過上述結(jié)構(gòu)，可以省略供給電源后的配置數(shù)據(jù)的寫 入，從而可以縮短可編程邏輯裝置的啟動時間。由此，通過對可編程邏輯裝置使用常關(guān)閉驅(qū) 動方法可以實現(xiàn)耗電量的降低。
【專利附圖】

【附圖說明】
[0019]圖1A和IB是根據(jù)本發(fā)明的一個方式的可編程邏輯裝置的電路圖；
圖2A至2C是根據(jù)本發(fā)明的一個方式的可編程邏輯裝置的一部分的電路圖；
圖3A至3D是根據(jù)本發(fā)明的一個方式的可編程邏輯裝置的一部分的電路圖；
圖4A至4C是根據(jù)本發(fā)明的一個方式的可編程邏輯裝置的一部分的電路圖；
圖5A至5C是根據(jù)本發(fā)明的一個方式的可編程邏輯裝置的一部分的電路圖；
圖6A至6D示出可編程邏輯裝置的制造工序；
圖7A和7B示出可編程邏輯裝置的制造工序；
圖8A至SC示出可編程邏輯裝置的制造工序；
圖9A和9B示出可編程邏輯裝置的制造工序；
圖10是便攜式電子設(shè)備的框圖；
圖11是電子書閱讀器的框圖；
圖12A至12E都示出氧化物的結(jié)構(gòu)；
圖13A至13C示出氧化物的結(jié)構(gòu)；
圖14A至14C示出氧化物的結(jié)構(gòu)；
圖15A和15B示出氧化物的結(jié)構(gòu)；
圖16是示出通過計算獲得的遷移率的柵極電壓依賴性的圖；
圖17A至17C都是示出通過計算獲得的漏極電流及遷移率的柵極電壓依賴性的圖；
圖18A至18C都是示出通過計算獲得的漏極電流及遷移率的柵極電壓依賴性的圖；
圖19A至19C都是示出通過計算獲得的漏極電流及遷移率的柵極電壓依賴性的圖；
圖20A和20B示出用于計算的晶體管的截面結(jié)構(gòu)；
圖21A至21C是包括氧化物半導(dǎo)體膜的晶體管特性的圖；
圖22示出樣品A及樣品B的XRD譜；
圖23示出晶體管的關(guān)態(tài)電流和測量時的襯底溫度之間的關(guān)系；圖24是示出Ias及場效應(yīng)遷移率的Vgs依賴性的圖；
圖25A不出襯底溫度與閾值電壓之間的關(guān)系，圖25B不出襯底溫度與電場效應(yīng)遷移率之間的關(guān)系；
圖26A和26B分別示出用于測定的晶體管的平面圖和截面結(jié)構(gòu)；
圖27A和27B都是示出可編程邏輯裝置的結(jié)構(gòu)的一部分的平面圖；
圖28是示出可編程邏輯裝置的結(jié)構(gòu)的一部分的平面圖；
圖29是示出根據(jù)本發(fā)明的ー個方式的可編程邏輯裝置的電路圖。
【具體實施方式】
[0020] 下面，參照附圖對本發(fā)明的實施方式進(jìn)行詳細(xì)說明。注意，本發(fā)明不限于以下的說明，所屬【技術(shù)領(lǐng)域】的普通技術(shù)人員可以很容易地理解ー個事實就是其方式及詳細(xì)內(nèi)容在不脫離本發(fā)明的宗g及其范圍下可以被變換為各種形式。因此，本發(fā)明不應(yīng)該被解釋為僅限定于以下所示的實施方式的記載內(nèi)容中。
[0021 ] 注意，例如，在使用極性不同的晶體管或電路工作中的電流方向發(fā)生變化等情況下，“源扱”及“漏扱”的功能有時可以調(diào)換。因此，在本說明書中，術(shù)語“源扱”和“漏扱”可以互相調(diào)換。
[0022]術(shù)語“電連接”包括構(gòu)成要素之間通過“具有某種電作用的元件”連接的情況。對“具有某種電作用的元件”只要能夠通過該元件進(jìn)行連接構(gòu)成要素間的電信號的授受，就沒有特別的限制?！熬哂心撤N電作用的元件”的例子不僅是電極和布線，而且是開關(guān)元件如晶體管等、電阻器、電感器、電容器、具有各種功能的元件。
[0023]即便在電路圖中示出獨立`的構(gòu)成要素彼此電連接的情況下，實際上也存在ー個導(dǎo)電膜具有多個構(gòu)成要素的功能的情況，例如布線的一部分還用作電極。在本說明書中的“電連接”的范疇內(nèi)還包括這種ー個導(dǎo)電膜具有多個構(gòu)成要素的功能的情況。
[0024]術(shù)語“上”和“下”不局限于構(gòu)成要素之間的位置關(guān)系為“直接在……上”和“直接在……下”。例如，“柵極絕緣層上的柵電扱”的表現(xiàn)可意味著柵極絕緣層和柵電極之間存在有其他構(gòu)成要素的情況。
[0025]為了容易理解，有時附圖中所示的各構(gòu)成的位置、大小、范圍等不表示實際上的位置、大小、范圍等。因此，所公開的發(fā)明不一定局限于附圖中所公開的位置、大小、范圍等。
[0026]“第一”、“第二”、“第三”等序數(shù)詞是為了避免構(gòu)成要素的混淆而附記的。
[0027]實施方式I
在本實施方式中，將參照圖1A和1B、圖2A至2C、圖3A至3D、圖4A至4C及圖5A至5C對根據(jù)所公開的發(fā)明的ー個方式的可編程邏輯裝置的電路結(jié)構(gòu)進(jìn)行說明。
[0028]圖1A示出根據(jù)所公開的發(fā)明的ー個方式的可編程邏輯裝置的結(jié)構(gòu)。該可編程邏輯裝置包括分別具有多個邏輯電路的多個邏輯塊10、與多個邏輯塊10電連接的多個布線
11、以及設(shè)置在多個布線11的交叉部分的開關(guān)矩陣12。多個邏輯塊10優(yōu)選如圖1A所示那樣以矩陣狀設(shè)置。至少ー個布線11設(shè)置在邏輯塊10之間并在行方向或列方向上延伸。另外，開關(guān)矩陣12分別設(shè)置于在行方向上延伸的多個布線11與在列方向上延伸的多個布線11的交叉部分。如圖1A所示那樣，以圍繞多個邏輯塊10的外圍部分的方式設(shè)置多個布線11及多個開關(guān)矩陣12。[0029]另外，邏輯塊10不需要一定以矩陣狀空開一定間隔地設(shè)置。例如，邏輯塊10可以 不夾著布線11以在行方向或列方向上相鄰的方式設(shè)置。在這種情況下，至少一個布線11 設(shè)置在行方向或列方向上相鄰的邏輯塊群之間。開關(guān)矩陣12的每一個設(shè)置在行方向上延 伸的多個布線11和在列方向上延伸的多個布線11的交叉部分?？梢砸試@多個邏輯塊10 的外圍部的方式設(shè)置多個布線11及多個開關(guān)矩陣12。任何邏輯電路可以用作包含在邏輯 塊10中的邏輯電路。例如，可以使用邏輯門，或者可以使用組合有邏輯門的邏輯電路。
[0030]邏輯塊10的數(shù)目、布線11的數(shù)目及開關(guān)矩陣12的數(shù)目可以適當(dāng)?shù)卦O(shè)定，而不限 于圖1A所示的數(shù)目。
[0031]可編程邏輯裝置還可以包括乘法器(multiplier)、只讀存儲器(Random Access Memory:RAM)塊、鎖相環(huán)(Phase Locked Loop:PLL)塊、或輸入 / 輸出(InPut/OutPut:1/0) 元件。乘法器具有高速地進(jìn)行多個數(shù)據(jù)的乘法運算的功能。RAM塊具有作為存儲器能夠儲 存任意的數(shù)據(jù)的功能。PLL塊具有對可編程邏輯裝置中的電路提供時鐘信號的功能。1/0 元件具有控制可編程邏輯裝置與外部電路之間的信號的授受。
[0032]邏輯塊10包括多個邏輯電路。通過將從該多個邏輯電路中選擇的所希望的邏輯 電路連接，可以形成具有所希望的邏輯功能的邏輯電路。這樣的邏輯塊10可以以如下方式 獲得:通過根據(jù)儲存的數(shù)據(jù)進(jìn)行連接切換的開關(guān)將多個邏輯電路連接。
[0033]另外，上述邏輯塊10可以使用包括多個邏輯電路的查找表而形成。對應(yīng)于輸入信 號，查找表可以根據(jù)儲存于設(shè)置在各邏輯塊中的存儲器中的數(shù)據(jù)進(jìn)行計算處理輸出輸出信 號。
[0034]邏輯塊10可以包括時序電路諸如觸發(fā)器或計數(shù)電路；例如，可以設(shè)置有移位寄存器。
[0035]圖1B示出圖1A中的一個開關(guān)矩陣12的結(jié)構(gòu)。如圖1B所示，開關(guān)矩陣12在在行 方向上延伸的多個布線11的一個與在列方向上延伸設(shè)置的多個布線11的一個的交叉部分 包括布線選擇電路13。
[0036]圖2A示出圖1B中的布線選擇電路13的結(jié)構(gòu)。布線選擇電路13包括布線Ila至 Ild及可編程開關(guān)30a至30f。布線IIa通過可編程開關(guān)30a與布線IIb電連接，通過可編 程開關(guān)30e與布線Ilc電連接,通過可編程開關(guān)30d與布線Ild電連接。布線Ilb通過可 編程開關(guān)30b與布線Ilc電連接,通過可編程開關(guān)30f與布線Ild電連接。布線Ilc通過 可編程開關(guān)30c與布線Ild電連接。
[0037]布線Ila及布線Ilc相當(dāng)于圖1A和IB所示的在行方向上延伸的布線11，并且， 布線Ila和布線Ilc都可以在布線選擇電路13中向其它方向分支。例如，如圖2A所示那 樣，在行方向上延伸的布線Ila可以通過可編程開關(guān)30a及30d與布線Ilb和Ild電連接 而在列方向上分支。同樣地，與圖1A和圖1B所示的在列方向上延伸的布線11相對應(yīng)的布 線Ilb及布線Ild也可以通過布線選擇電路13的可編程開關(guān)30a至30d在行方向上分支。
[0038]雖然在圖2A的布線選擇電路13中設(shè)置有四個布線(布線Ila至lld)，但是本實施 方式所示的布線選擇電路13不局限于該結(jié)構(gòu)。設(shè)置于布線選擇電路中的布線的數(shù)目根據(jù) 可編程邏輯裝置的布線的數(shù)目決定；因此，適當(dāng)?shù)卦O(shè)置兩個或更多個布線，并根據(jù)布線的數(shù) 目設(shè)置可編程開關(guān)。
[0039]這里，可編程開關(guān)30a至30f的每一個根據(jù)儲存的數(shù)據(jù)(以下也稱為配置數(shù)據(jù))控制布線Ila至Ild中的兩個布線的連接。因此，在布線選擇電路13中，通過切換可編程開關(guān)30a至30f的啟閉，可以得到布線Ila至Ild的所希望的連接關(guān)系。
[0040]也就是說，在設(shè)置在開關(guān)矩陣12的布線11交叉部中的布線選擇電路13中，通過切換可編程開關(guān)的啟閉，可以選擇性地連接多個邏輯塊10中的所希望的邏輯塊10。由此，可以形成具有所希望的邏輯功能的可編程邏輯裝置。通過像這樣設(shè)置的開關(guān)矩陣12，可以將兩個所希望的邏輯塊10以其間不隔有其他的邏輯塊10的方式直接連接。
[0041]圖2B示出對應(yīng)于圖2A中的可編程開關(guān)30a至30f的可編程開關(guān)30的結(jié)構(gòu)。圖2B的可編程開關(guān)包括端子A、端子B、存儲部32及開關(guān)部34。
[0042]在可編程開關(guān)30中，根據(jù)儲存于存儲部32中的配置數(shù)據(jù)控制開關(guān)部34，由此，控制端子A和端子B之間的連接。端子A及端子B的每ー個與設(shè)置在布線選擇電路13中的多個布線11的一個電連接。開關(guān)部34通過端子A及端子B與設(shè)置在布線選擇電路13中的布線11電連接。存儲部32與用來對存儲部輸入要儲存的配置數(shù)據(jù)的電位的數(shù)據(jù)線D電連接，與用來輸入控制對存儲部寫入配置數(shù)據(jù)的信號的字線W電連接，并在儲存配置數(shù)據(jù)的節(jié)點處與開關(guān)部34電連接。
[0043]圖2C示出可編程開關(guān)30所具有的存儲部32的結(jié)構(gòu)。如圖2C所示那樣，存儲部32包括晶體管40。該晶體管40的源電極和漏電極的一方與開關(guān)部34電連接，晶體管40的源電極和漏電極的另一方與數(shù)據(jù)線D電連接，晶體管40的柵電極與字線W電連接。這里，關(guān)態(tài)電流極低的晶體管用作晶體管40。在該晶體管40關(guān)閉的情況下，對應(yīng)于配置數(shù)據(jù)的電位可以保持在與開關(guān)部34電連接的源電極和漏電極的一方。例如，當(dāng)源電極和漏電極的一方為高電位的狀態(tài)對應(yīng)于「I」并且源電極和漏電極的一方為低電位的狀態(tài)對應(yīng)于「O」吋，可以存儲I位的配置數(shù)據(jù)。
[0044]關(guān)態(tài)電流極低的晶體管在溝道形成區(qū)中包括比硅半導(dǎo)體帶隙寬且本征載流子密度低的寬帶隙半導(dǎo)體的晶體管。作為比硅半導(dǎo)體帶隙寬且本征載流子密度低的寬帶隙半導(dǎo)體的例子，可以使用化合物半導(dǎo)體諸如碳化硅(SiC)或氮化鎵(GaN)、由金屬氧化物形成的氧化物半導(dǎo)體諸如In-Ga-Zn-O類氧化物半導(dǎo)體等。在本實施方式中，包括氧化物半導(dǎo)體的晶體管用作存儲部32的關(guān)態(tài)電流極低的晶體管。注意，在電路圖中，為了示出晶體管包括氧化物半導(dǎo)體，有時在晶體管的旁邊記著“ OS”。
[0045]圖3A示出包括存儲部32及開關(guān)部34的可編程開關(guān)30的具體的電路結(jié)構(gòu)。圖3A的可編程開關(guān)包括晶體管112及晶體管110。晶體管112的源電極和漏電極的一方與端子A電連接，晶體管112的源電極和漏電極的另一方與該可編程開關(guān)的端子B電連接。晶體管110的源電極和漏電極的一方與晶體管112的柵電極電連接，晶體管110的源電極和漏電極的另一方與數(shù)據(jù)線D電連接，晶體管110的柵電極與字線W電連接。
[0046]端子A是可編程開關(guān)的ー個端子且與設(shè)置于布線選擇電路13中的多個布線11的一個電連接。端子B是可編程開關(guān)的另ー個端子且與設(shè)置在布線選擇電路13中的多個布線11的另ー個電連接。晶體管110對應(yīng)于圖2B的存儲部32，且包括氧化物半導(dǎo)體層。晶體管112對應(yīng)于圖2B的開關(guān)部34。另外，晶體管112可以為n溝道晶體管或p溝道晶體管。在本實施方式中，晶體管112為n溝道晶體管。
[0047]在圖3A的可編程開關(guān)中，對應(yīng)于配置數(shù)據(jù)的電位提供給晶體管110的源電極和漏電極的一方與晶體管112的柵電極彼此電連接的節(jié)點(以下也稱為節(jié)點FG)，并且該電位保持在節(jié)點FG，從而決定端子A與端子B之間的電傳導(dǎo)。下面對利用可編程開關(guān)進(jìn)行配置數(shù) 據(jù)的寫入及保持的工作進(jìn)行說明。
[0048]首先，將字線W的電位設(shè)定為使晶體管110成為導(dǎo)通狀態(tài)的電位，以使晶體管110 成為導(dǎo)通狀態(tài)。由此，數(shù)據(jù)線D的電位提供給節(jié)點FG。也就是說，對晶體管112的柵電極提 供所預(yù)定的電位(數(shù)據(jù)的寫入)。這里，當(dāng)該所預(yù)定的電位為高電位時，n溝道晶體管112成 為導(dǎo)通狀態(tài)，從而得到端子A與端子B之間的電傳導(dǎo)。當(dāng)該所預(yù)定的電位為低電位時，n溝 道晶體管112成為截止?fàn)顟B(tài)，從而不能得到端子A與端子B之間的電傳導(dǎo)。
[0049]在將數(shù)據(jù)線D的電位寫入節(jié)點FG之后，在保持該數(shù)據(jù)線D的電位的狀態(tài)下，將字 線W的電位設(shè)定為使晶體管110成為關(guān)閉狀態(tài)的電位，以使晶體管110成為關(guān)閉狀態(tài)。晶 體管110包括寬帶隙半導(dǎo)體如氧化物半導(dǎo)體而具有極低的關(guān)態(tài)電流；因此，提供給節(jié)點FG 的所預(yù)定的電位被保持(數(shù)據(jù)的保持)。也就是說，晶體管112的柵電極的所預(yù)定的電位被 保持，因此，晶體管112的連接狀態(tài)被保持。由此，在沒有電源電位供給的情況下，可以保持 圖3A的可編程開關(guān)的連接狀態(tài)。
[0050]由此，用來控制邏輯塊間的布線連接的可編程開關(guān)的存儲部中的晶體管包括能夠 充分減小晶體管的關(guān)態(tài)電流的氧化物半導(dǎo)體等寬帶隙半導(dǎo)體，即使在沒有電源電位的供給 的期間中也可以長時間地保持配置數(shù)據(jù)，并保持可編程開關(guān)的連接狀態(tài)。由此，通過使用暫 時停止對可編程邏輯裝置整體或其一部分的電源電位的供給且僅在需要的時候?qū)π枰?電路塊中供應(yīng)電源電位的驅(qū)動方法(常關(guān)閉驅(qū)動方法)，即使沒有對邏輯塊及多個可編程開 關(guān)的電源電位的供給，也可以保持邏輯塊的連接狀態(tài)。因此，通過常關(guān)閉驅(qū)動方法，可以省 略供給電源之后的配置數(shù)據(jù)的寫入，從而可以縮短可編程邏輯裝置的啟動時間。因此，通過 常關(guān)閉驅(qū)動方法，可以實現(xiàn)本實施方式中的可編程邏輯裝置的耗電量的降低。
[0051]另外，對應(yīng)于配置數(shù)據(jù)的電位通過晶體管110供應(yīng)給節(jié)點FG，由此可以寫入該數(shù) 據(jù)。與將浮動?xùn)艠O用作可編程開關(guān)的存儲部并且通過電子的注入寫入配置數(shù)據(jù)的情況相 t匕，可以大幅度地降低寫入所需要的電位及時間。另外，由于不發(fā)生因電子注入時所產(chǎn)生的 隧道電流而引起的浮動?xùn)艠O的柵極絕緣層的劣化問題；由此，可以增加數(shù)據(jù)重寫的次數(shù)。
[0052]在通常的可編程邏輯裝置中，在具有該可編程邏輯裝置的半導(dǎo)體裝置停止 工作的狀態(tài)下，通過進(jìn)行可編程開關(guān)的切換來改變邏輯塊的連接狀態(tài)。這稱為配置 (configuration)。相對于此,在該半導(dǎo)體裝置工作中進(jìn)行的配置稱為動態(tài)配置。如上所述， 本實施方式的可編程開關(guān)能夠進(jìn)行配置數(shù)據(jù)的高速寫入；因此，能夠容易進(jìn)行動態(tài)配置。
[0053]在上述可編程開關(guān)中，多個邏輯電路的連接狀態(tài)既可以儲存在圖1A的布線選擇 電路13，也可以儲存在圖1A的邏輯塊10。
[0054]參照圖3B至3D、圖4A至4C及圖5A至5C對具有與圖3A的結(jié)構(gòu)不同的結(jié)構(gòu)的可 編程開關(guān)進(jìn)行說明。
[0055]圖3B的可編程開關(guān)與圖3A的可編程開關(guān)的不同之處在于具有電容器116。電容 器116的一個端子與節(jié)點FG電連接，電容器116的另一個端子被保持為固定電位。在本實 施方式中，電容器116的另一個端子接地。注意，其他的結(jié)構(gòu)與圖3A的可編程開關(guān)的結(jié)構(gòu) 相同。
[0056]通過這樣的方式設(shè)置電容器116，在從數(shù)據(jù)線D向節(jié)點FG輸入對應(yīng)于配置數(shù)據(jù)的 電位時可以容易保持提供到節(jié)點FG的電荷；從而，可以容易提高可編程開關(guān)的配置數(shù)據(jù)保持特性。當(dāng)節(jié)點FG的寄生電容充分大時，即使沒有電容器也可以獲得與設(shè)置電容器116的情況同樣的效果。
[0057]圖3C的可編程開關(guān)與圖3A的可編程開關(guān)的不同之處在于緩沖器118設(shè)置在晶體管110的源電極和漏電極的一方與晶體管112的柵電極之間。這里，包括晶體管112的柵電極的節(jié)點為節(jié)點FG。注意，其他的結(jié)構(gòu)與圖3A的可編程開關(guān)相同。
[0058]通過上述方式設(shè)置緩沖器118并從電源線向節(jié)點FG提供電位，由此即使端子A或端子B的電位變動，也可以防止由于晶體管112的電容耦合從而節(jié)點FG的電位發(fā)生變化。另外，當(dāng)設(shè)置緩沖器118吋，即使從數(shù)據(jù)線D輸入的電位在晶體管110中下降了相當(dāng)于晶體管110的閾值電位，也能夠向節(jié)點FG輸入對應(yīng)于電源電位的電位。
[0059]另外，圖3D的可編程開關(guān)與圖3A的可編程開關(guān)的不同之處在于反相器120設(shè)置在晶體管110的源電極和漏電極的一方與晶體管112的柵電極之間。這里，包括晶體管112的柵電極的節(jié)點為節(jié)點FG。注意，其他的結(jié)構(gòu)與圖3A的可編程開關(guān)相同。從數(shù)據(jù)線D輸入的電位由反相器120反相，因此圖3D的可編程開關(guān)中的晶體管112的工作是與圖3A的可編程開關(guān)中的晶體管112相反的。
[0060]通過上述方式設(shè)置反相器120并從電源線向節(jié)點FG提供電位，由此即使端子A或端子B的電位變動，也可以防止由于晶體管112的電容耦合節(jié)點FG的電位變化。另外，當(dāng)設(shè)置反相器120吋，即使從數(shù)據(jù)線D輸入的電位在晶體管110中下降了晶體管110的閾值電位，也能夠向節(jié)點FG輸入對應(yīng)于電源電位的電位。
[0061]在圖3A至圖3D的各可編程開關(guān)中，晶體管112被用于開關(guān)部，但是，根據(jù)本實施方式的開關(guān)部的結(jié)構(gòu)不局限于此。可以使用傳輸門134而代替用于開關(guān)部的晶體管112。
[0062]例如，可以采用如圖4A所示的結(jié)構(gòu)。圖4A中的可編程開關(guān)包括晶體管130、傳輸門134及反相器144。傳輸門134包括n溝道晶體管和p溝道晶體管。這些晶體管的每ー個的源電極和漏電極的一方與端子A電連接，這些晶體管的源電極和漏電極的另一方與端子B電連接。n溝道晶體管的柵電極(節(jié)點FGl)與晶體管130的源電極和漏電極的一方電連接，P溝道晶體管的柵電極(節(jié)點FG2)通過反相器144與晶體管130的源電極和漏電極的一方電連接。晶體管130的源電極和漏電極的另一方與數(shù)據(jù)線D電連接，晶體管130的柵電極與字線W電連接。晶體管130包括氧化物半導(dǎo)體層。雖然在圖4A中反相器144設(shè)置在晶體管130的源電極和漏電極的一方與傳輸門134的p溝道晶體管的柵電極之間，但是可編程開關(guān)的結(jié)構(gòu)并不局限于此。反相器144可以設(shè)置在晶體管130的源電極和漏電極的一方與傳輸門134的n溝道晶體管的柵電極之間。
[0063]也就是說，圖4A中的可編程開關(guān)與圖3A中的可編程開關(guān)的不同之處在于:設(shè)置有傳輸門134而代替包含在開關(guān)部中的晶體管112，并且反相器144設(shè)置在傳輸門134的ー個的晶體管的柵電極與晶體管130的源電極和漏電極的一方之間。
[0064]當(dāng)可編程開關(guān)的開關(guān)部包括ー個晶體管時，需要對該晶體管的柵電極施加比對該晶體管的源電極或漏電極施加的最大電位(或最小電位)高(或低)出該晶體管的閾值電位的電位，以維持該晶體管的連接狀態(tài)(導(dǎo)通狀態(tài)或截止?fàn)顟B(tài))。但是，如上所述，當(dāng)傳輸門用于可編程開關(guān)的開關(guān)部中時，即使在不對柵電極施加高(或低)出上述閾值電位的電位的情況下也可以進(jìn)行開關(guān)。由此，可以實現(xiàn)可編程開關(guān)的耗電量的降低。
[0065]圖4B中的可編程開關(guān)與圖4A所示的可編程開關(guān)的不同之處是包括電容器136。電容器136的一個端子與節(jié)點FGl電連接，電容器136的另一個端子被保持為固定電位。在 本實施方式中的電容器136的另一個端子接地。此外，其他的結(jié)構(gòu)與圖4A的可編程開關(guān)的 結(jié)構(gòu)相同。
[0066]像這樣通過設(shè)置電容器136，在從數(shù)據(jù)線D向節(jié)點FGl輸入對應(yīng)于配置數(shù)據(jù)的電位 時可以容易地保持提供到節(jié)點FGl的電荷；由此，可以容易地改善可編程開關(guān)的配置數(shù)據(jù) 的保持特性。當(dāng)節(jié)點FGl的寄生電容充分大時，即使沒有電容器也可以獲得與設(shè)置有電容 器136的情況同樣的效果。
[0067]圖4C中的可編程開關(guān)與圖4A所示的可編程開關(guān)的不同之處在于:緩沖器146設(shè) 置在晶體管130的源電極和漏電極的一方與傳輸門134的n型的晶體管的柵電極之間。此 夕卜，其他的結(jié)構(gòu)與圖4A的可編程開關(guān)的結(jié)構(gòu)相同。
[0068]通過設(shè)置反相器144及緩沖器146并且從電源線向節(jié)點FGl及節(jié)點FG2提供電位， 即使端子A或端子B的電位變動，也可以防止由于傳輸門134的晶體管的電容耦合導(dǎo)致的 節(jié)點FGl及節(jié)點FG2的電位的變化。另外，當(dāng)設(shè)置反相器144及緩沖器146時，即使從數(shù)據(jù) 線D輸入的電位在晶體管130中下降了晶體管130的閾值電位量，也能夠向節(jié)點FGl及節(jié) 點FG2輸入對應(yīng)于電源電位的電位。
[0069]在圖4A至4C的可編程開關(guān)中，使用反相器144，以使對開關(guān)部的傳輸門134的一 個柵電極輸入的電位與對開關(guān)部的傳輸門134的另一個柵電極輸入的電位具有彼此相反 的極性。但是，根據(jù)本實施方式的可編程開關(guān)的結(jié)構(gòu)不局限于此?？梢允褂帽惠斎腚娢坏?數(shù)據(jù)線D、被輸入具有與輸入到數(shù)據(jù)線D的電位相反的極性的電位的數(shù)據(jù)線DB、以及與各個 數(shù)據(jù)線電連接的包括氧化物半導(dǎo)體的晶體管。
[0070]例如，可以采用圖5A所示的結(jié)構(gòu)。圖5A的可編程開關(guān)包括晶體管150、晶體管152 及傳輸門154。傳輸門154包括n溝道晶體管和p溝道晶體管。傳輸門154的各晶體管的 源電極和漏電極的一方與端子A電連接，傳輸門154的各晶體管的源電極和漏電極的另一 方與端子B電連接。n溝道晶體管的柵電極(節(jié)點FGl)與晶體管150的源電極和漏電極的 一方電連接，P溝道晶體管的柵電極(節(jié)點FG2)與晶體管152的源電極和漏電極的一方電 連接。晶體管150的源電極和漏電極的另一方與數(shù)據(jù)線D電連接，晶體管150的柵電極與 字線W電連接。晶體管152的源電極和漏電極的另一方與數(shù)據(jù)線DB電連接，晶體管152的 柵電極與字線W電連接。晶體管150及晶體管152包括氧化物半導(dǎo)體層。數(shù)據(jù)線D的電位 與數(shù)據(jù)線DB的電位具有相反的極性。
[0071]也就是說，圖5A的可編程開關(guān)與圖3A的可編程開關(guān)的不同之處在于:設(shè)置有傳輸 門154而代替包含在開關(guān)部中的晶體管112，并且設(shè)置有數(shù)據(jù)線DB和晶體管152。
[0072]如上所述，當(dāng)傳輸門用于可編程開關(guān)的開關(guān)部時，與圖4A的包括傳輸門的可編程 開關(guān)同樣地，即使在不對柵電極施加比對晶體管的源電極或漏電極所施加的最大(或最小) 電位高(或低)出該晶體管的閾值電位的電位，也可以進(jìn)行開關(guān)。由此，可以實現(xiàn)可編程開關(guān) 的耗電量的降低。
[0073]另外，圖5B的可編程開關(guān)與圖5A的可編程開關(guān)的不同之處在于:包括電容器156 以及電容器158。電容器156的一個端子與節(jié)點FGl電連接，另一個端子與固定電位電連 接。電容器158的一個端子與節(jié)點FG2電連接，電容器158的另一個端子與固定電位電連 接。本實施方式的電容器156及158的另一個端子接地。此外，其他的結(jié)構(gòu)與圖5A所示的可編程開關(guān)的結(jié)構(gòu)相同。
[0074] 像這樣通過設(shè)置電容器156及電容器158，在從數(shù)據(jù)線D向節(jié)點FGl輸入對應(yīng)于配置數(shù)據(jù)的電位、數(shù)據(jù)線DB向節(jié)點FG2輸入對應(yīng)于配置數(shù)據(jù)的電位時可以容易地保持提供給節(jié)點FGl及節(jié)點FG2的電荷；由此，可以容易地改善可編程開關(guān)的配置數(shù)據(jù)的保持特性。當(dāng)節(jié)點FGl及節(jié)點FG2的寄生電容充分大時，即使沒有電容器也可以獲得與設(shè)置有電容器156及電容器158的情況同樣的效果。
[0075]另外，如圖5C的可編程開關(guān)那樣，可以設(shè)置ー個端子與節(jié)點FGl電連接而另ー個端子與節(jié)點FG2電連接的電容器160。此外，其他的結(jié)構(gòu)與圖5A所示的可編程開關(guān)的結(jié)構(gòu)相同。
[0076]另外，圖4A至4C及圖5A至5C的可編程開關(guān)可以組合使用與圖3B至3D的可編程開關(guān)同樣的結(jié)構(gòu)。
[0077]如上所述，通過使用來控制各邏輯塊間的布線連接的可編程開關(guān)的存儲部中的晶體管包括能夠充分減小晶體管的關(guān)態(tài)電流的氧化物半導(dǎo)體等寬帶隙半導(dǎo)體，即使沒有電源電位的供給的情況下也能夠保持配置數(shù)據(jù)。由此，可以省略供給電源后的配置數(shù)據(jù)的寫入，從而可以縮短可編程邏輯裝置的啟動時間。因此，通過常關(guān)閉驅(qū)動方法，可以實現(xiàn)可編程邏輯裝置的耗電量的降低。
[0078]本實施方式的結(jié)構(gòu)、方法等可以互相組合，或者也可以與其他的實施方式的結(jié)構(gòu)、方法等適當(dāng)?shù)亟M合。
[0079]實施方式2
在本實施方式中，參照圖6A至6D、圖7A和7B、圖8A至8C及圖9A和9B對實施方式I的可編程邏輯裝置的可編程開關(guān)的制造方法進(jìn)行說明。作為ー個例子，對圖3A所示的包括晶體管110及晶體管112的可編程開關(guān)的制造方法進(jìn)行說明。另外，在圖6A至6D、圖7A和7B、圖8A至8C及圖9A和9B中，沿著線A-B的截面圖相當(dāng)于形成有包括氧化物半導(dǎo)體膜的晶體管110及n溝道晶體管112的區(qū)域的截面圖，沿著線C-D的截面圖相當(dāng)于包括氧化物半導(dǎo)體膜的晶體管110的源電極和漏電極的一方與n溝道晶體管112的柵電極連接的節(jié)點FG的截面圖。
[0080]首先，如圖6A所示，在p型半導(dǎo)體襯底201中形成元件分離區(qū)203。
[0081]作為p型半導(dǎo)體襯底201，可以使用具有p型導(dǎo)電型的單晶硅襯底(硅片)、化合物半導(dǎo)體襯底(例如，SiC襯底、藍(lán)寶石襯底、或GaN襯底)。
[0082]可以使用如下襯底作為SOI (Silicon on Insulator ;絕緣體上娃)襯底而代替P型半導(dǎo)體襯底201:以在對鏡面拋光薄片注入氧離子之后，通過進(jìn)行高溫加熱在離表面一定深度的區(qū)域中形成氧化層并消除產(chǎn)生在表面層中的缺陷的方式形成的所謂的SIMOX(Separation by Implanted Oxygen:注入氧_離)襯底；或者利用通過注入氫離子而形成的微小空隙經(jīng)過熱處理成長而使半導(dǎo)體襯底劈開的智能剝離(Smart-Cut)法或ELTRAN(Epitaxial Layer Transfer:外延層轉(zhuǎn)移(日本佳能公司的注冊?商標(biāo)))法等形成的SOI襯/?。
[0083]元件分離區(qū)203通過娃局部氧化(Local Oxidation of Silicon:L0C0S)法或淺溝槽隔離(Shallow Trench Isolation:STI)法等形成。
[0084]當(dāng)在同一襯底上形成p溝道晶體管時，例如，當(dāng)將圖4A的傳輸門或反相器形成于同一襯底上時，可以在P型半導(dǎo)體襯底201的一部分中形成n阱區(qū)。通過添加磷、砷等賦予 n型的雜質(zhì)元素形成n阱區(qū)。
[0085]在此，使用p型半導(dǎo)體襯底，但是可以使用n型半導(dǎo)體襯底并且可以形成p溝道晶 體管。此時，以對n型半導(dǎo)體襯底添加賦予p型的硼等雜質(zhì)元素來形成p阱區(qū)的方式，在同 一襯底上可以形成n溝道晶體管。
[0086]接著，如圖6B所示那樣，在半導(dǎo)體襯底201上形成柵極絕緣膜207及柵電極209。
[0087]進(jìn)行熱處理使半導(dǎo)體襯底201的表面氧化，以形成氧化硅膜?；蛘?，通過熱氧化法 形成氧化硅膜，然后通過氮化處理使氧化硅膜的表面氮化；由此形成包括氧化硅膜與包含 氧和氮的硅膜(氧氮化硅膜)的疊層結(jié)構(gòu)。接著，對氧化硅膜或氧氮化硅膜的一部分進(jìn)行選 擇性地蝕刻，以形成柵極絕緣膜207?；蛘撸岳肅VD法、濺射法等形成厚度為5至50nm 的氧化硅、氧氮化硅、高介電常數(shù)材料(也稱為high-k材料)的金屬氧化物諸如鉭氧化物、氧 化鉿、氧化鉿硅酸鹽、氧化鋯、氧化鋁、氧化鈦等、或稀土氧化物如氧化鑭等，然后對其一部 分進(jìn)行選擇性地蝕刻的方式，形成柵極絕緣膜207。
[0088]優(yōu)選的是，柵電極209使用選自鉭、鎢、鈦、鑰、鉻、鈮等的金屬或包含這些金屬作 為主要成分的合金材料或化合物材料形成。另外，可以使用添加有磷等雜質(zhì)的多晶硅。或 者，柵電極209可以具有包括金屬氮化物膜和上述金屬中的任一種的膜的疊層結(jié)構(gòu)。作為 金屬氮化物，可以使用氮化鎢、氮化鑰、或氮化鈦。當(dāng)設(shè)置金屬氮化物膜時，可以提高金屬膜 的附著性，能夠防止剝離。
[0089]柵電極209以在通過濺射法、CVD法等形成導(dǎo)電膜之后對該導(dǎo)電膜的一部分進(jìn)行 選擇性地蝕刻的方式形成。
[0090]這里，通過熱處理使半導(dǎo)體襯底201的表面氧化，以形成氧化硅膜；通過濺射法在 該氧化硅膜上形成包括氮化鉭膜及鎢膜的疊層的導(dǎo)電膜；然后，對氧化硅膜的一部分及導(dǎo) 電膜的一部分進(jìn)行選擇性地蝕刻。由此，形成柵極絕緣膜207及柵電極209。
[0091]注意，為了實現(xiàn)高集成化，在柵電極209的側(cè)面不設(shè)置側(cè)壁絕緣層的結(jié)構(gòu)是優(yōu)選 的。另一方面，當(dāng)注重晶體管的特性時，可以在柵電極209的側(cè)面設(shè)置側(cè)壁絕緣層。
[0092]接著，如圖6C所示，對半導(dǎo)體襯底201添加賦予n型導(dǎo)電型的雜質(zhì)元素，來形成n 型雜質(zhì)區(qū)211a和n型雜質(zhì)區(qū)211b。當(dāng)在同一襯底上形成n阱區(qū)時，通過對該n阱區(qū)域添 加賦予P型的雜質(zhì)元素，來形成P型雜質(zhì)區(qū)。在n型雜質(zhì)區(qū)211a、211b中的賦予n型的雜 質(zhì)元素的濃度為高于或等于I X IO1Vcm3且低于或等于I X IO2Vcm3,并且，在p型雜質(zhì)區(qū)中 的賦予P型導(dǎo)電型的雜質(zhì)元素的濃度為高于或等于I X IO1Vcm3且低于或等于I X IO2Vcm30 通過適當(dāng)?shù)厥褂秒x子摻雜法、離子注入法等，對半導(dǎo)體襯底201及n阱區(qū)分別添加賦予n型 導(dǎo)電型的雜質(zhì)元素及賦予P型導(dǎo)電型的雜質(zhì)元素。
[0093]當(dāng)在柵電極209的側(cè)面上設(shè)置側(cè)壁絕緣層時，可以在與該側(cè)壁絕緣層重疊的區(qū)域 中形成具有與n型雜質(zhì)區(qū)211a、211b及p型雜質(zhì)區(qū)不同的雜質(zhì)濃度的雜質(zhì)區(qū)。
[0094]接著，如圖6D所示，通過濺射法、CVD法等在半導(dǎo)體襯底201、元件分離區(qū)203、柵 極絕緣膜207及柵電極209上形成絕緣膜215及絕緣膜217。
[0095]絕緣膜215及217可以使用包括氧化娃、氧氮化娃、氮氧化娃、氮化娃、氧化招、氧 氮化鋁、氮氧化鋁、氮化鋁等的單層或疊層形成。當(dāng)通過CVD法形成絕緣膜215時，可以提 高絕緣膜215的氫含量。使用該絕緣膜215進(jìn)行加熱處理，可以使半導(dǎo)體襯底氫化，可以用氫消除懸空鍵，并可以降低該半導(dǎo)體襯底中的缺陷。
[0096]另外，當(dāng)使用無機材料如硼磷娃玻璃(Boron Phosphorus Silicon Glass:BPSG)>或有機材料如聚酰亞胺或丙烯酸樹脂形成絕緣膜217時，絕緣膜217的平坦性可以提高。
[0097]在絕緣膜215或絕緣膜217的形成之后，進(jìn)行熱處理以使添加到n型雜質(zhì)區(qū)211a和211b及p型雜質(zhì)區(qū)中的雜質(zhì)元素活性化。
[0098]通過上述エ序，如圖6D所示，可以制造n溝道晶體管112。這里，晶體管112使用如單晶硅等除了氧化物半導(dǎo)體以外的半導(dǎo)體形成，因此晶體管112能夠進(jìn)行充分高速的エ作。因此，可以形成能夠進(jìn)行高速工作的可編程開關(guān)。
[0099]接著，對各絕緣膜215和217的一部分進(jìn)行選擇性地蝕刻形成開ロ部。然后，在開ロ部中形成接觸插塞219a及21%。典型的是，在通過濺射法、CVD法等形成導(dǎo)電膜之后，通過化學(xué)機械拋光(Chemical Mechanical Polishing:CMP)法、蝕刻法等進(jìn)行平坦化處理,并去除導(dǎo)電膜的不需要的部分，來形成接觸插塞219a及接觸插塞21%。
[0100]以通過CVD法使用WF6氣體和SiH4氣體形成硅化鎢的方式形成成為接觸插塞219a及219b的導(dǎo)電膜，以填充開ロ部。
[0101]接著，通過濺射法、CVD法等在絕緣膜217、接觸插塞219a及219b上形成絕緣膜，然后對該絕緣膜的一部分進(jìn)行選擇性地蝕刻，來形成具有溝槽部分的絕緣膜221。接著，在通過濺射法、CVD法等形成導(dǎo)電膜之后，通過CMP法、蝕刻法等進(jìn)行平坦化處理，并去除該導(dǎo)電膜的不需要的部分；由此，形成布線223a及223b (參照圖7A)。
[0102]這里，布線223a用作晶體管112的源電極和漏電極的一方并與圖3A的端子A或端子B的一方電連接。布線223b用作晶體管112的源電極和漏電極的另一方并與圖3A的端子A和B的另一方電連接。
[0103]絕緣膜221可以使用與絕緣膜215相同的材料形成。
[0104]布線223a及223b，被形成為包含任意金屬諸如鋁、鈦、鉻、鎳、銅、釔、鋯、鑰、銀、鉭和鎢或包含這些元素中的任一種作為主要成分的合金的單層結(jié)構(gòu)或疊層結(jié)構(gòu)。例如，可以舉出包含硅的鋁膜的單層結(jié)構(gòu)、在鋁膜上層疊鈦膜的兩層結(jié)構(gòu)、在鎢膜上層疊鈦膜的兩層結(jié)構(gòu)、在銅-鎂-鋁合金膜上形成銅膜的兩層結(jié)構(gòu)、依次層疊有鈦膜、鋁膜、鈦膜的三層結(jié)構(gòu)。另外，可以使用包含氧化銦、氧化錫或氧化鋅的透明導(dǎo)電材料。
[0105]使用被平坦化的絕緣膜221、布線223a及223b，由此，可以降低后面形成的包括氧化物半導(dǎo)體層的晶體管的電特性的不均勻。另外，可以高成品率地形成包括氧化物半導(dǎo)體膜的晶體管。
[0106]接著，優(yōu)選進(jìn)行加熱處理或等離子體處理，以使包含于絕緣膜221、布線223a及223b的氫脫離。由此，在之后的加熱處理中，可以防止氫擴散到后面形成的絕緣膜及氧化物半導(dǎo)體膜中。該加熱處理以高于或等于100°C且低于襯底的應(yīng)變點的溫度在惰性氣氛、減壓氣氛或干燥氣氛中進(jìn)行。此外，等離子體處理使用稀有氣體、氧、氮或氧化氮(例如，ー氧化
ニ氮、一氧化氮、或ニ氧化氮)。
[0107]接著，通過濺射法、CVD法等在絕緣膜221、布線223a及223b上形成絕緣膜225。絕緣膜225使用含有氧化硅、氧氮化硅、氮氧化硅、氧化鎵、氧化鉿、氧化釔、氧化鋁、氧氮化鋁中的ー種或多種的單層或疊層。絕緣膜225優(yōu)選使用通過加熱而使氧的一部分脫離的氧化絕緣膜形成。作為通過加熱而使氧的一部分脫離的氧化絕緣膜，使用含有超過化學(xué)計量比的氧的氧化絕緣膜。由于通過加熱使氧從氧化絕緣膜脫離；由此通過之后的工序中進(jìn)行的加熱可以使氧擴散到氧化物半導(dǎo)體膜中。
[0108]優(yōu)選通過CMP處理等使絕緣膜225平坦化。絕緣膜225的表面的平均表面粗糙度 (Ra)為Inm或更小,優(yōu)選為0.3nm或更小,更優(yōu)選為0.1nm或更小。
[0109]注意，在本說明書等中，平均表面粗糙度(Ra)是以能夠應(yīng)用于測定表面的方式對由JISB0601:2001 (IS04287:1997)定義的中心線平均粗糙度(Ra)進(jìn)行了三維擴展，且為從基準(zhǔn)面到指定面的偏差的絕對值的平均值。
[0110]當(dāng)測量面以Z = F (X，Y)表示時，平均表面粗糙度(Ra)為從基準(zhǔn)面到指定面的偏差的絕對值的平均值，且由如下算式I表示。
[0111][算式I]
【權(quán)利要求】
1.一種半導(dǎo)體裝置，包括:第一布線和第二布線；與所述第一布線及所述第二布線電連接的邏輯塊；以及設(shè)置在所述第一布線與所述第二布線的交叉處的布線選擇電路，其中所述布線選擇電路包括配置成控制所述第一布線與所述第二布線之間的連接的開關(guān)，并且所述開關(guān)包括含有氧化物半導(dǎo)體的晶體管。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述氧化物半導(dǎo)體包括銦和氧。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述氧化物半導(dǎo)體包括c軸取向結(jié)晶。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述氧化物半導(dǎo)體包括化學(xué)計量過高的氧。
5.一種包括根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的電子設(shè)備。
6.一種半導(dǎo)體裝置，包括:在列方向上的多個第一布線和在行方向上的多個第二布線；多個邏輯塊，各個邏輯塊至少與所述多個第一布線中的一個及所述多個第二布線中的一個電連接；以及設(shè)置在所述多個第一布線與所述多個第二布線的交叉處的多個布線選擇電路，其中所述多個布線選擇電路中的至少一個包括配置成控制所述多個第一布線中的一個與所述多個第二布線中的一個之間的連接的開關(guān)，`并且所述開關(guān)包括含有氧化物半導(dǎo)體的晶體管。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其中所述氧化物半導(dǎo)體包括銦和氧。
8.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其中所述氧化物半導(dǎo)體包括c軸取向結(jié)晶。
9.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其中所述氧化物半導(dǎo)體包括化學(xué)計量過高的氧。
10.一種包括根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置的電子設(shè)備。
11.一種半導(dǎo)體裝置，包括:第一布線和第二布線；與所述第一布線及所述第二布線電連接的邏輯塊；以及設(shè)置在所述第一布線與所述第二布線的交叉處的布線選擇電路，其中所述布線選擇電路包括開關(guān)，該開關(guān)包括:包括第一端子、第二端子及柵極的第一晶體管；以及包括第一端子、第二端子及柵極的第二晶體管，其中所述第一晶體管的所述第一端子及所述第二端子各自與所述第一布線及所述第二布線電連接，所述第二晶體管的第二端子與所述第一晶體管的所述柵極電連接，并且所述第二晶體管包括氧化物半導(dǎo)體。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置，其中所述第一晶體管包括單晶半導(dǎo)體。
13.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置，還包括與所述第二晶體管的所述第二端子電連接的電容器。
14.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置，還包括電連接于所述第二晶體管的所述第二端子與所述第一晶體管的所述柵極之間的緩沖器。
15.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置，還包括電連接于所述第二晶體管的所述第二端子與所述第一晶體管的所述柵極之間的反相器。
16.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置，還包括包括第一端子、第二端子及柵極的第三晶體管，其中所述第三晶體管的所述第一端子及所述第二端子各自與所述第一布線及所述第二布線電連接。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體裝置，其中所述第一晶體管與所述第三晶體管的極性互不相同。
18.根據(jù)權(quán)利要求16所述的半導(dǎo)體裝置，還包括電連接于所述第二晶體管的所述第二端子與所述第三晶體管的所述柵極之間的反相器。
19.根據(jù)權(quán)利要求16所述的半導(dǎo)體裝置，還包括與所述第二晶體管的所述第二端子電連接的電容。
20.根據(jù)權(quán)利要求16所述的半導(dǎo)體裝置，還包括電連接于所述第二晶體管的所述第二端子與所述第一晶體管的所述柵極之間的緩沖器。
21.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置，還包括包括第一端子、第二端子及柵極的第四晶體管，其中所述第四晶體管的所述柵極電連接于所述第二晶體管的所述柵扱。
22.根據(jù)權(quán)利要求21所述的半導(dǎo)體裝置，還包括包括第一端子、第二端子及柵極的第三晶體管，其中所述第三晶體 管的所述第一端子和所述第二端子各自與所述第一布線及所述第二布線電連接。
23.根據(jù)權(quán)利要求22所述的半導(dǎo)體裝置，其中所述第一晶體管與所述第三晶體管的極性互不相同。
24.根據(jù)權(quán)利要求21所述的半導(dǎo)體裝置，還包括與所述第二晶體管的所述第二端子電連接的電容。
25.根據(jù)權(quán)利要求21所述的半導(dǎo)體裝置，還包括與所述第四晶體管的所述第二端子電連接的電容。
26.根據(jù)權(quán)利要求21所述的半導(dǎo)體裝置，還包括電連接于所述第四晶體管的所述第二端子與所述第一晶體管的所述柵極之間的電容。
27.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置，其中所述氧化物半導(dǎo)體包括銦和氧。
28.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置，其中所述氧化物半導(dǎo)體包括具有c軸取向的結(jié)晶。
29.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置，其中所述氧化物半導(dǎo)體包括化學(xué)計量過高的氧。
30.ー種包括根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置的電子設(shè)備。
【文檔編號】H03K19/177GK103563254SQ201280024149
【公開日】2014年2月5日 申請日期:2012年5月8日 優(yōu)先權(quán)日:2011年5月19日
【發(fā)明者】米田誠一, 西島辰司 申請人:株式會社半導(dǎo)體能源研究所