專利名稱：一種bch并行編碼電路的制作方法
技術領域：
本發(fā)明設計BCH編碼技術領域，具體地講，涉及ー種BCH并行編碼電路。
背景技術：
嵌入式產(chǎn)品的數(shù)據(jù)存儲和管理是嵌入式產(chǎn)品開發(fā)中ー項必不可少的研究課題。隨著Flash Memory存儲器速度快、容量大、成本低的特點被越來越多的企業(yè)所認可，F(xiàn)lash Memory被廣泛的用作各種嵌入式產(chǎn)品的存儲器件。并且針對不同的產(chǎn)品應用,FlashMemory作為當前嵌入式系統(tǒng)的主流存儲設備，以各種各樣不同的形式被廣泛應用于人們的生活當中。但是Flash Memory的快速發(fā)展,也使數(shù)據(jù)存儲安全成為當前各種嵌入式產(chǎn)品發(fā)展的瓶頸。由于Flash Memory制造エ藝與芯片集成度的提高，日常生活中使用的Flash Memory的存儲陣列有可能出現(xiàn)數(shù)據(jù)錯誤，如數(shù)據(jù)在寫入和讀出的過程中可能會由于信號干擾發(fā)生錯誤；又如有些數(shù)據(jù)位可能會因為沒有達到閾值電壓而產(chǎn)生錯誤。因此，需要對Flash Memory中的數(shù)據(jù)使用ECC校驗的方法確保其內部數(shù)據(jù)區(qū)的數(shù)據(jù)安全性。在Flash的差錯類型測試中顯示錯誤是以位的形式分散在整個數(shù)據(jù)塊中的，所以具有可控、隨機錯誤糾錯能力的BCH碼適于Flash Memory的糾錯。由于當前Flash Memory制造エ藝以及芯片集成度的提高，比特錯誤率也在不斷増大。在研究Flash Memory錯誤率的過程中可以發(fā)現(xiàn)，隨著內部數(shù)據(jù)區(qū)比特錯誤率的不斷提高，頁錯誤率(Page Error Ratio，PER)也在不斷提高，為滿足數(shù)據(jù)區(qū)的安全需求，必須提高ECC校驗模塊的糾錯能力。BCH串行編碼電路每次只能處理ー個比特位的數(shù)據(jù)，面對大規(guī)模數(shù)據(jù)的處理能力非常低，所以無法滿足Flash Memory傳輸效率的要求。針對以上缺點，設計ー種BCH并行編碼電路可以一次處理多比特位的數(shù)據(jù)，使其滿足Flash Memory傳輸效率的要求。

發(fā)明內容
本發(fā)明要解決的技術問題是提供ー種BCH并行編碼電路，對閃存中可能出現(xiàn)隨機錯誤的問題提出了行之有效的解決方案。本發(fā)明采用如下技術方案實現(xiàn)發(fā)明目的
ー種BCH并行編碼電路，其特征在于，包括
8位信息輸入端叫，0〈=1〈8;
一組校驗碼寄存器bp l=〈j〈=t，t為校驗碼寄存器的個數(shù)；
一組異或電路組Slj, l=〈j〈=t, t為校驗碼寄存器的個數(shù),所述姆組異或電路組Slj都包括8個異或電路；
所述8位信息輸入端Hii分別都連接到異或電路組Slj ；
所述校驗碼寄存器h按照每8個ー組的順序分為t組Bj, 1=〈 j〈=t，所述每組校驗碼寄存器組も對應連接到所述異或電路組Slp所述異或電路組SI〗的輸出端對應分別連接到選擇組器Gj.，l=〈j〈=t，所述選擇器組Gj.的輸出端對應連接到異或電路組ニ S2j_，l=〈j〈=t，所述每組校驗碼寄存器組Bj的上ー組校驗碼寄存器組Bj-i的最后ー個校驗碼寄存器也對應連接到所述異或電路S2i所述異或電路的輸出端對應連接到校驗碼寄存器組B〗中對應的校驗碼寄存器上。作為對本技術方案的進ー步限定，所述校驗碼寄存器組Bj具體為[bi，b2，…b8]、[b2, b3,…b9]、…[bj, bj+1,…ゎ押],當j+7>t時,再依次循環(huán)選取校驗碼寄存器bl、b2、b3、"47，形成一個閉合的循環(huán)，直到將所述校驗碼寄存器h分為t組。與現(xiàn)有技術相比，本發(fā)明的優(yōu)點和積極效果是本發(fā)明可以在ー個時鐘周期內同時處理8位信息比特位，將8比特位數(shù)據(jù)輸入并行編碼電路中，其對應的校驗碼寄存器將會進行更新，當所有的信息碼字輸入結束以后，得到的校驗碼寄存器值即為生成的校驗碼。對閃存中的隨機錯誤進行糾錯，改進后的BCH并行編碼電路在編碼效率上獲得了顯著的提高，滿足了 Flash Memory傳輸效率的要求。



圖I為本發(fā)明的BCH串行編碼電路原理圖。圖2為本發(fā)明的BCH并行編碼電路圖。圖3為本發(fā)明的BCH編碼子電路原理圖。
具體實施例方式下面結合附圖和優(yōu)選實施例作更進一歩的詳細描述。參見圖I，首先介紹BCH串行編碼算法
BCH串行編碼電路是系統(tǒng)循環(huán)碼的ー種，所以從原理上可以通過系統(tǒng)編碼電路進行實現(xiàn)，而ー個系統(tǒng)編碼電路從原理上將經(jīng)過以下三個步驟進行譯碼
(1)將信息碼字m(x)左移/7-左位，即用ヂ乘以消息多項式ffiCr)，即其中，m(x)是關于X的多項式,將m(x)中的關于X的各項系數(shù)左移/ -左位,相當于Xy^m(X)；
(2)用生成多項式^'Cr)除爾(X)得到余式ゐCr)；
(3)生成碼字多項式cCr)=+b{x)
其次，介紹BCH碼生成多項式g(x)的生成公式
設a 2F(2")灰示有限域GF⑵的m次擴域，m由糾錯能力t決定)的本原
域元素，那么存在以At，<12，…，CE3*為根的ニ進制BCH碼的生成多項式 咖=LCM(TOt(X)Bl2(X)A TOa(X))式(I)
式中，是i為自然數(shù)，的最小多項式，t為BCH碼的糾錯能力。所謂最小多項式，首先必然是不可約多項式，其次最小多項式的根必然是GF(2")上的元素，滿足
這兩個條件的以<1#為根的，<2^(2")上的次數(shù)最低的首一不可約多項式，稱為最小多項式。設計ー個BCH并行編碼算法可以在ー個時鐘周期內同時處理8位信息比特位，那么其在一個時鐘周期內處理8比特位后的校驗碼寄存器應與串行編碼器處理8個時鐘后的校驗碼寄存器結果一致。而并行編碼電路的關鍵就是求出時刻T與時刻T+8之間檢驗碼寄存器與并行輸入的8位比特信息碼字之間的關系，求出整個關系矩陣，就可以得到并行BCH編碼電路的構造方法。根據(jù)BCH串行編碼算法推導出8位比特位并行關系矩陣。假設時刻為當前并行編碼電路的輸入初始時刻，/12時刻為ー個8位信息比特位
輸入后的結束時刻，^oPi) , MTO ,…，V2Pi),石U分別表示I個校驗碼寄存器在T'時
刻的存儲內容，％の)，A1(T2) , -..,V2(^2)，分別表示7個校驗碼寄存器在T2時刻
的存儲內容，7為校驗碼寄存器的數(shù)量。由圖I串行編碼電路的連接關系我們可以看到某一校驗碼寄存器的更新，只與其對應的生成多項式系數(shù)gi、該寄存器左邊緊接的校驗碼寄存
器內容以及輸入的信息比特位有關，且存在如下關系hC^)=h(ri) ++，
其中表示T2時刻ん寄存器的存儲內容，BtwPD表示從T1時刻到T2時刻所輸入的信
息比特位，め為ん寄存器所對應的生成多項式系數(shù),如圖I所示。根據(jù)圖I所示的反饋電路的連接關系，T2時刻的校驗碼寄存器應更新為
權利要求
1.一種BCH并行編碼電路，其特征在于，包括 8位信息輸入端叫，0〈=1〈8; 一組校驗碼寄存器bp l=〈j〈=t，t為校驗碼寄存器的個數(shù)； 一組異或電路組Slj, l=〈j〈=t, t為校驗碼寄存器的個數(shù),所述每組異或電路組Slj都包括8個異或電路； 所述8位信息輸入端Hii分別都連接到異或電路組Slj ； 所述校驗碼寄存器h按照每8個一組的順序分為t組By 1=〈 j〈=t，所述每組校驗碼寄存器組h對應連接到所述異或電路組Slp所述異或電路組SI]的輸出端對應分別連接到選擇組器Gj, l=〈j〈=t，所述選擇器組Gj的輸出端對應連接到異或電路組二 S2j，l=〈j〈=t，所述 每組校驗碼寄存器組Bj的上一組校驗碼寄存器組B」—i的最后一個校驗碼寄存器也對應連接到所述異或電路S2&所述異或電路S2]的輸出端對應連接到校驗碼寄存器組B」中對應的校驗碼寄存器上。
2.根據(jù)權利要求I所述的BCH并行編碼電路，其特征在于，所述校驗碼寄存器組Bj具體為[Id1, b2, ---bg]、[b2, b3, ---bg]、…[b」，bj+1, bj+7],當 j+7>t 時，再依次循環(huán)選取校驗碼寄存器bl、b2、b3、一b7，形成一個閉合的循環(huán)，直到將所述校驗碼寄存器h分為t組。
全文摘要
本發(fā)明公開了一種BCH并行編碼電路，其特征在于，包括8位信息輸入端mi，0<=i<8;一組校驗碼寄存器bj，1=<j<=t;t為校驗碼寄存器的個數(shù)；一組異或電路組S1j，1=<j<=t;t為校驗碼寄存器的個數(shù)，所述每組異或電路組S1j都包括8個異或電路；所述8位信息輸入端mi分別都連接到異或電路組Sj。本發(fā)明可以在一個時鐘周期內同時處理8位信息比特位，將8比特位數(shù)據(jù)輸入并行編碼電路中，其對應的校驗碼寄存器將會進行更新，當所有的信息碼字輸入結束以后，得到的校驗碼寄存器值即為生成的校驗碼。對閃存中的隨機錯誤進行糾錯，改進后的BCH并行編碼電路在編碼效率上獲得了顯著的提高。
文檔編號H03M13/15GK102761340SQ20121028387
公開日2012年10月31日 申請日期2012年8月10日 優(yōu)先權日2012年8月10日
發(fā)明者周莉, 孫濤, 程彪 申請人:濟南微晶電子技術有限公司