專利名稱：輸出驅(qū)動(dòng)電路、信號(hào)轉(zhuǎn)換方法以及并行轉(zhuǎn)串行發(fā)送器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種并行轉(zhuǎn)串行的數(shù)據(jù)傳輸技術(shù)，特別是一種低壓轉(zhuǎn)高壓的 輸出驅(qū)動(dòng)器及具備此種低壓轉(zhuǎn)高壓的輸出驅(qū)動(dòng)器的并行轉(zhuǎn)串行發(fā)送器。
背景技術(shù)：
在通信領(lǐng)域中，比特串行傳輸(serial transmission)為數(shù)個(gè)比特通過(guò)單一 傳輸線一個(gè)接一個(gè)的傳輸。操作在相同頻率速度時(shí)，串行通道的傳輸速度慢 于并行通道的傳輸速度。由于串行式數(shù)字電路較容易設(shè)計(jì)且頻率速度可以提 升到足以彌補(bǔ)低傳輸速率，現(xiàn)行的計(jì)算機(jī)總線技術(shù)(例如，S-ATA、 USB)通 常使用串行傳輸。于是，為了達(dá)成高速數(shù)據(jù)傳輸，并行轉(zhuǎn)串行的傳輸常被用 來(lái)將低速的并行輸入數(shù)據(jù)轉(zhuǎn)換為高速的串行數(shù)據(jù)。發(fā)明內(nèi)容有鑒于此，有必要提供一種低壓轉(zhuǎn)高壓的輸出驅(qū)動(dòng)電路、信號(hào)轉(zhuǎn)換方法、 并行轉(zhuǎn)串行發(fā)送器以及驅(qū)動(dòng)串行連結(jié)的輸出驅(qū)動(dòng)電路，以解決上述技術(shù)問(wèn)題。一種低壓轉(zhuǎn)高壓的輸出驅(qū)動(dòng)電路，具有通過(guò)負(fù)載元件耦接到第一固定電 壓的輸出，包括電流源、低壓晶體管以及高壓晶體管。電流源的一端耦接至 第二固定電壓；低壓晶體管，具有耦接至電流源的另一端的第一端，接收低 壓數(shù)據(jù)信號(hào)的第二端，以及第三端；高壓晶體管，具有耦接至低壓晶體管的 第三端的第一端，耦接至偏壓源的第二端，以及耦接至該輸出的第三端。本發(fā)明還揭示一種并行轉(zhuǎn)串行發(fā)送器，包括并行轉(zhuǎn)串行轉(zhuǎn)換器以及低壓 轉(zhuǎn)高壓的輸出驅(qū)動(dòng)電路，其中并行轉(zhuǎn)串行轉(zhuǎn)換器接收并行數(shù)據(jù)信號(hào)并產(chǎn)生低 壓串行數(shù)據(jù)信號(hào)，低壓轉(zhuǎn)高壓的輸出驅(qū)動(dòng)電路接收低壓串行數(shù)據(jù)信號(hào)并將其 轉(zhuǎn)換成高壓串行數(shù)據(jù)輸出信號(hào)。
本發(fā)明同樣揭示一種低壓轉(zhuǎn)高壓的信號(hào)轉(zhuǎn)換方法，包括提供低壓串行數(shù) 據(jù)信號(hào)給低壓晶體管，提供偏壓電壓給高壓晶體管，以及自低壓晶體管輸出 電流，該電流流經(jīng)負(fù)載元件、高壓晶體管以及低壓晶體管。本發(fā)明還揭示一種驅(qū)動(dòng)串行連結(jié)的輸出驅(qū)動(dòng)電路，包括第一晶體管； 以及第二晶體管，耦接至該串行連結(jié)；其中，第一晶體管的臨界電壓低于第 二晶體管的臨界電壓，且第一晶體管串接于第二晶體管。本發(fā)明還揭示另一種驅(qū)動(dòng)串行連結(jié)的輸出驅(qū)動(dòng)電路，包括第一晶體管； 以及第二晶體管，耦接至該串行連結(jié)；其中，該第一晶體管為核心元件，而 該第二晶體管為非核心元件，且該第一晶體管與該第二晶體管串接。本發(fā)明還揭示另一種驅(qū)動(dòng)串行連結(jié)的輸出驅(qū)動(dòng)電路，包括第一晶體管； 以及第二晶體管，耦接至該串行連結(jié)，該第二晶體管的控制端耦接至固定電 壓；其中，該第一晶體管與該第二晶體管串接。本發(fā)明提供的低壓轉(zhuǎn)高壓的輸出驅(qū)動(dòng)電路，將低壓串行數(shù)據(jù)轉(zhuǎn)換至高壓， 而不需要電平轉(zhuǎn)換器(level shifter)，低壓轉(zhuǎn)高壓的輸出驅(qū)動(dòng)電路由低壓串行數(shù) 據(jù)信號(hào)所驅(qū)動(dòng)，且產(chǎn)生高壓串行數(shù)據(jù)信號(hào)給高壓傳輸通道，因此，電平轉(zhuǎn)換 器的芯片面積與功耗可被省下，同時(shí)也降低了因電平轉(zhuǎn)換器的低帶寬所產(chǎn)生 的時(shí)序抖動(dòng)(timing jitter)。


圖1是并行轉(zhuǎn)串行的發(fā)送器的方框示意圖。圖2是顯示并行轉(zhuǎn)串行的發(fā)送器的方框示意圖。圖3是顯示并行轉(zhuǎn)串行的發(fā)送器的方框示意圖。圖4是并行轉(zhuǎn)串行發(fā)送器的輸出驅(qū)動(dòng)電路的電路圖。圖5是依據(jù)本發(fā)明一實(shí)施例低壓轉(zhuǎn)高壓的輸出驅(qū)動(dòng)電路的電路圖。圖6是依據(jù)本發(fā)明實(shí)施例并行轉(zhuǎn)串行發(fā)送器的方框示意圖。
具體實(shí)施方式
為讓本發(fā)明的上述和其他目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉 出較佳實(shí)施例，并配合說(shuō)明書附圖，作詳細(xì)說(shuō)明如下圖1是并行轉(zhuǎn)串行的發(fā)送器的方框示意圖。如圖1所示，介于0V與IV之間且速率為100MHz的10比特并行輸入數(shù)據(jù)信號(hào)D0 D9轉(zhuǎn)換成介于2.5V 與3V之間且速率為lGHz的1比特串行輸出數(shù)據(jù)信號(hào)Vout。通過(guò)簡(jiǎn)單地使 用一個(gè)通道與兩個(gè)電壓電平便可達(dá)成高速的數(shù)據(jù)傳輸。并行轉(zhuǎn)串行傳輸?shù)淖罱K目的是以單一傳輸通道進(jìn)行高速的串行數(shù)據(jù)傳 輸，當(dāng)內(nèi)部串行數(shù)據(jù)的電壓與傳輸通道的電壓不同時(shí)，便需要有一個(gè)接口來(lái) 完成兩個(gè)不同電平(level)的信號(hào)之間的電壓轉(zhuǎn)換，而電壓電平轉(zhuǎn)換器或電 壓轉(zhuǎn)換器會(huì)增加芯片的成本，同時(shí)也會(huì)依其在電路架構(gòu)中的設(shè)置而造成信號(hào) 完整度的劣化。速率低(或者頻寬窄)為電壓電平轉(zhuǎn)換器眾所周知的缺點(diǎn)。如圖2所示， 是顯示并行轉(zhuǎn)串行的發(fā)送器200的方框示意圖，其中電壓電平轉(zhuǎn)換器220耦 接于并行轉(zhuǎn)串行轉(zhuǎn)換器210的輸出。電壓電平轉(zhuǎn)換器220對(duì)1比特的高速的 串行數(shù)據(jù)信號(hào)VI進(jìn)行電壓的轉(zhuǎn)換，由于電壓電平轉(zhuǎn)換器220的有限帶寬與 高速串行數(shù)據(jù)信號(hào)的內(nèi)容隨機(jī)性，信號(hào)脈沖的時(shí)序散射(timing dispersicm)產(chǎn) 生，從而造成符號(hào)(symbol)間交互干擾(intersymbol interference; ISI)。符 號(hào)間交互干擾會(huì)使得輸出信號(hào)在通過(guò)邏輯電路后產(chǎn)生時(shí)序抖動(dòng)(timingjitter)， 因此接收器的比特錯(cuò)誤率(bit error rate; BER)也會(huì)劣化。如圖3所示，是顯示并行轉(zhuǎn)串行的發(fā)送器300的方框示意圖，其中并行 轉(zhuǎn)串行轉(zhuǎn)換器320耦接于電壓電平轉(zhuǎn)換器陣列310的輸出。此電路架構(gòu)不需 要高速的電壓電平轉(zhuǎn)換器，而是需要多個(gè)電壓電平轉(zhuǎn)換器。由于在電壓電平 轉(zhuǎn)換器陣列310之后并行數(shù)據(jù)信號(hào)的電壓電平被轉(zhuǎn)換到高壓，因此在電壓電 平轉(zhuǎn)換器陣列310之后的并行轉(zhuǎn)串行轉(zhuǎn)換器320、前置驅(qū)動(dòng)電路330與輸出 驅(qū)動(dòng)電路340需要高壓晶體管。在高壓處理中，晶體管通常需要較大的面積，而且處理速度也比較慢，因此會(huì)增加成本與功耗。在圖3中，速度為100MHz 的10比特并行數(shù)據(jù)信號(hào)D0 D9需要10個(gè)電壓電平轉(zhuǎn)換器，而后續(xù)接收 1GHz的1比特高壓串行數(shù)據(jù)信號(hào)的前置驅(qū)動(dòng)電路330與輸出驅(qū)動(dòng)電路340 需為高壓電路，高壓電路會(huì)增加面積與功耗，而其低速率也會(huì)限制整體電路 架構(gòu)的傳輸帶寬，使得電路設(shè)計(jì)更為復(fù)雜。圖4是并行轉(zhuǎn)串行發(fā)送器的輸出驅(qū)動(dòng)電路400的電路圖。輸出驅(qū)動(dòng)電路 400包括電阻對(duì)(resistorpair)410、 410，， NMOS差動(dòng)對(duì)(differential pair)440以 及電流源430。電流源430提供的電流流經(jīng)電阻對(duì)410、 410',使得產(chǎn)生的輸 出信號(hào)Vout的電壓擺幅(voltageswing)可符合規(guī)范。介于0V與3V之間、速 率為1GHz的1比特串行數(shù)據(jù)信號(hào)Vip與Vin通過(guò)控制NMOS差動(dòng)對(duì)440而 調(diào)制流經(jīng)電阻對(duì)410與410'的電流。最后，高速的串行數(shù)據(jù)轉(zhuǎn)換為電壓擺幅 符合規(guī)范的輸出信號(hào)Vout，并將輸出信號(hào)Vout提供給輸出通道，由于輸出 信號(hào)Vout的最高電壓為3V， NMOS差動(dòng)對(duì)440中的N型金屬氧化物半導(dǎo)體 晶體管420與420'必須為高壓晶體管，方能承受高壓，假若NMOS差動(dòng)對(duì) 440中的N型金屬氧化物半導(dǎo)體晶體管420與420'為低壓晶體管，輸出信號(hào) Vout的高電壓會(huì)直接施加于低壓晶體管上，進(jìn)而降低元件可靠度以及縮減使 用壽命。圖5是依據(jù)本發(fā)明一實(shí)施例低壓轉(zhuǎn)高壓的輸出驅(qū)動(dòng)電路500的電路圖。 低壓轉(zhuǎn)高壓的輸出驅(qū)動(dòng)電路500的輸出Vout通過(guò)負(fù)載元件540耦接至第一固 定電位。更明確地說(shuō)，第一固定電位為電源電壓Vce， Vcc的電壓值依連接 至輸出Vout的通道的需求而定， 一般地，Vcc大約為3V。低壓轉(zhuǎn)高壓的輸 出驅(qū)動(dòng)電路500包括電流源510、低壓晶體管520以及高壓晶體管530。電流 源510的一端5H耦接至第二固定電壓。更明確地說(shuō)，第二固定電壓為接地 電壓VGND。低壓晶體管520具有耦接至電流源510的另一端513的第一端 521，接收低壓數(shù)據(jù)信號(hào)Vip與Vin的第二端522，以及第三端523。高壓晶 體管530的第一端531耦接至低壓晶體管520的第三端523，第二端532耦
接至偏壓源Vbias，以及第三端533耦接至低壓轉(zhuǎn)高壓的輸出驅(qū)動(dòng)電路500 的輸出Vout。較佳地，低壓晶體管520與高壓晶體管530為N型金屬氧化物 半導(dǎo)體晶體管，且其第一、第二與第三端分別為源極、柵極與漏極。此外， 偏壓源Vbias為電壓源。在另一實(shí)施例中，晶體管530不需為高壓元件，多 個(gè)低壓晶體管530可以串接到晶體管520以使輸出Vout處于合適的電壓范圍 內(nèi)(例如圖5顯示的實(shí)施例中的2.5V至3V)，舉例而言，通道為串行連結(jié)(serial link)，舉例而言，串行連結(jié)可為USB、 PCIExpress、 SATA或高分辨率多媒 體接口 (High-Definition Multimedia Interface, HDMI)。在圖5中，高壓晶體管530與低壓晶體管520串接以保護(hù)低壓晶體管520 免于承受高壓。高壓晶體管530偏壓于偏壓源Vbias下，使得高壓晶體管530 在導(dǎo)通時(shí)操作于飽和區(qū)。此外，電路可以設(shè)計(jì)為將電壓Va與Vd保持于低壓 晶體管520可承受的范圍，使得低壓晶體管520不會(huì)受到高壓破壞，舉例而 言，在0.13微米的互補(bǔ)式金屬氧化物半導(dǎo)體晶體管(CMOS)工藝中,低壓晶 體管520的臨界電壓為0.3V，此低臨界電壓使得低壓晶體管520可以直接由 低壓串行數(shù)據(jù)信號(hào)Vip與Vin(舉例而言，高邏輯電平為1V)直接驅(qū)動(dòng)，因此， 可避免以高速的數(shù)據(jù)信號(hào)驅(qū)動(dòng)低速的高壓晶體管。使用輸出驅(qū)動(dòng)電路500的 好處之一是因?yàn)樨?fù)載元件540可以設(shè)置在芯片外部，所以不需要將高電壓(在 此實(shí)施例中為3V)輸入至芯片，且低壓晶體管的第二端522的控制電壓為低 電壓(在此實(shí)施例中為1V)。在最近的發(fā)展中，數(shù)字電路使用核心元件以得到 較高的速度與較小的芯片面積，核心元件通常比標(biāo)準(zhǔn)或傳統(tǒng)的元件具備更低 的臨界電壓。然而，數(shù)字電路的輸出有時(shí)必須驅(qū)動(dòng)高壓接口(例如前述的串行 連結(jié))。需注意的是，雖然圖5中的低壓轉(zhuǎn)高壓的輸出驅(qū)動(dòng)電路500是差動(dòng)電路， 但本發(fā)明的范圍不限于此，熟悉本技術(shù)領(lǐng)域的技術(shù)人員可知單端電路同樣適 用。圖6是依據(jù)本發(fā)明實(shí)施例并行轉(zhuǎn)串行發(fā)送器600的方框示意圖。并行轉(zhuǎn)
串行發(fā)送器600包括并行轉(zhuǎn)串行轉(zhuǎn)換器610以及低壓轉(zhuǎn)高壓的輸出驅(qū)動(dòng)電S各 620。并行轉(zhuǎn)串行轉(zhuǎn)換器610接收并行數(shù)據(jù)信號(hào)D0 D9并產(chǎn)生低壓串行數(shù)據(jù) 信號(hào)VI，低壓轉(zhuǎn)高壓的輸出驅(qū)動(dòng)電路620接收低壓串行數(shù)據(jù)信號(hào)VI并將其 轉(zhuǎn)換為高壓串行數(shù)據(jù)輸出信號(hào)Vout。較佳而言，此低壓轉(zhuǎn)高壓輸出驅(qū)動(dòng)電路 可依前述內(nèi)容進(jìn)行構(gòu)建。在圖6中，低壓轉(zhuǎn)高壓的輸出驅(qū)動(dòng)電路取代了傳統(tǒng)并行轉(zhuǎn)串行發(fā)送器中 的現(xiàn)有的高壓輸出緩沖電路，因此不需要低壓轉(zhuǎn)高壓的電平轉(zhuǎn)換器。此外， 高速數(shù)據(jù)信號(hào)可以在輸出至傳輸通道前維持在低電壓區(qū)域，低壓串行數(shù)據(jù)信 號(hào)可直接驅(qū)動(dòng)低壓轉(zhuǎn)高壓輸出驅(qū)動(dòng)電路，且不需要額外的中間電路 (intermediate circuit),在此設(shè)計(jì)中，低壓晶體管的高驅(qū)動(dòng)電流能力可被充分發(fā) 揮。此外，并行轉(zhuǎn)串行發(fā)送器所占的面積也會(huì)較小，其操作帶寬也較寬，功 耗也比較低。本發(fā)明提供一種低壓轉(zhuǎn)高壓的方法，包括提供低壓串行數(shù)據(jù)信號(hào)給低壓 晶體管，提供偏壓電壓給高壓晶體管，以及從低壓晶體管輸出電流，輸出的 電流流經(jīng)負(fù)載元件、高壓晶體管以及低壓晶體管。本發(fā)明提供一種低壓轉(zhuǎn)高壓的輸出驅(qū)動(dòng)電路，其可將低壓串行數(shù)據(jù)轉(zhuǎn)換 至高壓，而不需要電平轉(zhuǎn)換器，低壓轉(zhuǎn)高壓的輸出驅(qū)動(dòng)電路由低壓串行數(shù)據(jù) 信號(hào)所驅(qū)動(dòng)，且產(chǎn)生高壓串行數(shù)據(jù)信號(hào)給高壓傳輸通道。因此，電平轉(zhuǎn)換器 的芯片面積與功耗可被降低，同時(shí)也降低了因電平轉(zhuǎn)換器的低帶寬所產(chǎn)生的 時(shí)序抖動(dòng)。
權(quán)利要求
1.一種低壓轉(zhuǎn)高壓的輸出驅(qū)動(dòng)電路，具有通過(guò)負(fù)載元件耦接到第一固定電壓的輸出，包括電流源，具有耦接至第二固定電壓的一端；低壓晶體管，具有耦接至所述的電流源的另一端的第一端，接收低壓數(shù)據(jù)信號(hào)的第二端，以及第三端；以及高壓晶體管，具有耦接至所述的低壓晶體管的第三端的第一端、耦接至偏壓源的第二端以及耦接至所述的輸出的第三端。
2. 如權(quán)利要求1所述的低壓轉(zhuǎn)高壓的輸出驅(qū)動(dòng)電路，其特征在于，所述 的第二固定電壓為接地電壓。
3. 如權(quán)利要求l所述的低壓轉(zhuǎn)高壓的輸出驅(qū)動(dòng)電路，其特征在于，所述 的低壓晶體管與所述的高壓晶體管為N型金屬氧化物半導(dǎo)體晶體管，所述的 低壓晶體管與所述的高壓晶體管的第一、第二與第三端分別為源極、柵極與 漏極，且所述的偏壓源為電壓源。
4. 一種并行轉(zhuǎn)串行發(fā)送器，包括如權(quán)利要求1至3中任何一項(xiàng)所述的低壓轉(zhuǎn)高壓的輸出驅(qū)動(dòng)電路；以及 并行轉(zhuǎn)串行轉(zhuǎn)換器，耦接至所述的低壓轉(zhuǎn)高壓的輸出驅(qū)動(dòng)電路并對(duì)其提 供所述的低壓串行數(shù)據(jù)信號(hào)。
5. —種并行轉(zhuǎn)串行發(fā)送器，包括-并行轉(zhuǎn)串行轉(zhuǎn)換器，接收并行數(shù)據(jù)信號(hào)并產(chǎn)生低壓串行數(shù)據(jù)信號(hào)；以及 低壓轉(zhuǎn)高壓的輸出驅(qū)動(dòng)電路，接收所述的低壓串行數(shù)據(jù)信號(hào)并將其轉(zhuǎn)換 成高壓串行數(shù)據(jù)輸出信號(hào)。
6. 如權(quán)利要求5所述的并行轉(zhuǎn)串行發(fā)送器，其特征在于，還包括負(fù)載元 件，耦接至所述的低壓轉(zhuǎn)高壓輸出驅(qū)動(dòng)電路的輸出。
7. 如權(quán)利要求6所述的并行轉(zhuǎn)串行發(fā)送器，其特征在于，所述的負(fù)載元件為電阻。
8. —種低壓轉(zhuǎn)高壓的信號(hào)轉(zhuǎn)換方法，包括 提供低壓串行數(shù)據(jù)信號(hào)給低壓晶體管； 提供偏壓電壓給高壓晶體管；以及 自所述的低壓晶體管輸出電流；其中所述的電流流經(jīng)負(fù)載元件、所述的高壓晶體管以及所述的低壓晶體管。
9. 一種驅(qū)動(dòng)串行連結(jié)的輸出驅(qū)動(dòng)電路，包括 第一晶體管；以及第二晶體管，耦接至所述的串行連結(jié)；其中，所述的第一晶體管的臨界電壓低于所述的第二晶體管的臨界電壓， 且所述的第一晶體管串接于所述的第二晶體管。
10. 如權(quán)利要求9所述的驅(qū)動(dòng)串行連結(jié)的輸出驅(qū)動(dòng)電路，其特征在于， 所述的串行連結(jié)為USB、 PCIExpress、 SATA或高分辨率多媒體接口 。
11. --種驅(qū)動(dòng)串行連結(jié)的輸出驅(qū)動(dòng)電路，包括 第一晶體管；以及第二晶體管，耦接至所述的串行連結(jié)；其中，所述的第一晶體管為核心元件，而所述的第二晶體管為非核心元 件，且所述的第一晶體管與所述的第二晶體管串接。
12. 如權(quán)利要求ll所述的輸出驅(qū)動(dòng)電路，其特征在于，所述的串行連結(jié) 為USB、 PCIExpress、 SATA或高分辨率多媒體接口 。
13. —種驅(qū)動(dòng)串行連結(jié)的輸出驅(qū)動(dòng)電路，包括 第一晶體管；以及第二晶體管，耦接至所述的串行連結(jié)，所述的第二晶體管的控制端耦接 至固定電壓；其中，所述的第一晶體管與所述的第二晶體管串接。
14.如權(quán)利要求13所述的驅(qū)動(dòng)串行連結(jié)的輸出驅(qū)動(dòng)電路，其特征在于，所述的串行連結(jié)為USB、 PCIExpress、 SATA或高分辨率多媒體接口 。
全文摘要
本發(fā)明涉及一種低壓轉(zhuǎn)高壓的輸出驅(qū)動(dòng)電路，其中輸出是通過(guò)負(fù)載元件耦接到第一固定電壓，低壓轉(zhuǎn)高壓的輸出驅(qū)動(dòng)電路包括電流源、低壓晶體管以及高壓晶體管。電流源的一端耦接至第二固定電壓；低壓晶體管具有耦接至電流源的另一端的第一端，接收低壓數(shù)據(jù)信號(hào)的第二端，以及第三端；高壓晶體管的第一端耦接至低壓晶體管的第三端、高壓晶體管的第二端耦接至偏壓源以及其第三端耦接至該輸出。本發(fā)明提供的低壓轉(zhuǎn)高壓的輸出驅(qū)動(dòng)電路，將低壓串行數(shù)據(jù)轉(zhuǎn)換至高壓，而不需要電平轉(zhuǎn)換器。因此，電平轉(zhuǎn)換器的芯片面積與功耗可被省下，同時(shí)也降低了因電平轉(zhuǎn)換器的低帶寬所產(chǎn)生的時(shí)序抖動(dòng)。
文檔編號(hào)H03M9/00GK101150321SQ200710149150
公開日2008年3月26日 申請(qǐng)日期2007年9月4日 優(yōu)先權(quán)日2006年9月20日
發(fā)明者邱寶成 申請(qǐng)人:聯(lián)發(fā)科技股份有限公司