專(zhuān)利名稱(chēng)：放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及放大器，具體地，當(dāng)然并非專(zhuān)有地涉及適用于與單個(gè)集成電路上的復(fù)雜的其他數(shù)字或模擬電路結(jié)合使用的音頻放大器，用于驅(qū)動(dòng)接地的揚(yáng)聲器或耳機(jī)。
背景技術(shù)：
許多集成音頻放大器使用單電源(電源電壓Vdd，典型地為5v)，并產(chǎn)生一靜態(tài)電壓大約為Vdd/2的輸出信號(hào)。由此，需要交流耦合來(lái)提供一參考地的輸出信號(hào)，如到其他接地設(shè)備或揚(yáng)聲器或耳機(jī)的連接所要求的那樣。對(duì)于如揚(yáng)聲器或耳機(jī)那樣的低阻抗負(fù)載， 這些交流耦合電容需要大到維持良好的低音響應(yīng)(用于驅(qū)動(dòng)16歐姆的負(fù)載，在20Hz對(duì)于_3dB點(diǎn)需要470微法的耦合電容)。對(duì)于手提系統(tǒng)來(lái)說(shuō)，這些耦合電容的物理尺寸尤為重要，但對(duì)于低成本的系統(tǒng)來(lái)說(shuō)，則其成本具有重大意義。而且，該耦合電容需要在加電時(shí)充電(至Vdd/2)，并需要在斷電時(shí)或甚至在暫時(shí)的省電空閑運(yùn)行模式下放電。如果不采用特殊的預(yù)防措施來(lái)制止，則會(huì)造成來(lái)自揚(yáng)聲器或耳機(jī)的惱人的卡噠聲和砰砰聲。這通常需要額外的芯片外的開(kāi)關(guān)晶體管和阻抗(由于它們需連接至遠(yuǎn)離該芯片的電容器的端子)。即使輸出負(fù)載具有較高的阻抗且耦合電容器較小，例如對(duì)于驅(qū)動(dòng)IOk歐姆負(fù)載的線(xiàn)性輸出， 也能觀測(cè)到該這些效應(yīng)，且需要額外的元件來(lái)消除這些影響。相應(yīng)地，要求使用一放大器提供對(duì)零電位(OV)平衡的驅(qū)動(dòng)輸出信號(hào)，以避免對(duì)空間的要求和額外元件的費(fèi)用。換句話(huà)說(shuō)，將要求使用一放大器，其靜態(tài)輸出電壓為零電位， 使得在驅(qū)動(dòng)接地負(fù)載時(shí)不需要耦合電容器。一種嘗試解決該問(wèn)題的辦法公開(kāi)于US2003/0138112A1中。該文件公開(kāi)了一種耳機(jī)驅(qū)動(dòng)器系統(tǒng)，其包括DC電壓至電壓轉(zhuǎn)換器，設(shè)置來(lái)從正電源電壓產(chǎn)生負(fù)電源電壓。該系統(tǒng)包括耳機(jī)驅(qū)動(dòng)放大器，其被提供有正電源電壓和所產(chǎn)生的負(fù)電源電壓，并被設(shè)置用于產(chǎn)生偏移地電位(OV)的輸出信號(hào)。因此盡管該系統(tǒng)在單電壓源的作用下操作，但不需要在放大器和耳機(jī)輸入之間設(shè)置大的耦合電容。在所述的實(shí)施例中，該電壓-電壓轉(zhuǎn)換器包括一電荷泵，以及相對(duì)較小(即I-IOuF)的外部電容器。然而，盡管避免了使用大的耦合電容， 引用該電壓-電壓轉(zhuǎn)換器明顯地增加了所述放大器系統(tǒng)的復(fù)雜度，由此增加了成本。為降低系統(tǒng)成本，期望使用一低成本的負(fù)電源發(fā)生器，例如形式簡(jiǎn)單的不可調(diào)節(jié)的電容器電荷泵。對(duì)于某些應(yīng)用，期望在同一芯片上引入至少部分負(fù)電源發(fā)生電路以及其他的放大元件。然而，低成本、簡(jiǎn)單的負(fù)電源發(fā)生器所具有的問(wèn)題是它們往往會(huì)具有噪聲 (良好的輸出電壓調(diào)節(jié)，例如使用線(xiàn)性后調(diào)節(jié)器，通常要求具有大的其自身的去耦罩，必然會(huì)提高復(fù)雜度和成本)。大多數(shù)調(diào)節(jié)器，尤其是低信息遺失的調(diào)節(jié)器，其所具有的帶寬低于音頻，因此，如果不在輸入和輸出上使用大的去耦合電容器，其難以抑制電源波動(dòng)的音頻成份，或難以在音頻處提供好的負(fù)載調(diào)節(jié)。例如，工作于一干凈的正電源和一帶噪聲的負(fù)電源的耳機(jī)放大器的操作可能導(dǎo)致在產(chǎn)生的輸出信號(hào)上出現(xiàn)無(wú)法接受的高電平的噪聲，除非采取特殊的預(yù)防措施在音頻或以上頻率處給予該放大器高的電源抑制。不管該負(fù)電源是否是從該正電源產(chǎn)生的，或者是否是由一獨(dú)立源提供的，一放大器與一單個(gè)芯片上其他電路的集成帶來(lái)了進(jìn)一步的問(wèn)題，其中所述放大器在雙(即正和負(fù))電源的作用下操作。人們意欲與放大器集成使用的(用于處理數(shù)字和模擬信號(hào))的電路通常被設(shè)計(jì)為在一單個(gè)正電源和接地之間操作。顯然，必須為兼容性，即為雙電源操作修改已存在的電路結(jié)構(gòu)并不是所期望的。逐漸地，且尤其是作為數(shù)字音頻系統(tǒng)發(fā)展的結(jié)果，正變得期望將放大器與其他數(shù)字和音頻信號(hào)處理電路嵌入在同一硅基底上。使用比過(guò)去典型的應(yīng)用更小的幾何工藝來(lái)最劃算地實(shí)現(xiàn)此集成電路。期望的是使用所提供的特征尺寸通常為0. 35um,0. 25um或甚至更小的技術(shù)來(lái)實(shí)現(xiàn)這些電路。在這些技術(shù)中，電源電壓典型地被限制為3. 3V或2. 5V?；パa(bǔ) MOS(CMOS)在一單個(gè)硅晶片上聯(lián)合使用PMOS和NMOS技術(shù)，與例如BiCMOS或引入附加裝置結(jié)構(gòu)用于高電壓輸出的任何專(zhuān)門(mén)處理相比，其或許是當(dāng)前技術(shù)中最劃算的。期望提供一種放大器，其與其他電路在一 CMOS芯片上集成，或至少在具有少量附加制造步驟的CMOS工藝中制造。然而，CMOS芯片傳統(tǒng)上被按排用于單電源操作。該P(yáng)型基底被連接至地，因此，沒(méi)有N型區(qū)域(例如，NMOS源極或漏極)可被偏置為大于低于接地的二極管的壓降。此外，該CMOS裝置的電源電壓限制與用于模擬音頻信號(hào)接口的現(xiàn)用標(biāo)準(zhǔn)沖突。例如，傳統(tǒng)的，要求音頻“線(xiàn)路電平”信號(hào)為2V rms (峰峰值大約5.6V，其大于均值3.3V)。由于要不斷地提高性能的壓力和為上述固定或增加的外部干擾提供凈空的需要，這些要求看來(lái)不會(huì)降低。由此，需要音頻輸出級(jí)與現(xiàn)有的單電源單元庫(kù)集成以使用0.25um左右的標(biāo)準(zhǔn)工藝CMOS實(shí)現(xiàn)音頻SoCs (其代表“系統(tǒng)級(jí)芯片”，即具有約IM門(mén)的大芯片，例如在一個(gè)或少數(shù)芯片上實(shí)現(xiàn)DVD播放機(jī)或移動(dòng)電話(huà))，使得輸出在芯片上呈負(fù)值擺動(dòng)，如果不實(shí)現(xiàn)大芯片， 則主要為單電源芯片，且根據(jù)應(yīng)用，輸出電壓高達(dá)2V rms o/ps。本發(fā)明的實(shí)施例旨在提供放大器，所述放大器至少部分克服了與現(xiàn)有技術(shù)相關(guān)的上述問(wèn)題中的一個(gè)或多個(gè)。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的第一實(shí)施方式，提供一種放大器，其包括連接至輸出級(jí)的輸入級(jí)，該輸入級(jí)連接在正電源軌和接地端之間，且具有一被設(shè)置為接收輸入信號(hào)的輸入端，所述輸出級(jí)連接在正電源軌和負(fù)電源軌之間且具有一輸出端，所述輸出級(jí)適于在所述輸出端根據(jù)所接收的輸入信號(hào)產(chǎn)生一輸出信號(hào)，且進(jìn)一步適于使得，在使用中，在所述輸出端的靜態(tài)電壓為處于正電源軌上的電壓和負(fù)電源軌上的電壓之間的一選擇值。將會(huì)理解，術(shù)語(yǔ)“電源軌”用于廣義的概念，簡(jiǎn)單地表示放大器在使用時(shí)，連接到電源電壓的放大器電路的某些部件、組件、節(jié)點(diǎn)、區(qū)域或若干區(qū)域。類(lèi)似地，“接地軌”是指在使用中處于零電位的電路的某些部件、組件、節(jié)點(diǎn)、區(qū)域或若干區(qū)域。在某些實(shí)施例中，輸入級(jí)可以被直接連接至輸出級(jí)。在另外一些實(shí)施例中，例如， 可借助于附加的電路級(jí)來(lái)間接地連接該輸入和輸出級(jí)。本發(fā)明的第一方面提供在負(fù)電源上的任何噪聲都不會(huì)直接被連接到輸入級(jí)的優(yōu)勢(shì)，所述輸入級(jí)自單個(gè)正電源軌供電。即使負(fù)電源帶有噪聲，其通常被從輸入級(jí)隔離，其相應(yīng)地不需要被設(shè)置為是特別不敏感的。該放大器將典型地采用到輸入級(jí)的負(fù)反饋，且其通過(guò)前向增益有效地削弱任何注入進(jìn)輸出級(jí)(例如從一有噪聲的負(fù)電源)的噪聲。對(duì)于某些應(yīng)用，其可能要求將靜態(tài)輸出電壓設(shè)定在某一非零電平。然而，對(duì)于某些應(yīng)用，尤其對(duì)于驅(qū)動(dòng)接地負(fù)載，如揚(yáng)聲器和耳機(jī)，輸出級(jí)最好被排列為使得在靜態(tài)條件下， 輸出端處于(或接近于)零電位(即零伏)。在實(shí)際的電路中，可將輸出端靜態(tài)電壓設(shè)在零電位至+/-幾(<< 10V)毫伏以?xún)?nèi)。這通常受到晶體管偏置電壓的限制。優(yōu)選的，該放大器還被調(diào)整為使得在所述輸入的靜態(tài)電壓基本上為零電位。便利地，該輸入和輸出級(jí)被連接至一公共正電源軌。在某些優(yōu)選實(shí)施例中，該輸入和輸出極被集成在一公共基底上，該公共基底被連接至接地軌。在某些實(shí)施例中，該輸出級(jí)優(yōu)選包括至少一個(gè)NMOS裝置，NMOS裝置包括在ρ阱排列的多個(gè)η+源極和漏極區(qū)域(即，嵌入或擴(kuò)散)，一 η阱將所述P阱與公共P基底隔離開(kāi)， 且該隔離的P阱連接至該負(fù)電源軌。由此，NMOS輸出被設(shè)置成三阱結(jié)構(gòu)。通過(guò)以此種方式將P阱(負(fù)電源連接于該P(yáng)阱)與P型基底隔離開(kāi)來(lái)，在雙電源的作用下操作的放大器級(jí)可以與輸入級(jí)以及實(shí)際上其他的電路集成在同一芯片上，而不要求對(duì)該輸入級(jí)或其他電路的任何改變。它們?nèi)匀晃挥诨捉拥氐男酒?，且使用現(xiàn)有的以及標(biāo)準(zhǔn)的電路設(shè)計(jì)技術(shù)以 CMOS工藝來(lái)實(shí)現(xiàn)。在優(yōu)選實(shí)施例中，所述輸出級(jí)可包括彼此串聯(lián)連接的第一和第二輸出晶體管，其位于正和負(fù)電源軌之間，該輸出級(jí)的輸出端連接到位于該第一和第二輸出晶體管之間的節(jié)
；卜.ο更優(yōu)選的，該放大器進(jìn)一步包括分別與第一和第二輸出晶體管以共發(fā)共基結(jié)構(gòu)連接的第三和第四輸出晶體管。該共發(fā)共基結(jié)構(gòu)的優(yōu)勢(shì)在于，它保護(hù)晶體管不受到過(guò)度的電壓應(yīng)力。該放大器進(jìn)一步包括在第一輸出晶體管的柵極和第二輸出晶體管的柵極之間彼此并行連接的第一和第二驅(qū)動(dòng)晶體管。類(lèi)似地，該放大器進(jìn)一步包括分別與第一和第二驅(qū)動(dòng)晶體管以共發(fā)共基結(jié)構(gòu)連接的第三和第四驅(qū)動(dòng)晶體管。在某些實(shí)施例中，該輸入級(jí)可包括折疊的共發(fā)共基結(jié)構(gòu)的晶體管。這可以直接驅(qū)動(dòng)輸出級(jí)，盡管在優(yōu)選實(shí)施例中，可使用一中間級(jí)來(lái)提高環(huán)路增益，降低失真并改進(jìn)音頻電源抑制。優(yōu)選地，該輸入和輸出級(jí)以CMOS工藝在一公共基底上實(shí)現(xiàn)。優(yōu)選地，該放大器可進(jìn)一步包括連接在輸入級(jí)和輸出級(jí)之間的第三級(jí)，該第三級(jí)連接在相同的正電源和接地軌上作為輸入級(jí)。該第三級(jí)(中間級(jí))最好是非反相的，且可包含一驅(qū)動(dòng)PMOS鏡象結(jié)構(gòu)的共源級(jí)。 其可進(jìn)一步包括驅(qū)動(dòng)該共源級(jí)的源級(jí)跟隨器級(jí)。優(yōu)選的，該輸入、輸出和第三級(jí)集成在一公共基底上。在一優(yōu)選實(shí)施方式中，進(jìn)一步包括一數(shù)字-模擬轉(zhuǎn)換器(DAC)，其被設(shè)置為接收一數(shù)字信號(hào)并輸出一相應(yīng)的模擬信號(hào)至該輸入級(jí)的輸入端。該輸入和輸出級(jí)以及DAC可集成在一公共基底上。
優(yōu)選的，該放大器進(jìn)一步包括產(chǎn)生裝置，用于從一正電源電壓產(chǎn)生一負(fù)電源電壓， 該產(chǎn)生裝置與輸出級(jí)連接至同一正電源軌，且該負(fù)電源軌連接至該產(chǎn)生裝置的輸出。由此，從一單個(gè)正電源，該放大器可被設(shè)置為產(chǎn)生一輸出信號(hào)，其中心在0伏，可在正負(fù)之間擺動(dòng)。該信號(hào)可被提供至其他接地的設(shè)備，且實(shí)際上，可被用于驅(qū)動(dòng)接地的負(fù)載，如揚(yáng)聲器和耳機(jī)。優(yōu)選的，該產(chǎn)生裝置被設(shè)置為產(chǎn)生通用的負(fù)電源電壓，大小等于正電源軌上的正電壓。有優(yōu)勢(shì)地，該產(chǎn)生裝置可包括一電荷泵，其便利地可以是一不可調(diào)的電容電荷泵。 盡管這樣產(chǎn)生出來(lái)的負(fù)電源帶噪聲，可以使用三阱結(jié)構(gòu)來(lái)隔離在CMOS實(shí)現(xiàn)中施加該電壓的元件，以降低該輸入級(jí)上噪聲的影響。該產(chǎn)生裝置(例如，電荷泵)可以是至少部分地與輸入和輸出級(jí)集成在一公共基底上。在使用中，該放大器將進(jìn)一步包括連接至正電源軌的電源。根據(jù)本發(fā)明的第二個(gè)方面，提供一種驅(qū)動(dòng)接地的負(fù)載的方法，該方法包括以下步驟將一輸入信號(hào)提供給放大器輸入級(jí)的輸入端，所述輸入級(jí)連接至一輸出級(jí)；連接正電源電壓和接地之間的輸入級(jí)；連接正電源電壓和負(fù)電源電壓之間的輸出級(jí)以在該輸出級(jí)的輸出端提供一基本上為0伏的靜態(tài)輸出電壓；使用輸出級(jí)在所述輸出端產(chǎn)生一輸出信號(hào)， 所述輸出信號(hào)依賴(lài)于輸入信號(hào)；且將負(fù)載連接到輸出端以使用輸出信號(hào)驅(qū)動(dòng)該負(fù)載。優(yōu)選地，該方法進(jìn)一步包括以下步驟在一公共基底上形成放大器輸入級(jí)和輸出級(jí)，且將該公共基底接地。所述形成輸出級(jí)的步驟優(yōu)選包括形成至少一個(gè)NMOS裝置的步驟，該NMOS裝置包括設(shè)置在ρ阱中的多個(gè)η+源極和漏極區(qū)域，一 η阱將所述ρ阱與公共基底隔離，以及將隔離的P阱連接至負(fù)電源電壓的步驟。優(yōu)選地，該方法進(jìn)一步包括從正電源電壓產(chǎn)生負(fù)電源電壓的步驟。


以下將結(jié)合附圖通過(guò)例子來(lái)描述本發(fā)明的實(shí)施例，僅通過(guò)例子來(lái)描述并非用于限制的目的。附圖中圖1為實(shí)施本發(fā)明的兩級(jí)放大器的示意性表示；圖2為實(shí)施本發(fā)明的三級(jí)放大器的示意圖；圖3為適用于本發(fā)明的實(shí)施例的電平轉(zhuǎn)換器電路的圖；圖4為傳統(tǒng)的CMOS工藝的阱結(jié)構(gòu)的圖；圖5為適用于本發(fā)明的實(shí)施例的三阱CMOS結(jié)構(gòu)的示圖；圖6為用于本發(fā)明的實(shí)施例的輸出級(jí)的示圖；圖7為采用共發(fā)共基晶體管的優(yōu)選輸出級(jí)的示圖；圖8為用于本發(fā)明的實(shí)施例的輸入級(jí)的示圖；圖9為適用于本發(fā)明實(shí)施例的第二、中間級(jí)放大器級(jí)的示圖；圖10為實(shí)施本發(fā)明的放大器的示圖，其中包含自圖7、8和9的電路級(jí)；圖11是實(shí)施本發(fā)明的放大器系統(tǒng)的高度示意性的圖示；以及圖12是適合用于本發(fā)明的實(shí)施例的電荷泵的示意圖。
具體實(shí)施例方式現(xiàn)在參見(jiàn)圖1，其以高度示意的形式示出了實(shí)施本發(fā)明的放大器。所述放大器是一兩級(jí)放大器，具有連接到輸出級(jí)3的輸入級(jí)1。所述輸入級(jí)1配置有輸入端11，用于接收要放大的輸入信號(hào)Vin。自輸入級(jí)放大的信號(hào)被提供到輸出級(jí)，所述輸出級(jí)轉(zhuǎn)而在其輸出端31產(chǎn)生對(duì)應(yīng)的輸出信號(hào)Vout。所述輸入級(jí)是一個(gè)單電源級(jí)，即其電源連接是在正電源軌 4(其在使用中被施加了一個(gè)正的供電電位)以及接地軌5之間。與之相反，輸出級(jí)接收雙供電-其被連接在正電源軌4和負(fù)電源軌6之間。在此例子中，在使用中，施加到正電源軌和負(fù)電源軌上的電壓的幅度相等，但是符號(hào)相反(分別是+Vs和-Vs)。通過(guò)在此雙極性供電下的操作，所述輸出級(jí)能夠產(chǎn)生一個(gè)在零電壓(即靜態(tài)輸出電壓處于零電壓)的任一側(cè)擺動(dòng)的輸出信號(hào)。該輸出31被連接到負(fù)載L的一側(cè)，所述負(fù)載在此情況下是一個(gè)耳機(jī)揚(yáng)聲器。該揚(yáng)聲器的另一側(cè)接地。因此，該放大器能夠以該輸出信號(hào)來(lái)驅(qū)動(dòng)該揚(yáng)聲器，但是在靜態(tài)的條件下，由于輸出電壓是零電壓，沒(méi)有電流被驅(qū)動(dòng)通過(guò)該負(fù)載。所述情況是在所述輸出端與負(fù)載之間沒(méi)有任何耦合電容的情況下而獲得的。圖2示出了實(shí)施本發(fā)明的另一放大器的簡(jiǎn)化的總貌。其為三級(jí)運(yùn)算放大器。有一輸入級(jí)1，一第二級(jí)2，以及第三級(jí)，輸出級(jí)3。在此例中所述第三級(jí)是AB類(lèi)輸出級(jí)。其包括一對(duì)共發(fā)共基的PMOS裝置Pi和PIC，以及一對(duì)共發(fā)共基的NMOS裝置m和mc，所述四個(gè)裝置在正供電軌和負(fù)供電軌4和6之間串聯(lián)連接。所述共發(fā)共基配置允許輸出級(jí)提供高電壓擺動(dòng)，同時(shí)不會(huì)使單個(gè)的裝置承擔(dān)過(guò)高的電壓應(yīng)力。換句話(huà)說(shuō)，所述裝置的串聯(lián)共發(fā)共基配置降低了每個(gè)晶體管的Vds (漏極-源極)以允許從低電壓MOS技術(shù)實(shí)現(xiàn)高電壓輸出。 在裝置Pl和m的柵級(jí)之間并聯(lián)連接配置的是驅(qū)動(dòng)晶體管N2和P2，其分別通過(guò)電流源ISl 和IS2連接到正軌和負(fù)軌4和6。電容C23和C12分別連接在輸出級(jí)輸出與第二和第三級(jí)之間的節(jié)點(diǎn)之間，以及輸出級(jí)輸出與第一和第三級(jí)之間的節(jié)點(diǎn)之間，提供具有嵌套的密勒補(bǔ)償?shù)娜?jí)運(yùn)算放大器。因此，與常規(guī)的運(yùn)算放大器不同，只有圖2中示出的放大器的輸出級(jí)由負(fù)電壓驅(qū)動(dòng)。所述輸入級(jí)只使用正電壓和地電壓。負(fù)電壓可能帶有噪聲，尤其是在一未調(diào)節(jié)的電容器電荷泵提供的情況下。此配置將帶有噪聲的負(fù)電源遠(yuǎn)離敏感的輸入級(jí)。另外，該放大器的負(fù)反饋通過(guò)至該點(diǎn)的前向增益提供而削弱進(jìn)入到后續(xù)級(jí)中的任何噪聲。并且在功率消耗方面也有一個(gè)小的節(jié)省。需要注意的是未調(diào)節(jié)的電荷泵電源可以有0. 5V的負(fù)載調(diào)節(jié)如果未被充分削減，結(jié)果對(duì)負(fù)電源的0. 5V的音頻調(diào)制可能成為信道間串音(期望為IOOdB)甚至失真的重要來(lái)源。由于前兩級(jí)的增益，可以對(duì)施加到輸出級(jí)的電源噪聲進(jìn)行充分的閉環(huán)抑制；但是如果此有噪聲的負(fù)電源用在輸入級(jí)中，則此電源噪聲抑制實(shí)際上是不可能實(shí)現(xiàn)的。這限制了運(yùn)算放大器輸入電壓(即在圖2中的Rl和R2的連接處的電壓)不能顯著地低于地電壓。但是，圖2中的運(yùn)算放大器是要被集成的，因此可以指定僅用于反相配置中，例如如圖所示通過(guò)R2的電阻反饋，于是輸入共模將接地。圖2中所示的配置，其輸入和輸出電壓接地，也避免了電阻的不匹配對(duì)輸出失調(diào)電壓造成影響。但是，(在圖中的Cl和 Rl連接處)的所述電阻輸入電壓將會(huì)低于地電壓。為了使Vout >0V，需要此電阻輸入電壓<0V。典型地，用戶(hù)將使用如所示的片外交流耦合電容器Cl。(Rl和R2將典型地是10 千歐姆-50千歐姆)，于是Cl較小，< IuF以獲得-3dB，即所說(shuō)的20Hz的頻率〉。Cl也防止了從電路逆流(例如DAC)的失調(diào)傳播帶來(lái)附加的輸出失調(diào)電壓。圖2的電路也可以與偏置到不等于接地的某電壓的非反相運(yùn)算放大器輸入一起使用，如圖3中的例子所示。這在驅(qū)動(dòng)一個(gè)常規(guī)的揚(yáng)聲器或者耳機(jī)時(shí)是不期望的，但是對(duì)于其他的負(fù)載可能是適合的，例如要求非零靜態(tài)偏置電壓的傳感器或者變頻器或者耗盡模式的場(chǎng)效應(yīng)晶體管(FET)，但是也需要其被調(diào)制為低于地電壓。圖2的放大器電路可以使用CMOS技術(shù)集成在一公共P基底(硅片)上。常規(guī)地， 整個(gè)集成電路的P基底將被偏置到最負(fù)的電壓，即負(fù)的電源電壓6。但是，經(jīng)由放大器NMOS裝置(m和mc)的基底連接，既通過(guò)裝置寄生電容并且直接通過(guò)在這些NMOS上調(diào)節(jié)體效應(yīng)，這將直接把負(fù)電源噪聲輸入到放大器輸入級(jí)中。另外， 其意味著帶噪聲的負(fù)電壓電源將分布在整個(gè)芯片上，例如分配到敏感的低電平麥克風(fēng)或者磁的留聲機(jī)輸入，途徑還是通過(guò)寄生電容或者通過(guò)各自的預(yù)放大器的匪OS的基底電導(dǎo)。另外，幾乎所有的系統(tǒng)輸入和輸出(I/O)將是介于接地和+Vs之間的邏輯或者模擬信號(hào)。由于施加到所有的成員NMOS晶體管上的至少Vs-的體效應(yīng)，正常的數(shù)字庫(kù)單元的性能將會(huì)下降，此向后的偏置也將使最大NMOS漏極-體電壓增加到等于+Vs-(-Vs)，其有可能導(dǎo)致裝置可靠性問(wèn)題。另外，正常的單元庫(kù)輸入ESD保護(hù)以及防閉鎖預(yù)防措施將需要改進(jìn)以工作。 例如，在輸入墊上通常有N阱(nwell)基底二極管，用于提供接地的防閉鎖二極管以及接地的靜電放電(ESD)路徑如果連接到一負(fù)電源，特別是一個(gè)不確切的電荷泵電源時(shí)，這些將是效率比較低的。所以，將基底偏置到一個(gè)更干凈的接地電壓是比較有優(yōu)勢(shì)的。 在一個(gè)正常的CMOS處理中，將P基底連接到地，而將NMOS源極或漏極連接到負(fù)電壓將正向偏壓這些擴(kuò)散。這可以從圖4中看出。但是某些處理，特別是在0. 25um或者之下的某些處理，按標(biāo)準(zhǔn)包括一個(gè)標(biāo)準(zhǔn)的 “三阱”或者深層阱。這些被最早引入以?xún)?yōu)化高性能存儲(chǔ)芯片中不同電路塊的基底偏置，并且后來(lái)被用于射頻(r. f.)隔離并且也被用于電荷泵(如US6，359，814中所描述)。此三阱配置也可以用于將一放大器NMOS的P基底從連接到下層的基底的電源隔離開(kāi)。此配置用于本發(fā)明的特定實(shí)施例中，并且被表示在圖5中。所述NMOS漏極和源極位于一 P阱中，所述P阱連接到負(fù)電源電壓。此P阱本身被一個(gè)深層η阱(連接到正電源軌)從下層的P基底(為地電位)垂直地隔離開(kāi)。橫向隔離是通過(guò)在此深的η阱周?chē)h(huán)繞一圈正常的η阱來(lái)獲得的。因此，盡管NMOS源極和漏極可以被提供負(fù)電壓(以允許輸出級(jí)的輸出電壓相對(duì)于地電壓向負(fù)向擺動(dòng))，這樣作不會(huì)造成任何η-ρ結(jié)的正向偏壓，原因是NMOS體連接現(xiàn)在被連接到最大的負(fù)電源電壓。將會(huì)理解此方案(具有一個(gè)接地基底的三阱CMOS實(shí)現(xiàn))的一個(gè)限制是PMOS η阱必須不被連接到負(fù)電壓，否則阱基底接將正向偏壓，箝位在一低于地電壓的二極管電壓并且觸發(fā)寄生的ηρη晶體管，可能會(huì)引起閉鎖。運(yùn)算放大器結(jié)構(gòu)必須被選擇為不使PMOS η阱低于0V。這不是一個(gè)主要約束，但是需要專(zhuān)門(mén)的電路設(shè)計(jì)以及需要可能的設(shè)計(jì)預(yù)防措施。利用本發(fā)明所實(shí)現(xiàn)的運(yùn)算放大器的輸出級(jí)如圖6中所示。此輸出結(jié)構(gòu)是從D. M Monticelli, "A quad CMOS single-supply op amp with rail-to-rail output swing，，， IEEE J Solid-State Circuits, SC-21 卷，1026-10 頁(yè)，1986 年 12 月導(dǎo)出的。當(dāng) Iin = Isink時(shí)，驅(qū)動(dòng)晶體管NMOS N2以及PMOS P2被偏置以提供基本相等的電流，于是輸出晶體管m和Pl承載小的駐流。作為源流入該電路的Iin增加，節(jié)點(diǎn)GPl (Pl柵級(jí))將上升，將 Pi關(guān)掉，并且使更多的電流通過(guò)P2，其隨后導(dǎo)致節(jié)點(diǎn)GNi(m柵級(jí))上升，增加對(duì)m的驅(qū)動(dòng)。 反之源電流Iin減少將具有相反的效果。但是在此電路中，輸出晶體管m和P1，以及驅(qū)動(dòng)晶體管N2和P2可能會(huì)承受跨越其源極-漏極的所有的供電電壓。對(duì)于通常所說(shuō)的3. 3V處理上的+/-3. 3V的輸出電源，這樣會(huì)造成擊穿，或者至少是很差的可靠性，原因在于此設(shè)計(jì)上使用的3. 3V晶體管的熱載波應(yīng)力。需要注意的是3. 3V 晶體管可用做標(biāo)準(zhǔn)選擇，用于0. 25V處理上的輸出裝置，經(jīng)常被要以能夠提供與系統(tǒng)中其他電路兼容的3. 3V邏輯輸出電平。為了防止這種情況，必須添加串聯(lián)的共發(fā)共基放大器裝置，如圖7的輸出電路中所表示。如果mc的柵級(jí)電壓被偏置到大約等于高于零電壓的NMOS開(kāi)啟電壓Vt的電壓， 這將確保即使在節(jié)點(diǎn)31向+Vs上升時(shí)Vds (m) <大約3. 3V并且Vds(mc) <大約3. 3V。 注意mc的基底被連接到NlC源極，以便即使在節(jié)點(diǎn)31向+Vs上升時(shí)也能保持漏極-體電壓也小于大約3. 3V。依靠詳細(xì)的熱載波降級(jí)以及處理的二極管擊穿特性，這些偏置電壓可以被輕微偏置以使應(yīng)力分布最佳化，例如，使用基于在仿真中預(yù)測(cè)的基底電流的熱載波降級(jí)預(yù)測(cè)。為了考慮偏置設(shè)計(jì)，以及好的現(xiàn)有熱載波降級(jí)特性化，以及可能的另外的串聯(lián)共發(fā)共基裝置，有可能在即使是+/-3. 3V應(yīng)用中使用所說(shuō)的標(biāo)準(zhǔn)的2. 5V裝置，原因是操作的最大電壓典型地由熱載波降級(jí)來(lái)設(shè)定，(即由漏極-源極電壓)而不是由二極管可靠性(柵極-源極或者柵極-漏極電壓)或者結(jié)擊穿(源極-體或者漏極-體電壓)來(lái)設(shè)定。注意，對(duì)于mc，NMOS晶體管的基底可以被連接到它們的源極，或者其他適當(dāng)?shù)碾妷海@就增加了另一自由度以便甚至是在該電路的“單電源”區(qū)域進(jìn)行設(shè)計(jì)，例如用于消除放大器輸入級(jí)上的體效應(yīng)，以提高共模輸入范圍。共發(fā)共基放大器裝置N2C，PIC, P2C被以類(lèi)似的方式偏置和操作。如上面所提到的，由于基底被接地，如果η阱區(qū)域低于地電壓，該η阱基底二極管將正向偏壓并且通過(guò)電流。這將導(dǎo)致再生閉鎖動(dòng)作，以及其他的附近的η擴(kuò)散。眾所周知的設(shè)計(jì)技術(shù)包括與電源捆綁的防護(hù)環(huán)，能夠降低上述危險(xiǎn)，但是占用相當(dāng)?shù)乃绤^(qū)。在任何情況下，這對(duì)于直接連接到輸出節(jié)點(diǎn)，例如PlC的裝置都是必要的。但是這些通常對(duì)于如P2C 那樣的裝置則不是必要的。為了防止P2C的阱被正向偏置，即使是在存在基底泄露或者寄生電流的情況下，可以將一低值(例如5uA)電流源(沒(méi)有示出)連接到該阱以及P2C的源極。另外，節(jié)點(diǎn)GNI(m的柵極)在m需要降低高電流時(shí)可以被拉到接近vdd，例如快速負(fù)向回轉(zhuǎn)時(shí)，通常是NMOS的過(guò)度的應(yīng)力電流降低Isink。可以如上所述增加共發(fā)共基的放大器裝置以保護(hù)Isink，但是優(yōu)選地此節(jié)點(diǎn)被MOS 二極管堆棧MDS所箝制，使其不會(huì)上升到超過(guò)-Vs，6之上的例如3. 3V，這具有也提供基本的短路輸出電流限制的優(yōu)點(diǎn)。圖8示出了適合用于本發(fā)明的實(shí)施例的輸入級(jí)1。所述輸入級(jí)是常規(guī)的折疊共發(fā)共基放大器。在特定的實(shí)施例中，此輸入級(jí)可以用于直接驅(qū)動(dòng)一輸出級(jí)。但是，為了獲取足夠的環(huán)路增益以減少失真并且提高音頻電源抑制，優(yōu)選三級(jí)拓?fù)浣Y(jié)構(gòu)。實(shí)施本發(fā)明的三級(jí)放大器使用了如圖9中所示的第二級(jí)2。所述第二級(jí)是一個(gè)非反相級(jí)，以實(shí)現(xiàn)簡(jiǎn)單嵌套的密勒補(bǔ)償，并且不得不驅(qū)動(dòng)到輸出級(jí)的高端。其包括驅(qū)動(dòng)一PMOS鏡23的共源級(jí)22。為了優(yōu)化第一級(jí)凈空高度，包括了一輸入源極-跟隨器級(jí)21。圖10示出了實(shí)施本發(fā)明的三級(jí)放大器，其包括耦合在一起的圖8，9和7中的級(jí)。 所述放大器級(jí)被集成在一公共基底上。在所述三級(jí)的眾多的MOS裝置中，只有輸出裝置 MN16,NM0S箝位晶體管MN44以及在第三、輸出級(jí)中實(shí)現(xiàn)Is2的NMOS MN8,MN20被直接提供一個(gè)負(fù)的電源電壓，而輸出共發(fā)共基放大器裝置MN9，箝位晶體管MN45，MN46,以及驅(qū)動(dòng)晶體管麗7，麗10以及麗四也間接使用此電源。負(fù)電源噪聲耦合到輸出的幾率與傳統(tǒng)的結(jié)構(gòu)相比被顯著地減小了。這些NMOS裝置使用三阱結(jié)構(gòu)來(lái)實(shí)施，所以底層P基底可以被設(shè)置在地電壓。另外的共發(fā)共基放大器裝置MP30，MP8，麗四已經(jīng)被加入到輸出級(jí)中以便在即使是在瞬間過(guò)載條件下也能降低裝置上的電壓應(yīng)力，如在常規(guī)操作仿真中能夠觀察到的那樣。分壓器電流源MP14確保了 PM0SMP25下面的η阱永遠(yuǎn)不會(huì)降低到基底地電壓之下。使用標(biāo)準(zhǔn)電路技術(shù)將標(biāo)記了 16P6PU的輸入節(jié)點(diǎn)偏置到一適當(dāng)?shù)暮愣ǖ钠秒妷?，用?lái)限制其所附加的PMOS的偏置電流。為了簡(jiǎn)化，示意性的圖10以及其他圖不包括所有必要的MOS柵偏置電路使用標(biāo)準(zhǔn)的電路技術(shù)將沒(méi)有示出有d. c路徑到達(dá)的MOS柵級(jí)偏置到適當(dāng)?shù)墓潭ㄆ秒妷骸D10的電路可以象其他電路一樣在同一基底上實(shí)現(xiàn)，所述其他電路例如用于提供輸入電壓的一數(shù)字模擬轉(zhuǎn)換器(DAC)，以及用于提供如數(shù)字濾波那樣的效果的前數(shù)字信號(hào)處理(DSP)。需要注意的是此放大器的輸入級(jí)也可以使其N(xiāo)MOS隔離在一個(gè)三阱結(jié)構(gòu)中， 以提高對(duì)任何數(shù)字基底噪聲的隔離。當(dāng)然，該干擾數(shù)字電路也可以在三阱中被隔離。這將會(huì)通過(guò)該基底減少?gòu)臄?shù)字NMOS電路到放大器NMOS電路的直接耦合。但是還是會(huì)有一些來(lái)自數(shù)字電源電壓(Vdd)的電容性耦合，所述數(shù)字電源電壓(Vdd)用于通過(guò)該基底偏置在數(shù)字PMOS電路下的這些深層阱和η講，并且隨后被模擬NMOS下的深阱或者模擬PMOS下的η 阱所拾取，所以對(duì)電源阻抗以及去耦合的關(guān)注還是必要的。如上面所提到的，所述負(fù)電源可以在該系統(tǒng)中的其他地方來(lái)提供，特別是如果已經(jīng)被該系統(tǒng)的一些其他的部分所需要的情況下，或者可以由一電容性或者電感性的電荷泵主要在芯片上來(lái)產(chǎn)生。即使使用這樣一個(gè)有噪聲的負(fù)電源，圖10的電路仍能提供好的負(fù)電源抑制。因此將會(huì)理解，圖10中所示的實(shí)施例采用了一個(gè)電路拓?fù)浣Y(jié)構(gòu)，該結(jié)構(gòu)使承受負(fù)電壓的晶體管的數(shù)量最小，所述電路拓?fù)浣Y(jié)構(gòu)使用一個(gè)三阱CMOS配置來(lái)隔離該負(fù)區(qū)域，使用共發(fā)共基的放大器以保護(hù)晶體管不受到過(guò)度的電壓應(yīng)力，在一拓?fù)浣Y(jié)構(gòu)中，其進(jìn)一步提供高的開(kāi)環(huán)增益以允許反饋，從而提高負(fù)電源上的噪聲抑制。圖11示出了實(shí)施本發(fā)明的另一個(gè)放大器系統(tǒng)。此系統(tǒng)包括一個(gè)輸入級(jí)1，其在正電源軌4和地5之間被供電，連接到自一正軌道4和一負(fù)軌道6供電的輸出級(jí)。該負(fù)軌道提供有由電荷泵電路CP產(chǎn)生的負(fù)電壓，所述電荷泵自身連接到正電源軌4和地軌5之間。因此，CP電路從一正電源電壓產(chǎn)生一負(fù)電源電壓。在該兩級(jí)放大器之前是一個(gè)數(shù)字信號(hào)處理器以及一個(gè)DAC。電源連接到正軌道和地的所述DSP接收一個(gè)參考地的數(shù)字輸入信號(hào)110， 對(duì)其進(jìn)行處理并且向該DAC提供一經(jīng)過(guò)處理的數(shù)字信號(hào)。所述DAC，在正軌道和接地的作用下進(jìn)行操作，響應(yīng)于來(lái)自所述DSP的數(shù)字信號(hào)，向第一級(jí)輸入11傳遞一模擬輸入信號(hào)，。該輸出級(jí)3的輸出終端31被連接到一個(gè)接地的負(fù)載。
圖12示出了一適合用于本發(fā)明的實(shí)施例的簡(jiǎn)單電荷泵CP的簡(jiǎn)化圖，從一正電源CPVDD4來(lái)操作并且產(chǎn)生一個(gè)負(fù)的電源VNEG6，同時(shí)具有對(duì)地的連接CPGND和GND。這里 CPGND是一個(gè)芯片內(nèi)的連接，通過(guò)結(jié)合片、結(jié)合線(xiàn)以及插件引腳(package pin)連接到電路板地GND。在操作中，PMOS PHI和PLO在半個(gè)時(shí)鐘周期中接通以給Cbucket充電。在所述半個(gè)時(shí)鐘周期的結(jié)尾PHI和PLO截止，Cbucket由其上的電壓V(CPVDD)充電。隨后，NMOS NHI和NLO被接通。由于端子CPCAP+現(xiàn)在被接地，Cbucket的另一端被壓低，通過(guò)晶體管 NLO與充電電容器Cres分享電荷。在第二個(gè)半時(shí)鐘周期結(jié)束時(shí)，NHI和NLO被關(guān)閉，所述循環(huán)被重復(fù)。如果沒(méi)有從Cres獲取負(fù)載電流，則VNEG的電壓將會(huì)被抽走而下降，直到電壓 V(VNEG) =-(V(CPVDD)。如果從CPVDD抽取負(fù)載電流，那么在每個(gè)周期，Cres兩端的電壓都會(huì)下降，并且由于Cbucket與Cres之間的電荷共享，Cbucket將只是部分地對(duì)其進(jìn)行重新充電，因此，V(VNEG)將不會(huì)完全達(dá)到-(V(CPVDD))。在適當(dāng)?shù)碾妷核降臅r(shí)鐘典型地是使用本領(lǐng)域技術(shù)人員所知的技術(shù)由一如圖所示的本地時(shí)鐘發(fā)生器產(chǎn)生的。需要注意的是在特定的實(shí)施例中，正和負(fù)的電源電壓在幅度上可能是基本相等的。但是在其他的實(shí)施例中，所述電源不需要被精確地平衡。例如，在特定的實(shí)施例中，可以有+3. 3V和-2. 5V的電源。這就允許電荷泵或者其他的調(diào)節(jié)器或者使用的其他方便的電壓源中的損耗。關(guān)于輸入和輸出級(jí)都實(shí)施在一公共基底上的實(shí)施例，一個(gè)未來(lái)的技術(shù)可能性是將深的氧化物溝道用于橫向的隔離，但是還是經(jīng)常需要η阱以向下向深阱提供偏置電壓。其他的可能性是技術(shù)上采用完整的電介質(zhì)隔離，其中，深阱和側(cè)阱被絕緣體(氧化物)代替， 并且采用例如絕緣體上硅(silicon-on-insulator)技術(shù)，其中P阱將成為例如藍(lán)寶石或者氧化硅基底頂部上的島嶼。但是所有這些技術(shù)本質(zhì)上都比使用η阱的簡(jiǎn)單結(jié)絕緣要昂貴， 因此，至少除非技術(shù)退步太多使這些隔離結(jié)構(gòu)成為必要的和標(biāo)準(zhǔn)的，所述簡(jiǎn)單結(jié)絕緣代表了優(yōu)選的實(shí)施方式?？傮w上根據(jù)上面的講解，熟悉本專(zhuān)業(yè)的技術(shù)人員將會(huì)理解各種實(shí)施例和相關(guān)于它們而描述的特定特征可以與其他的實(shí)施例或者特別描述的特征自由組合。熟悉本專(zhuān)業(yè)的技術(shù)人員也將認(rèn)識(shí)到在不脫離附加的權(quán)利要求的范圍的情況下可以進(jìn)行各種改變和修改。
權(quán)利要求
1.一種放大器裝置，包括連接在正電源軌和負(fù)電源軌之間的放大器，且適于使得，在使用中，所述放大器的輸出處的靜態(tài)電壓為所述正電源軌上的電壓和所述負(fù)電源軌上的電壓之間的值，且所述放大器與其它電路集成在公共基底上，所述公共基底連接至接地軌，其中，所述放大器包括至少一個(gè)NMOS裝置，所述NMOS裝置包括設(shè)置在ρ阱中的多個(gè)η+ 源極和漏極區(qū)域，一 η阱將所述ρ阱與公共基底隔離開(kāi)，且所述被隔離的ρ阱連接至該負(fù)電源軌。
2.根據(jù)權(quán)利要求1的放大器裝置，被設(shè)置為使得所述輸出處的靜態(tài)電壓基本為地電位。
3.根據(jù)前面任一權(quán)利要求的放大器裝置，被設(shè)置為使得所述放大器的輸入處的靜態(tài)電壓基本為地電位。
4.根據(jù)前面任一權(quán)利要求的放大器裝置，其中，所述正電源軌用于為所述公共基底上的所述其它電路供電。
5.根據(jù)前面任一權(quán)利要求的放大器裝置，包括彼此串聯(lián)連接的第一和第二輸出晶體管，其位于所述正電源軌和所述負(fù)電源軌之間，由所述第一和第二輸出晶體管之間的節(jié)點(diǎn)來(lái)提供所述輸出。
6.根據(jù)權(quán)利要求5的放大器裝置，進(jìn)一步包括分別與所述第一和第二輸出晶體管以共發(fā)共基結(jié)構(gòu)連接的第三和第四輸出晶體管。
7.根據(jù)權(quán)利要求5或6的放大器裝置，進(jìn)一步包括在第一輸出晶體管的柵極和第二輸出晶體管的柵極之間并聯(lián)連接的第一和第二驅(qū)動(dòng)晶體管。
8.根據(jù)權(quán)利要求7的放大器裝置，進(jìn)一步包括分別與第一和第二驅(qū)動(dòng)晶體管以共發(fā)共基結(jié)構(gòu)連接的第三和第四驅(qū)動(dòng)晶體管。
9.根據(jù)前面任一權(quán)利要求的放大器裝置，其中，所述輸入級(jí)包括折疊的共發(fā)共基結(jié)構(gòu)的晶體管。
10.根據(jù)前面任一權(quán)利要求的放大器裝置，其中，所述放大器以CMOS工藝實(shí)現(xiàn)。
11.根據(jù)前面任一權(quán)利要求的放大器裝置，其中，所述放大器包括連接在所述正電源軌和所述負(fù)電源軌之間的輸入級(jí)，以及連接在所述正電源軌和所述負(fù)電源軌之間的輸出級(jí)。
12.根據(jù)權(quán)利要求11的放大器裝置，其中，所述放大器進(jìn)一步包括連接在所述輸入級(jí)和所述輸出級(jí)之間的第三級(jí)，且所述第三級(jí)連接在正電源軌和接地軌之間，其間連接有輸入級(jí)。
13.根據(jù)權(quán)利要求12的放大器裝置，其中，所述第三級(jí)是非反相的。
14.根據(jù)權(quán)利要求12或13的放大器裝置，其中，所述第三級(jí)包含一驅(qū)動(dòng)PMOS鏡象結(jié)構(gòu)的共源級(jí)。
15.根據(jù)權(quán)利要求14的放大器裝置，其中，所述第三級(jí)包括驅(qū)動(dòng)該共源級(jí)的源級(jí)跟隨器級(jí)。
16.根據(jù)權(quán)利要求12至15中任一個(gè)的放大器裝置，其中，所述第三級(jí)與所述輸入級(jí)和輸出級(jí)集成在一公共基底上。
17.根據(jù)前面任一權(quán)利要求的放大器裝置，進(jìn)一步包括一數(shù)字至模擬轉(zhuǎn)換器(DAC)，其被設(shè)置為接收一數(shù)字信號(hào)并輸出一相應(yīng)的模擬信號(hào)至所述放大器。
18.根據(jù)權(quán)利要求17的放大器裝置，其中，所述DAC與所述放大器集成在一公共基底上。
19.根據(jù)前面任一權(quán)利要求的放大器裝置，進(jìn)一步包括產(chǎn)生裝置，用于自一正電源電壓產(chǎn)生一負(fù)電源電壓，所述產(chǎn)生裝置連接至所述正電源軌，且所述負(fù)電源軌被連接至該產(chǎn)生裝置的輸出。
20.根據(jù)權(quán)利要求19的放大器裝置，其中，所述產(chǎn)生裝置被設(shè)置為產(chǎn)生一負(fù)電源電壓， 其大小等于正電源軌上的正電壓。
21.根據(jù)權(quán)利要求19或20的放大器裝置，其中，所述產(chǎn)生裝置包括一電荷泵。
22.根據(jù)權(quán)利要求19至21中任一個(gè)的放大器裝置，其中，所述產(chǎn)生裝置與所述放大器集成在一公共基底上。
23.根據(jù)前面任一權(quán)利要求的放大器裝置，進(jìn)一步包括連接至正電源軌的電源。
24.一種集成電路，其包含權(quán)利要求1-23中任一項(xiàng)所述的放大器裝置。
25.—種DVD播放機(jī)，其包含權(quán)利要求1-23中任一項(xiàng)所述的放大器裝置。
26.—種移動(dòng)電話(huà)，其包含權(quán)利要求1-23中任一項(xiàng)所述的放大器裝置。
27.一種揚(yáng)聲器系統(tǒng)，其包含權(quán)利要求1-23中任一項(xiàng)所述的放大器裝置。
28.—種耳機(jī)驅(qū)動(dòng)器，其包含權(quán)利要求1-23中任一項(xiàng)所述的放大器裝置。
29.—種DVD播放機(jī)，其包含權(quán)利要求M所述的集成電路。
30.一種移動(dòng)電話(huà)，其包含權(quán)利要求M所述的集成電路。
31.一種揚(yáng)聲器系統(tǒng)，其包含權(quán)利要求M所述的集成電路。
32.—種耳機(jī)驅(qū)動(dòng)器，其包含權(quán)利要求M所述的集成電路。
33.一種驅(qū)動(dòng)接地負(fù)載的方法，所述方法包括以下步驟將一輸入信號(hào)提供給放大器的輸入；將該放大器與其它電路形成在公共基底上；將該公共基底接地；將該其它電路連接在正電源電壓和接地之間；將該放大器連接在正電源電壓和負(fù)電源電壓之間以從該放大器輸出提供一基本上為0伏的靜態(tài)輸出電壓；使用該放大器在所述放大器輸出處產(chǎn)生一輸出信號(hào)，所述輸出信號(hào)取決于輸入信號(hào)；以及將負(fù)載連接到該放大器輸出以使用輸出信號(hào)驅(qū)動(dòng)該負(fù)載，其中，所述形成放大器的步驟包括形成至少一個(gè)NMOS裝置的步驟，所述NMOS裝置包括設(shè)置在P阱中的多個(gè)η+源極和漏極區(qū)域，一 η阱將所述ρ阱與公共基底隔離，以及將隔離的P阱連接至負(fù)電源電壓的步驟。
34.根據(jù)權(quán)利要求33所述的方法，進(jìn)一步包括自正電源電壓產(chǎn)生負(fù)電源電壓的步驟。
全文摘要
公開(kāi)了一種放大器裝置，包括連接在正電源軌和負(fù)電源軌之間的放大器，且適于使得，在使用中，在放大器的輸出的靜態(tài)電壓為正電源軌上的電壓和負(fù)電源軌上的電壓之間的值；且放大器與其它電路集成在公共基底上，該公共基底連接至接地軌，其中，放大器包括至少一個(gè)NMOS裝置，該NMOS裝置包括設(shè)置在p阱中的多個(gè)n+源極和漏極區(qū)域，一n阱將p阱與公共基底隔離開(kāi)，且被隔離的p阱連接至該負(fù)電源軌。還公開(kāi)了包含該放大器裝置的集成電路、DVD播放機(jī)、移動(dòng)電話(huà)、揚(yáng)聲器系統(tǒng)和耳機(jī)驅(qū)動(dòng)器，以及一種相應(yīng)的驅(qū)動(dòng)接地負(fù)載的方法。
文檔編號(hào)H03F3/30GK102412796SQ201110359348
公開(kāi)日2012年4月11日 申請(qǐng)日期2004年7月22日 優(yōu)先權(quán)日2003年11月26日
發(fā)明者帕特里克·艾蒂安·理查德, 約翰·勞倫斯·彭諾克 申請(qǐng)人:沃福森微電子股份有限公司