放大器的制造方法
【專利摘要】本發(fā)明提供抑制電路規(guī)模增大和耗電增大且容易地抑制奇數(shù)次高次諧波的放大器。該放大器具備：具有多個柵極指的MOS晶體管、或具有單一柵極指的多個MOS晶體管，該放大器還具備：附加于每個所述柵極指的電容性電介質(zhì)；以及在輸入交流信號的輸入端子和柵極的輸入端子之間連接的可變電阻，由所述可變電阻、每個所述柵極指的柵極電阻以及所述電容性電介質(zhì)形成具有期望的頻率特性的多個低通濾波器，從所述柵極的輸入端子到OD(Oxide Diffusion，氧化物擴散)區(qū)域邊界的各個柵極指的寬度或長度不同。
【專利說明】放大器

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及使用MOS(Metal-Oxide-Semiconductor,金屬氧化物半導體)晶體管的放大器。

【背景技術(shù)】
[0002]例如，作為為從天線發(fā)射電波而輸出大振幅的信號的電路，有放大器。
[0003]一直以來，如圖1所示，放大器由N溝道型MOS開關(guān)晶體管12、13、電感14以及帶通濾波器15構(gòu)成，對于放大器的輸入，廣泛地利用了使用由增益控制緩沖器11放大后的脈沖波形信號(發(fā)送信號)的電路。另外，放大器的輸出從天線16發(fā)射。
[0004]圖2是表示N溝道型MOS開關(guān)晶體管12、13的布局的俯視圖。圖2中，柵極指21、22的各自的兩端連接到具有被輸入輸入信號的輸入端子25的金屬布線(圖中、METAL1)，柵極指23、24的各自的兩端連接到具有被輸入輸入信號的輸入端子26的金屬布線(圖中、METALI)。
[0005]漏極27、28的各自的一端連接到輸出端子29，源極30?33的各自的一端連接到基極34，并連接到地。
[0006]但是，在該結(jié)構(gòu)中，放大器的輸出接近脈沖波形，為包含高次諧波成分的信號。
[0007]另外，與圖1不同，如圖3所示，有使用由N溝道型MOS開關(guān)晶體管12、13、和P溝道型MOS開關(guān)晶體管41、42構(gòu)成的反相器的脈沖型放大器。即使是該結(jié)構(gòu)，在輸出中也產(chǎn)生高次諧波。
[0008]以往，特別地為了抑制奇數(shù)次高次諧波，提出了分別獨立地設定多個放大器的輸入脈沖波的占空比和相位，將多個放大器的輸出合成的電路(例如，參照專利文獻I)。
[0009]圖4是表示專利文獻I中記載的放大器的結(jié)構(gòu)的電路圖，圖5是表示圖4的放大器的各單元的信號波形的定時(timing)圖。圖4的放大器根據(jù)由N溝道型MOS晶體管13和P溝道型MOS晶體管42構(gòu)成的反相器的輸出、和由N溝道型MOS晶體管12和P溝道型MOS晶體管41構(gòu)成的反相器的輸出，來合成輸出信號。對于開關(guān)晶體管輸入信號SI?S3,如圖5所示的電壓波形那樣，利用占空調(diào)整以及延遲調(diào)整電路43分別獨立地設定占空比和相位，由此，使輸出波形接近正弦波來抑制奇數(shù)次高次諧波。
[0010]現(xiàn)有技術(shù)文獻
[0011]專利文獻
[0012]專利文獻1:國際公開第2008/032782號


【發(fā)明內(nèi)容】

[0013]發(fā)明要解決的問題
[0014]但是，在圖4的放大器中，為了抑制高次諧波、特別是奇數(shù)次高次諧波，需要占空調(diào)整電路和延遲調(diào)整電路。另外，對每個開關(guān)晶體管，需要生成多個輸出波形的電路、和用于驅(qū)動開關(guān)晶體管的增益控制緩沖器11。因此，存在電路規(guī)模增大、成本增大、以及這些電路中的耗電增大之類的課題。
[0015]本發(fā)明的目的在于，提供抑制電路規(guī)模增大和耗電增大，容易地抑制奇數(shù)次高次諧波的放大器。
[0016]解決問題的方案
[0017]本發(fā)明的一形態(tài)的放大器采用以下的結(jié)構(gòu)，其具備:具有多個柵極指(gatefinger)的MOS晶體管、或具有單一柵極指的多個MOS晶體管，放大器具有:附加于每個所述柵極指的電容性電介質(zhì)；以及在輸入交流信號的輸入端子和柵極的輸入端子之間連接的可變電阻，由所述可變電阻、每個所述柵極指的柵極電阻以及所述電容性電介質(zhì)形成具有期望的頻率特性的多個低通濾波器，從所述柵極的輸入端子到OD (Oxide Diffus1n,氧化物擴散)區(qū)域邊界的各個柵極指的寬度或長度不同。
[0018]發(fā)明效果
[0019]根據(jù)本發(fā)明，能夠抑制電路規(guī)模增大和耗電增大，且容易地抑制奇數(shù)次高次諧波。

【專利附圖】

【附圖說明】
[0020]圖1是表示一般的放大器的結(jié)構(gòu)的電路圖。
[0021]圖2是表示N溝道型MOS開關(guān)晶體管的布局的俯視圖。
[0022]圖3是表示使用了反相器的脈沖型放大器的結(jié)構(gòu)的電路圖。
[0023]圖4是表示專利文獻I中記載的放大器的結(jié)構(gòu)的電路圖。
[0024]圖5是表示圖4的放大器的各單元的信號波形的定時圖。
[0025]圖6是表示本發(fā)明實施方式I的放大器的開關(guān)晶體管的布局的俯視圖。
[0026]圖7是具備本發(fā)明實施方式2的由電流鏡型級聯(lián)電路構(gòu)成的放大器的無線發(fā)送裝置的電路圖。
[0027]圖8是表示圖7的電路中的增益控制緩沖器的輸出信號的波形、和開關(guān)晶體管的漏極的輸出端子中的信號的電流波形的圖。
[0028]圖9是具備本發(fā)明實施方式3的使用了開關(guān)晶體管的反相器型放大器的無線發(fā)送裝置的電路圖。
[0029]標號說明
[0030]100、101、201 ?204、211 NMOS 晶體管
[0031]102?105柵極指
[0032]106、107、210 漏極
[0033]108 ?111 源極
[0034]112 ?115、212、312、314 電容性電介質(zhì)
[0035]116輸入端子
[0036]117 基極
[0037]118輸出端子
[0038]119柵極的輸入端子
[0039]120可變電阻
[0040]205恒電流電路
[0041]206 電感
[0042]207濾波器
[0043]208 天線
[0044]209增益控制緩沖器
[0045]300、301 PMOS 晶體管

【具體實施方式】
[0046]以下，基于附圖對本發(fā)明的實施方式詳細地進行說明。但是，在實施方式中，對于相同的構(gòu)成部件，標以相同的標號，并省略重復的說明。
[0047](實施方式I)
[0048]圖6是表示本發(fā)明實施方式I的放大器的開關(guān)晶體管的布局的俯視圖。
[0049]如圖6所示，實施方式I中的放大器具備多個NM0S(N_channelMetal-Oxide-Semiconductor Field-Effect Transistor, N 溝道金屬氧化物半導體場效應晶體管)晶體管100、101。NMOS晶體管100包括NMOS晶體管100的多個柵極指102、103、源極108、109、和漏極106。另外，NMOS晶體管101包括多個柵極指104、105、源極110U1U和漏極107。
[0050]此外,源極和漏極也可以是源極為漏極、漏極為源極的連接。另外，NMOS晶體管也可以是 PMOS (P-channel Metal-Oxide-Semiconductor Field-Effect Transistor, P 溝道金屬氧化物半導體場效應晶體管)晶體管，所謂多個NMOS晶體管表示兩個以上的NMOS晶體管。
[0051]圖6中，柵極指102、103從NMOS晶體管100的OD (Oxide Diffus1n，氧化物擴散)區(qū)域向柵極的輸入端子119側(cè)較大程度地突出，柵極指104、105也從NMOS晶體管101的OD區(qū)域向柵極的輸入端子119側(cè)較大程度地突出。
[0052]柵極指102?105的與柵極的輸入端子119連接的電極用通孔僅連接到OD區(qū)域外部的單側(cè)。由此，向柵極指的發(fā)送信號引起的施加電壓從電極用通孔側(cè)按順序施加，所以在OD區(qū)域(是形成元件的有源區(qū)域，指元件區(qū)域)內(nèi)生成的耗盡層的形成時間改變，能夠設置延遲時間。
[0053]另外，柵極指103和104由鋁布線(圖中、由METALl表示的網(wǎng)格)連接。
[0054]柵極指102?105上分別連接有電容性電介質(zhì)112?115，由通孔電阻及柵極電阻、以及電容性電介質(zhì)形成低通濾波器。
[0055]此外，在圖6中，為了便于說明，將柵極指的各位置定義為位置Pl?PlI。位置Pl、P4、P7表示柵極指102?105與柵極的輸入端子119連接一側(cè)的一端。另外，位置P2、P5、P8、P10表示OD區(qū)域內(nèi)的柵極指102?105的柵極輸入端子119側(cè)。進而，位置P3、P6、P9、Pll表示OD區(qū)域內(nèi)的柵極指102?105的與柵極輸入端子119相反的一側(cè)。
[0056]圖6的放大器的開關(guān)晶體管由NMOS晶體管100、101構(gòu)成，從輸入端子116輸入交流信號(發(fā)送信號)。圖6的開關(guān)晶體管中，形成有由可變電阻120、柵極的輸入端子119和位置P2之間的通孔電阻及柵極電阻、以及電容性電介質(zhì)112形成的第一低通濾波器。
[0057]由第一低通濾波器使輸入的交流信號延遲，由此，確定圖6的位置P2處的漏極源極間的電流導通/截止的定時。另外，對于位置P3處的漏極源極間的電流導通/截止的定時，相對于位置P2，由于交流信號通過P2?P3的柵極電阻傳遞，因此，在比位置P2延遲的定時被導通/截止。
[0058]另外，對于位置P5處的漏極源極間的電流導通/截止的定時，經(jīng)由第一低通濾波器，由Pl?P5的柵極電阻和電容性電介質(zhì)113形成的第二低通濾波器使交流信號延遲，由此來決定位置P5處的漏極源極間的電流導通/截止的定時。另外，對于位置P6處的漏極源極間的電流導通/截止的定時，相對于位置P5，由于交流信號經(jīng)由P5?P6的柵極電阻被傳遞，因此在比位置P5延遲的定時被導通/截止。
[0059]另外，對于位置P8處的漏極源極間的電流導通/截止的定時，經(jīng)由第一低通濾波器和第二低通濾波器，由P4?P8的通孔電阻、布線電阻及柵極電阻、以及電容性電介質(zhì)114形成的第三低通濾波器使交流信號延遲，由此來確定位置P8處的漏極源極間的電流導通/截止的定時。另外，對于位置P9處的漏極源極間的電流導通/截止的定時，相對于位置P8，由于交流信號經(jīng)由P8?P9的柵極電阻被傳遞，因此在比位置P8延遲的定時被導通/截止。
[0060]進而，對于位置PlO處的漏極源極間的電流導通/截止的定時，經(jīng)由第一低通濾波器、第二低通濾波器以及第三低通濾波器，由P7?PlO的柵極電阻和電容性電介質(zhì)115形成的第四低通濾波器使交流信號延遲，由此來確定位置PlO處的漏極源極間的電流導通/截止的定時。另外，對于位置Pll處的漏極源極間的電流導通/截止的定時，相對于位置P10,由于交流信號經(jīng)由PlO?Pll的柵極電阻被傳遞，因此在比位置PlO延遲的定時被導通/截止。
[0061]通過這一系列的動作，每個位置的漏極源極間的電流從較快一方開始，按照位置P2、P3、P5、P6、P8、P9、P10、Pll的順序，分別具有一定間隔的延遲時間，而使電流導通/截止。
[0062]這里，在將輸入的交流信號的頻率設為SIGfreq，將所述低通濾波器個數(shù)設為N的情況下，將各自的延遲時間設計為取不超過滿足下面的式(I)的延遲量的最大值DelayMax的最大值。
[0063]DelayMax < I/(2 X SIGfreqXN)...(I)
[0064]此外，若將各個低通濾波器的電阻值設為Res、將各個所述低通濾波器的電容值設為Cap，則能夠由電阻值Res和電容值Cap的積唯一地求延遲量的最大值DelayMax。
[0065]該電阻值Res是包含布線和通孔中的寄生電阻的電阻值，通過調(diào)整柵極電阻的寬度及長度、或布線的寬度及長度、布線層及通孔的個數(shù)等，來進行電阻值的設計。另外，通過調(diào)整MIM(Metal-1nsulator_Metal,金屬絕緣體金屬)電容、MOS電容、M0M(Metal-0xide-Metal,金屬氧化物金屬)電容、布線間的寄生電容等電容形成部分的面積和距離，來進行電容值Cap的設計。
[0066]這樣，實施方式I的MOS晶體管具有多個柵極指，對多個柵極指的每個柵極指附加電容性電介質(zhì)，利用各個柵極電阻、和各個電容性電介質(zhì)形成具有期望的頻率特性的多個低通濾波器。
[0067]由此，MOS晶體管能夠?qū)⒗靡幌盗械妮斎虢涣餍盘栐诼O源極間被導通/截止的電流波形，從矩形波生成更加接近正弦波的波形，因此能夠容易地抑制奇數(shù)次高次諧波。
[0068]另外，由于不需要使用占空比控制電路、延遲調(diào)整電路及用于分別進行驅(qū)動的多個增益控制緩沖器，所以能夠抑制電路規(guī)模增大和耗電增大。
[0069]此外,對于圖6的電容性電介質(zhì)112?115,如果能夠滿足上述低通濾波器的延遲特性，則什么樣的結(jié)構(gòu)和連接部位都可以。另外，電容性電介質(zhì)112?115也可以是能夠使電容值可變那樣的結(jié)構(gòu)，例如，也可以是并聯(lián)連接多個將電容性電介質(zhì)和開關(guān)串聯(lián)連接而得到的結(jié)構(gòu)，設為將所述開關(guān)短路相應的量的電容值而附加的結(jié)構(gòu)。
[0070]同樣地，對于可變電阻120，如果能夠滿足上述的低通濾波器的延遲特性，是什么的結(jié)構(gòu)和連接部位都可以，例如，也可以是將晶體管的漏極和源極的每一個設為電阻的兩個端子，利用對該晶體管的柵極電壓進行控制的導通電阻的結(jié)構(gòu)。
[0071]另外，本實施方式中，以連接兩個具有兩個柵極指的MOS晶體管的情況為例進行了說明，但是本發(fā)明不限于此，也可以使用具有多個柵極指的一個MOS晶體管，還可以將具有一個柵極指的多個MOS晶體管連接而使用。即，只要放大器內(nèi)的MOS晶體管作為整體具有多個柵極指即可。
[0072]另外，本實施方式的放大器包括功率放大器或驅(qū)動電路等。
[0073]另外，本實施方式中，將布線層以兩層表示(參照圖6)，但是本發(fā)明不限定于此。
[0074](實施方式2)
[0075]圖7表示具有本發(fā)明的實施方式2的由電流鏡型級聯(lián)電路構(gòu)成的放大器的無線發(fā)送裝置的電路圖。
[0076]圖7的NMOS晶體管200?203構(gòu)成電流鏡電路，由恒電流電路205供給電流。NMOS晶體管100、101、211是實施方式I所示的開關(guān)晶體管，這里，表示對一個晶體管具有一個柵極指的情況。
[0077]在每個柵極上，分別連接有用于形成低通濾波器的電容性電介質(zhì)112、114、212的一方的電極，另一方的電極經(jīng)由基極117連接到地。此外，接地點也可以是電源。
[0078]另外，圖7中，各個漏極與相同的輸出端子118連接，但是，也可以是單獨連接的電路，該電路中，NMOS晶體管100的漏極連接到NMOS晶體管201的源極，NMOS晶體管101的漏極連接到NMOS晶體管202的源極，NMOS晶體管211的漏極連接到NMOS晶體管203的源極。
[0079]將NMOS晶體管204作為用于將電流鏡電路的各自的電流密度合起來的導通電阻。電感206是本放大器的負載用扼流電感，對來自NMOS晶體管201?203的漏極210的開關(guān)電流進行電流電壓變換。漏極210的輸出波形經(jīng)由濾波器207輸出到天線208。
[0080]增益控制緩沖器209將輸入的發(fā)送信號放大，利用放大后的一信號系列，對NMOS晶體管100、101、211進行驅(qū)動。此外，從增益控制緩沖器209的輸出到NMOS晶體管100、101,211柵極為止的信號節(jié)點與從圖6中的輸入端子116經(jīng)由可變電阻120到各柵極的平面構(gòu)造相當，輸入到NMOS晶體管100、101、211的柵極的發(fā)送信號為在同一周期內(nèi)定時不同的波形。另外，將增益控制緩沖器209設為包括固定增益緩沖器。
[0081]圖8表示圖7的電路中的增益控制緩沖器209的輸出信號Sll的波形、和開關(guān)晶體管的漏極的輸出端子118中的信號S12的電流波形。從圖8可知，從增益控制緩沖器209輸出的矩形波、即放大器的輸入信號在漏極的輸出端子118被變換為接近正弦波的波形，因此能夠抑制奇數(shù)次高次諧波。
[0082]此外，本實施方式中，利用無調(diào)制波形表示發(fā)送信的波形，但是在實際使用中使用頻率調(diào)制等調(diào)制波形。
[0083](實施方式3)
[0084]圖9表示具備本發(fā)明的實施方式3的使用開關(guān)晶體管的反相器型放大器的無線發(fā)送裝置的電路圖。
[0085]圖9的NMOS晶體管100、101和PMOS晶體管300、301是實施方式I中所示的開關(guān)晶體管，這里，表示對一個晶體管具有一個柵極指的情況。
[0086]在NMOS晶體管100、101的各柵極連接有用于形成低通濾波器的電容性電介質(zhì)112、114的一方的電極，另一方的電極經(jīng)由基極117連接到地。此外，接地點也可以是電源。
[0087]另外，在PMOS晶體管300、301的柵極連接有用于形成低通濾波器的電容性電介質(zhì)312,314的一方的電極，另一方的電極連接到電源。此外,接地點也可以是地。
[0088]另外，NMOS晶體管100、101的源極連接到基極117的地，PMOS晶體管300、301的源極連接到電源。NMOS晶體管100、101的漏極和PMOS晶體管300、301的漏極連接到輸出端子118。
[0089]增益控制緩沖器209將輸入的發(fā)送信號放大，并利用放大后的一信號系列對NMOS晶體管100、101、PMOS晶體管300、301進行驅(qū)動。此外，從增益控制緩沖器209的輸出到NMOS晶體管100、101、PM0S晶體管300、301為止的信號節(jié)點與從圖6中的輸入端子116經(jīng)由可變電阻120到各柵極的平面構(gòu)造相當，輸入到NMOS晶體管100、101、PM0S晶體管300、301的柵極的發(fā)送信號為在同一周期內(nèi)定時不同的波形。
[0090]這樣，從增益控制緩沖器209輸出的矩形波、即放大器的輸入信號在輸出端子118被變換成接近正弦波的波形，因此能夠抑制奇數(shù)次高次諧波。
[0091]在2013年2月26日提出的日本專利申請?zhí)卦?013-035618號中包含的說明書、附圖和摘要的公開內(nèi)容全部引用于本申請。
[0092]工業(yè)實用性
[0093]本發(fā)明的放大器能夠利用于輸入交流信號為矩形波、在放大器或驅(qū)動器等的輸出中有可能包含奇數(shù)次高次諧波的電子設備。作為電子設備的一例，包括無線發(fā)送裝置、使用激光驅(qū)動驅(qū)動器的激光打印機、光通信用收發(fā)機、以及CD、DVD、藍光光驅(qū)等錄音播放器，以及 HDD、FDD 等。
【權(quán)利要求】
1.放大器，其具備:具有多個柵極指的MOS晶體管、或具有單一柵極指的多個MOS晶體管， 所述放大器還具有: 附加于每個所述柵極指的電容性電介質(zhì)；以及 在輸入交流信號的輸入端子和柵極的輸入端子之間連接的可變電阻， 由所述可變電阻、每個所述柵極指的柵極電阻以及所述電容性電介質(zhì)形成具有期望的頻率特性的多個低通濾波器，從所述柵極的輸入端子到氧化物擴散區(qū)域邊界的各個柵極指的寬度或長度不同。
2.如權(quán)利要求1所述的放大器， 向所述氧化物擴散區(qū)域內(nèi)部的所述柵極指輸入所述交流信號的定時各不相同。
3.如權(quán)利要求1所述的放大器， 所述柵極指的電極用通孔僅連接到所述氧化物擴散區(qū)域外部的單側(cè)。
4.如權(quán)利要求1所述的放大器， 所述交流信號以一系列方式輸入。
5.如權(quán)利要求1所述的放大器， 所述電容性電介質(zhì)是電容可變的電容性電介質(zhì)。
6.如權(quán)利要求1所述的放大器， 將從所述柵極的輸入端子輸入的所述交流信號到達所述氧化物擴散區(qū)域內(nèi)的每個所述柵極指為止的信號傳輸延遲時間設為一定的間隔。
7.如權(quán)利要求6所述的放大器， 在將所述交流信號的頻率設為SIGfreq，將所述多個低通濾波器的個數(shù)設為N的情況下，將所述信號傳輸延遲時間設為不超過最大值DelayMax的最大值,其中該最大值DelayMax 小于 I/(2 X SIGfreqXN)。
8.如權(quán)利要求7所述的放大器， 由每個所述低通濾波器的電阻值與每個所述低通濾波器的電容值的積決定所述最大值 DelayMax。
9.半導體集成電路，具有權(quán)利要求1所述的放大器。
10.發(fā)送裝置，具有權(quán)利要求1所述的放大器。
11.電子設備，具有權(quán)利要求1所述的放大器。
【文檔編號】H03F3/193GK104247258SQ201480001035
【公開日】2014年12月24日 申請日期:2014年2月7日 優(yōu)先權(quán)日:2013年2月26日
【發(fā)明者】高橋幸二, 中村重紀 申請人:松下電器產(chǎn)業(yè)株式會社