專利名稱：電流型數(shù)模轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)模轉(zhuǎn)換電路技術(shù)領(lǐng)域，特別涉及一種電流型數(shù)模轉(zhuǎn)換器。
背景技術(shù)：
隨著信號處理技術(shù)和通信技術(shù)的不斷發(fā)展，數(shù)字信號和模擬信號之間的接口技術(shù)成為制約數(shù)?；旌舷到y(tǒng)的瓶頸。為了滿足高速高精度的數(shù)據(jù)轉(zhuǎn)換要求，數(shù)模轉(zhuǎn)換器和模數(shù)轉(zhuǎn)換器需要達(dá)到盡可能高的速度和精度。在現(xiàn)代高速數(shù)模轉(zhuǎn)換器中，電流型數(shù)模轉(zhuǎn)換器成為廣大工程師的首選結(jié)構(gòu)，因為它可以直接驅(qū)動阻性負(fù)載，并且具有較快的速度。常見的電流型數(shù)模轉(zhuǎn)換器結(jié)構(gòu)如附圖1所示，主要包括以下幾個部分輸入數(shù)字信號譯碼和緩沖模塊(decoder)、電流源開關(guān)陣列(current source and switch unit array)。其中，電流源開關(guān)陣列中包括多個電流源開關(guān)單元，每個電流源開關(guān)單元包括電流源和開關(guān)，開關(guān)在控制信號的作用下將電流源輸出的電流送往數(shù)模轉(zhuǎn)換器的正輸出端或負(fù)輸出端；輸入數(shù)字信號譯碼模塊用于將輸入的數(shù)字信號進(jìn)行譯碼和再處理(包括同步和電平轉(zhuǎn)換等)，使得輸出的信號可以直接作為電流源開關(guān)陣列中的開關(guān)的控制信號。數(shù)模轉(zhuǎn)換器的正輸出端和負(fù)輸出端中的任一個輸出都可以作為數(shù)模轉(zhuǎn)換器的輸出，也可以使用這兩個輸出端的差值作為數(shù)模轉(zhuǎn)換器的輸出。數(shù)模轉(zhuǎn)換器的性能通常從靜態(tài)特性和動態(tài)特性兩方面來衡量，考慮到電路是非理想的，數(shù)模轉(zhuǎn)換器總會有一些非線性的失真，比如，由于電流源的電流值大小不匹配造成通常會造成靜態(tài)非線性，這些非線性失真會影響數(shù)模轉(zhuǎn)換器的總體性能。而數(shù)模轉(zhuǎn)換器的動態(tài)特性，通常用SFDR(Spurious-free Dynamic Range，無雜散動態(tài)范圍)來描述，一般情況下無雜散動態(tài)范圍越小，動態(tài)非線性越明顯，數(shù)模轉(zhuǎn)換器效果也越不穩(wěn)定。在傳統(tǒng)的電流型 DAC (Digital to Analog Converter，數(shù)模轉(zhuǎn)換器)中，當(dāng)頻率升高時，無雜散動態(tài)范圍會迅速下降，下降的原因主要有三個一是電路的開關(guān)動作引入的與信號非線性相關(guān)的分量； 二是數(shù)模轉(zhuǎn)換器有限的輸出阻抗與輸入信號相關(guān)；三是數(shù)模轉(zhuǎn)換器中控制信號或輸出電流不同步。因此，為了提高輸出的動態(tài)范圍，提高數(shù)模轉(zhuǎn)換器的工作頻率，電路應(yīng)該在這兩方面改進(jìn)。為了盡可能地減少上述第一條因素的對SFDR的惡化，在公開號為US6061010A的美國專利文獻(xiàn)中，Adams等人提出了一種使用Dual Return-to-Zero技術(shù)(或稱Delayed Return-to-Zero技術(shù))的數(shù)模轉(zhuǎn)換器。其基本技術(shù)思路是DAC的輸出是兩路RTZ (Return to Zero，歸零)信號的和，其中一路RTZ信號在時鐘的正半周期正常輸出，在時鐘的負(fù)半周期置為零；另一路RTZ信號在時鐘的正半周期置為零，在時鐘的負(fù)半周期正常輸出(該技術(shù)還可以在一個時鐘周期內(nèi)使用更多路的RTZ信號)。根據(jù)該專利的描述，在方案中，所有的 RTZ信號的差別僅僅是時鐘上的延遲，在信號形式上是完全相同的。這種技術(shù)在一定程度上減小了非線性失真，提高了 SFDR，但是也存在一些問題。首先是DAC通常需要一個更高頻率(例如2倍或更多倍)的時鐘信號以生成控制兩路或更多路RTZ信號；其次，各路RTZ 信號的轉(zhuǎn)換引入了更多的噪聲雖然這些噪聲與信號不相關(guān)，但是卻增加了噪底的能量大小，減小了信號與總體噪聲的大小比值；最后，DAC的歸零和穩(wěn)定是在不超過半個時鐘周期內(nèi)完成的，這使得DAC的工作速度較高，設(shè)計難度增加。此夕卜，Wei-Hsin Tseng 等人還提出了 DRRZ(Digital Random Return-to-Zero, 數(shù)字隨機歸零)技術(shù)(見發(fā)表于2010年JTCASII上的A CMOS 8-Bit 1. 6-GSs DAC With Digital Random Return-to-Zero，以及發(fā)表在 ISSCC2011 上的 A 12b 1. 25GSs DAC in 90nm CMOS with 70dBSFDR up to 500MHz)，將開關(guān)的開啟和斷開動作導(dǎo)致的失真打散到整個頻譜中，能夠有效提SFDR。其基本技術(shù)思路是在時鐘的正半周期，DAC正常輸出信號； 在時鐘的負(fù)半周期，通過DRZ (Digital Return-to-Zero，數(shù)字歸零)的方式使得DAC的輸出歸零。在使用數(shù)字歸零的方式使輸出歸零時，具體的方式是通過數(shù)字隨機編碼，隨機地選擇 DAC中一半的電流送往DAC的正輸出端，同時選擇剩下的一半的電流送往DAC的負(fù)輸出端。 由于送往DAC的正負(fù)輸出端的電流大小一樣，因此DAC的差分輸出值為零，S卩“歸零”。DRRZ 技術(shù)在一定程度上減小了非線性失真，提高了 SFDR，但是也存在一些問題，首先就是DAC輸出的信號能量與傳統(tǒng)DAC輸出的信號能量相比減小了一半；其次，DAC的歸零和穩(wěn)定是在半個時鐘周期內(nèi)完成的，這使得DAC的工作速度較高，設(shè)計難度增加。

發(fā)明內(nèi)容
(一)要解決的技術(shù)問題針對現(xiàn)有技術(shù)的上述缺陷，本發(fā)明為了解決現(xiàn)有技術(shù)中改善DAC動態(tài)特性設(shè)計難度較大的技術(shù)問題，提供了一種電流型數(shù)模轉(zhuǎn)換器，采用DDRC(Dual Digital Random Complementation，雙數(shù)字隨機互補)技術(shù)，在不增加DAC設(shè)計難度的情況下提高了電路的無雜散動態(tài)范圍。( 二 )技術(shù)方案為實現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案一種電流型數(shù)模轉(zhuǎn)換器，所述電流型數(shù)模轉(zhuǎn)換器包括具有相同結(jié)構(gòu)以及相同數(shù)字輸入信號和時鐘輸入信號的兩個子數(shù)模轉(zhuǎn)換器，每個子數(shù)模轉(zhuǎn)換器包括譯碼器和電流源開關(guān)陣列，電流源開關(guān)陣列的每一單元包括至少一個電流源和至少一對開關(guān)；譯碼器將相應(yīng)子數(shù)模轉(zhuǎn)換器的數(shù)字輸入信號轉(zhuǎn)換成控制信號以控制電流源開關(guān)陣列中開關(guān)單元的開關(guān)，使電流源開關(guān)陣列中的至少一個電流源將電流輸出到相應(yīng)子數(shù)模轉(zhuǎn)換器的正輸出端或負(fù)輸出端；其中，第一子數(shù)模轉(zhuǎn)換器的正輸出端和第二子數(shù)模轉(zhuǎn)換器的正輸出端相連作為整體電流型數(shù)模轉(zhuǎn)換器的正輸出端，第一子數(shù)模轉(zhuǎn)換器的負(fù)輸出端和第二子數(shù)模轉(zhuǎn)換器的負(fù)輸出端相連作為整體電流型數(shù)模轉(zhuǎn)換器的負(fù)輸出端；兩個子數(shù)模轉(zhuǎn)換器的差分電流之和， 組合出所述電流型數(shù)模轉(zhuǎn)換器的差分輸出；并且，第一子數(shù)模轉(zhuǎn)換器在第奇數(shù)個時鐘周期輸出與數(shù)字信號相應(yīng)的模擬電流， 在第偶數(shù)個時鐘周期使輸出電流復(fù)位，復(fù)位時通過電流源開關(guān)陣列中開關(guān)的控制信號使電流源開關(guān)陣列中一部分電流源的電流送往正輸出端，使電流源開關(guān)陣列中另一部分電流源的電流送往負(fù)輸出端，并且所述第一子數(shù)模轉(zhuǎn)換器每次復(fù)位時送往正輸出端的電流與上一次復(fù)位時相同，送往負(fù)輸出端的電流也與上一次復(fù)位時相同；并且，第二子數(shù)據(jù)轉(zhuǎn)換器在第偶數(shù)個時鐘周期輸出與數(shù)字信號相應(yīng)的模擬電流，在第奇數(shù)個時鐘周期輸出使電流復(fù)位，復(fù)位時通過電流源開關(guān)陣列中開關(guān)的控制信號使電流源開關(guān)陣列中一部分電流源的電流送往正輸出端，使電流源開關(guān)陣列中另一部分電流源的電流送往負(fù)輸出端，并且所述第二數(shù)模轉(zhuǎn)換器每次復(fù)位時送往正輸出端的電流與上一次復(fù)位時相同，送往負(fù)輸出端的電流也與上一次復(fù)位時相同。優(yōu)選地，所述的第一子數(shù)模轉(zhuǎn)換器和第二子數(shù)模轉(zhuǎn)換器的譯碼器合并成一個整體譯碼器。優(yōu)選地，每個子數(shù)模轉(zhuǎn)換器在電流源開關(guān)陣列復(fù)位時，電流送往正輸出端的電流源與送往負(fù)輸出端的電流源是隨機選擇的。優(yōu)選地，每個子數(shù)模轉(zhuǎn)換器復(fù)位時送往正輸出端的電流大小與送往負(fù)輸出端的電流大小相同。優(yōu)選地，第一子數(shù)模轉(zhuǎn)換器和第二子數(shù)模轉(zhuǎn)換器在復(fù)位時，使電流送往數(shù)模轉(zhuǎn)換器的正輸出端或負(fù)輸出端的控制信號由偽隨機信號生成器生成。優(yōu)選地，所述偽隨機信號生成器為線性反饋移位寄存器。(三)有益效果本發(fā)明的方案中，利用兩個子數(shù)模轉(zhuǎn)換器的輸出電流匯集到一起的雙數(shù)字隨機互補技術(shù)，在無需提高數(shù)模轉(zhuǎn)換器工作速度要求的情況下提高了無雜散動態(tài)范圍，采用簡單的結(jié)構(gòu)實現(xiàn)了數(shù)模轉(zhuǎn)換器動態(tài)特性的提升，電路設(shè)計較易實現(xiàn)且控制方式簡單，具有很強的應(yīng)用前景。


圖1為現(xiàn)有技術(shù)中電流型數(shù)模轉(zhuǎn)換器的典型結(jié)構(gòu)圖；圖2為本發(fā)明中電流型數(shù)模轉(zhuǎn)換器的電流源開關(guān)陣列中電流源開關(guān)單元結(jié)構(gòu)圖；圖3為本發(fā)明中電流型數(shù)模轉(zhuǎn)換器的輸出信號生成方式示意圖；圖4為本發(fā)明中電流型數(shù)模轉(zhuǎn)換器電路中控制信號示意圖；圖5為本發(fā)明中相關(guān)控制信號生成時使用的功能真值表。
具體實施例方式下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實施例是本發(fā)明的一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動的前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。本發(fā)明提出了一種電流型數(shù)模轉(zhuǎn)換器，實際上是將兩個子數(shù)模轉(zhuǎn)換器的輸出電流匯集到一起的一種數(shù)模轉(zhuǎn)換器,采用DDRC(Dual Digital Random Complementation，雙數(shù)字隨機互補)技術(shù)，在不增加DAC設(shè)計難度的情況下提高了電路的無雜散動態(tài)范圍。本發(fā)明的電流型數(shù)模轉(zhuǎn)換器中第一子數(shù)模轉(zhuǎn)換器的正輸出端和第二子數(shù)模轉(zhuǎn)換器的正輸出端相連，第一子數(shù)模轉(zhuǎn)換器的負(fù)輸出端和第二子數(shù)模轉(zhuǎn)換器的負(fù)輸出端相連；由于本發(fā)明的電流型數(shù)模轉(zhuǎn)換器包括的兩個子數(shù)模轉(zhuǎn)換器的電流源開關(guān)陣列的結(jié)構(gòu)是一樣的，因此可將兩個子數(shù)模轉(zhuǎn)換器的相應(yīng)的電流源開關(guān)陣列合并即得到整體數(shù)模轉(zhuǎn)換器的電流源開關(guān)陣列。更具體地，參見附圖2，本發(fā)明專利提出的電流型數(shù)模轉(zhuǎn)換器的電流源開關(guān)陣列中的每一個電流源開關(guān)單元包括第一電流源11、與第一電流源11相連的一對開關(guān)(第一開關(guān) Sl和第二開關(guān)S2)、第二電流源12和與第二電流源12相連的一對開關(guān)(第三開關(guān)S3和第四開關(guān)S4)；其中第一電流源Il和與第一電流源Il相連的開關(guān)Sl和S2對應(yīng)于第一子數(shù)模轉(zhuǎn)換器的電流源開關(guān)陣列中的一個電流源開關(guān)單元，第二電流源12和與第二電流源12相連的開關(guān)S3和S4對應(yīng)于第二子數(shù)模轉(zhuǎn)換器的電流源開關(guān)陣列中的一個電流源開關(guān)單元； 第一電流源Il和第二電流源12還分別連接到固定電位上；第一開關(guān)Sl和第二開關(guān)S2還分別受開關(guān)控制信號Pl和開關(guān)控制信號m的控制；第三開關(guān)S3和第四開關(guān)S4還分別受開關(guān)控制信號P2和開關(guān)控制信號N2的控制；并且，開關(guān)控制信號Pl和m使得開關(guān)Sl導(dǎo)通時S2關(guān)閉、開關(guān)Sl關(guān)閉時S2導(dǎo)通；開關(guān)控制信號P2和N2使得開關(guān)S3導(dǎo)通時S4關(guān)閉、 開關(guān)S3關(guān)閉時S4導(dǎo)通。上述開關(guān)控制信號PI、Nl和P2、N2由數(shù)模轉(zhuǎn)換器的譯碼器生成。通過譯碼器的設(shè)計及控制信號Pl、m和P2、N2的控制，第一個子數(shù)模轉(zhuǎn)換器在第奇數(shù)個時鐘周期正常輸出模擬電流，在第偶數(shù)個時鐘周期使輸出電流復(fù)位，復(fù)位時通過電流源開關(guān)陣列中開關(guān)的控制信號使電流源開關(guān)陣列中一部分電流源的電流送往正輸出端，使電流源開關(guān)陣列中另一部分電流源的電流送往負(fù)輸出端，并且所述第一子數(shù)模轉(zhuǎn)換器每次復(fù)位時送往正輸出端的電流相同(即每次復(fù)位時送往正輸出端的電流為同一值)，送往負(fù)輸出端的電流也相同 (即每次復(fù)位時送往負(fù)輸出端的電流也為同一值，該值為電流源電流值減去正輸出端電流值)；并且，第二子數(shù)據(jù)轉(zhuǎn)換器在第偶數(shù)個時鐘周期輸出與數(shù)字信號相應(yīng)的模擬電流，在第奇數(shù)個時鐘周期輸出使電流復(fù)位，復(fù)位時通過電流源開關(guān)陣列中開關(guān)的控制信號使電流源開關(guān)陣列中一部分電流源的電流送往正輸出端，使電流源開關(guān)陣列中另一部分電流源的電流送往負(fù)輸出端，并且所述第二數(shù)模轉(zhuǎn)換器每次復(fù)位時送往正輸出端的電流相同(即每次復(fù)位時送往正輸出端的電流為同一值)，送往負(fù)輸出端的電流也相同(即每次復(fù)位時送往負(fù)輸出端的電流也為同一值，該值為電流源電流值減去正輸出端電流值)。需要說明的是在復(fù)位的時候，每個子數(shù)模轉(zhuǎn)換器送往正輸出端的電流和送往負(fù)輸出端的電流可相同也可不相同。當(dāng)送往正輸出端的電流和送往負(fù)輸出端的電流不相同時，等同于最后數(shù)模轉(zhuǎn)換器的差分輸出中存在一個固定的直流分量，這并不影響實際數(shù)模轉(zhuǎn)換器的使用，因為寬帶數(shù)模轉(zhuǎn)換器通常只利用其交流輸出。附圖3給出了本發(fā)明的電流型數(shù)模轉(zhuǎn)換器采用DDRC技術(shù)工作時的一個輸出信號生成的實例。在附圖3中，時鐘信號CLK固定地提供著系統(tǒng)工作的頻率同步信號，奇偶信號在每個時鐘周期開始時跳變，以表明當(dāng)前時鐘周期的奇偶；奇偶信號可直接由時鐘信號 CLK 二分頻而得到。NRZ (None Return to Zero，不歸零)輸出信號和RZ輸出信號均表明了該實例中本發(fā)明的電流型數(shù)模轉(zhuǎn)換器要輸出的數(shù)字信號序列為1、3、2、4、1、0。本發(fā)明的電流型數(shù)模轉(zhuǎn)換器在工作時，第一子數(shù)模轉(zhuǎn)換器在第1、3、5時鐘周期輸出代表當(dāng)前周期數(shù)字信號值(1、2、1)的電流輸出信號，在第2、4、6時鐘周期輸出信號歸零；第二子數(shù)模轉(zhuǎn)換器在第1、3、5時鐘周期輸出信號歸零，在第2、4、6時鐘周期輸出代表當(dāng)前周期數(shù)字信號值(3、4、 0)的電流輸出信號。整個電流型數(shù)模轉(zhuǎn)換器將兩個子數(shù)模轉(zhuǎn)換器的輸出電流匯集到一起， 得到最終的電流輸出信號。附圖4給出了附圖2中本發(fā)明的數(shù)模轉(zhuǎn)換器對應(yīng)的電流源開關(guān)陣列中的一個電流源開關(guān)單元的相應(yīng)的控制信號示意圖。時鐘信號CLK和奇偶信號處理同前文。其中，開關(guān)控制信號Pl在第奇數(shù)個時鐘周期時等同于傳統(tǒng)非歸零的數(shù)模轉(zhuǎn)換器的控制信號P_NRZ (即與附圖3中NRZ輸出信號對應(yīng)的控制信號)，在第偶數(shù)個時鐘周期時等同于隨機控制信號 (即復(fù)位控制信號)；開關(guān)控制信號P2在第奇數(shù)個第時鐘周期等同于隨機控制信號(即復(fù)位控制信號)，在第偶數(shù)個時鐘周期等同于傳統(tǒng)非歸零的數(shù)模轉(zhuǎn)換器的控制信號P_NRZ。隨機控制信號由偽隨機信號生成器(PRNG，Pseudo Random Number Generator)，如線性反饋移位寄存器(LFSR，Linear Feedback Shift Register)等生成。由于前面提到隨機控制信號(即復(fù)位控制信號)所控制的支路對整體DAC的差分輸出并沒有影響(直流分量除外)， 因此，附圖2中兩個支路整體的差分輸出值與傳統(tǒng)非歸零的數(shù)模轉(zhuǎn)換器的電流源開關(guān)陣列一個單元的差分輸出值相同(直流分量除外)。附圖5以功能表的形式給出了附圖4中開關(guān)控制信號PI、P2的生成方式。附圖4和5未給出開關(guān)控制信號m和N2的示意，在生成開關(guān)控制信號附和N2的時候，只需保證Sl關(guān)閉時S2導(dǎo)通、Sl導(dǎo)通時S2關(guān)閉、S3關(guān)閉時 S4導(dǎo)通、S3導(dǎo)通時S4關(guān)閉即可，即開關(guān)控制信號m是開關(guān)控制信號Pl的反相信號，開關(guān)控制信號N2是開關(guān)控制信號P2的反相信號。在使用了本發(fā)明的DDRC技術(shù)后，整體DAC的輸出信號中，開關(guān)的通斷過程引入的非線性失真被極大地減小。這是因為組成整體DAC的任何一路子DAC均使用了隨機復(fù)位技術(shù)。通過隨機復(fù)位，開關(guān)通斷所引入的非線性失真會被打散到整個DAC的通帶中。這與 Wei-Hsin Tseng等人提出DRRZ技術(shù)原理類似，但另一方面，本發(fā)明的DDRC技術(shù)比DRRZ更具優(yōu)勢本發(fā)明技術(shù)方案中的開關(guān)引入的噪聲的量與DRRZ相同，但是信號能量卻比DRRZ 高了 100%，因此SFDR亦可高6dB以上；而且本發(fā)明的DDRC技術(shù)不要求信號在半個時鐘周期內(nèi)完成轉(zhuǎn)換，而是在一個時鐘周期內(nèi)完成轉(zhuǎn)換，這就減輕了 DAC工作速度的要求；最后， DRRZ技術(shù)要求在歸零時DAC送往正負(fù)電流輸出端的電流大小一樣，即差分輸出值為零，但是本專利技術(shù)中任一子DAC在復(fù)位時允許其送往整體DAC正負(fù)電流輸出端的電流大小不一樣，即子DAC的差分輸出值可不為零。此外，本發(fā)明中的DDRC技術(shù)與Adams等人提出的Dual Return-to-Zero技術(shù)是完全不同的，主要的不同點主要有如下幾個方面1、Adams等人提出的Dual Return-to-Zero 技術(shù)使用的是波形完全相同、但是存在不同延時的若干個RTZ信號的累加，而本發(fā)明使用的是波形完全不相同的子DAC的信號的累加；2、Adams等人提出的DualReturn-to-kro 技術(shù)中RTZ信號在每個時鐘周期內(nèi)均歸零，然而本發(fā)明在整個時鐘周期內(nèi)正常輸出或者在整個時鐘周期內(nèi)復(fù)位到可不為零的某個直流狀態(tài)；3、Adams等人提出的Dual Return-to-Zero技術(shù)未使用隨機化的技術(shù)，其提供的歸零方式是在模擬電路中使用旁路開關(guān)的方式來實現(xiàn)的；而本發(fā)明使用了數(shù)字電路中的隨機化技術(shù)，模塊電路與傳統(tǒng)的非歸零電路結(jié)構(gòu)是一致的，并不需要使用旁路開關(guān)。和Adams等人提出的Dual Return-to-Zero技術(shù)相比，本發(fā)明所具有的優(yōu)勢包括1、信號轉(zhuǎn)換不需要在半個周期內(nèi)完成，而是在一個周期內(nèi)完成，這就極大地減輕了 DAC工作速度的要求；2、電流開關(guān)控制信號成對出現(xiàn)，這與傳統(tǒng)的DAC相同，本發(fā)明和傳統(tǒng)的DAC設(shè)計技術(shù)相比，除了多出一路子DAC外，需要改動的電路僅是數(shù)字電路部分，這使得電路設(shè)計容易進(jìn)行，而Adams等人提出的Dual Return-to-Zero 技術(shù)需要額外的旁路控制信號，其生成方式復(fù)雜，時序不易控制；3、本發(fā)明使用了數(shù)字電路中的隨機化技術(shù)，模塊電路與傳統(tǒng)的非歸零電路結(jié)構(gòu)是一致的，并不需要使用旁路開關(guān)。以上實施方式僅用于說明本發(fā)明，而并非對本發(fā)明的限制，有關(guān)技術(shù)領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍的情況下，還可以做出各種變化和變型，因此所有等同的技術(shù)方案也屬于本發(fā)明的范疇，本發(fā)明的專利保護范圍應(yīng)由權(quán)利要求限定。
權(quán)利要求
1.一種電流型數(shù)模轉(zhuǎn)換器，其特征在于，所述電流型數(shù)模轉(zhuǎn)換器包括具有相同結(jié)構(gòu)以及相同數(shù)字輸入信號和時鐘輸入信號的兩個子數(shù)模轉(zhuǎn)換器，每個子數(shù)模轉(zhuǎn)換器包括譯碼器和電流源開關(guān)陣列，其中電流源開關(guān)陣列的每一單元包括至少一個電流源和至少一對開關(guān)；譯碼器將相應(yīng)子數(shù)模轉(zhuǎn)換器的數(shù)字輸入信號轉(zhuǎn)換成控制信號以控制電流源開關(guān)陣列中的開關(guān)，使電流源開關(guān)陣列中的至少一個電流源將電流輸出到相應(yīng)子數(shù)模轉(zhuǎn)換器的正輸出端或負(fù)輸出端；其中，第一子數(shù)模轉(zhuǎn)換器的正輸出端和第二子數(shù)模轉(zhuǎn)換器的正輸出端相連作為整體電流型數(shù)模轉(zhuǎn)換器的正輸出端，第一子數(shù)模轉(zhuǎn)換器的負(fù)輸出端和第二子數(shù)模轉(zhuǎn)換器的負(fù)輸出端相連作為整體電流型數(shù)模轉(zhuǎn)換器的負(fù)輸出端；兩個子數(shù)模轉(zhuǎn)換器的差分電流之和，組合出所述電流型數(shù)模轉(zhuǎn)換器的差分輸出；并且，第一子數(shù)模轉(zhuǎn)換器在第奇數(shù)個時鐘周期輸出與數(shù)字信號相應(yīng)的模擬電流，在第偶數(shù)個時鐘周期使輸出電流復(fù)位，復(fù)位時通過電流源開關(guān)陣列中開關(guān)的控制信號使電流源開關(guān)陣列中一部分電流源的電流送往正輸出端，使電流源開關(guān)陣列中另一部分電流源的電流送往負(fù)輸出端，并且所述第一子數(shù)模轉(zhuǎn)換器每次復(fù)位時送往正輸出端的電流與上一次復(fù)位時相同，送往負(fù)輸出端的電流也與上一次復(fù)位時相同；并且，第二子數(shù)據(jù)轉(zhuǎn)換器在第偶數(shù)個時鐘周期輸出與數(shù)字信號相應(yīng)的模擬電流，在第奇數(shù)個時鐘周期輸出使電流復(fù)位，復(fù)位時通過電流源開關(guān)陣列中開關(guān)的控制信號使電流源開關(guān)陣列中一部分電流源的電流送往正輸出端，使電流源開關(guān)陣列中另一部分電流源的電流送往負(fù)輸出端，并且所述第二數(shù)模轉(zhuǎn)換器每次復(fù)位時送往正輸出端的電流與上一次復(fù)位時相同，送往負(fù)輸出端的電流也與上一次復(fù)位時相同。
2.根據(jù)權(quán)利要求1所述的電流型數(shù)模轉(zhuǎn)換器，其特征在于，所述的第一子數(shù)模轉(zhuǎn)換器和第二子數(shù)模轉(zhuǎn)換器的譯碼器合并成一個整體譯碼器。
3.根據(jù)權(quán)利要求1或2所述的電流型數(shù)模轉(zhuǎn)換器，其特征在于，每個子數(shù)模轉(zhuǎn)換器在電流源開關(guān)陣列復(fù)位時，電流送往正輸出端的電流源與送往負(fù)輸出端的電流源是隨機選擇的。
4.根據(jù)權(quán)利要求1或2所述的電流型數(shù)模轉(zhuǎn)換器，其特征在于，每個子數(shù)模轉(zhuǎn)換器復(fù)位時送往正輸出端的電流大小與送往負(fù)輸出端的電流大小相同。
5.根據(jù)權(quán)利要求3所述的電流型數(shù)模轉(zhuǎn)換器，其特征在于，每個子數(shù)模轉(zhuǎn)換器復(fù)位時送往正輸出端的電流大小與送往負(fù)輸出端的電流大小相同。
6.根據(jù)權(quán)利要求1或2所述的電流型數(shù)模轉(zhuǎn)換器，其特征在于，第一子數(shù)模轉(zhuǎn)換器和第二子數(shù)模轉(zhuǎn)換器在復(fù)位時，使電流送往數(shù)模轉(zhuǎn)換器的正輸出端或負(fù)輸出端的控制信號由偽隨機信號生成器生成。
7.根據(jù)權(quán)利要求3所述的電流型數(shù)模轉(zhuǎn)換器，其特征在于，第一子數(shù)模轉(zhuǎn)換器和第二子數(shù)模轉(zhuǎn)換器在復(fù)位時，使電流送往數(shù)模轉(zhuǎn)換器的正輸出端或負(fù)輸出端的控制信號由偽隨機信號生成器生成。
8.根據(jù)權(quán)利要求4所述的電流型數(shù)模轉(zhuǎn)換器，其特征在于，第一子數(shù)模轉(zhuǎn)換器和第二子數(shù)模轉(zhuǎn)換器在復(fù)位時，使電流送往數(shù)模轉(zhuǎn)換器的正輸出端或負(fù)輸出端的控制信號由偽隨機信號生成器生成。
9.根據(jù)權(quán)利要求5所述的電流型數(shù)模轉(zhuǎn)換器，其特征在于，第一子數(shù)模轉(zhuǎn)換器和第二子數(shù)模轉(zhuǎn)換器在復(fù)位時，使電流送往數(shù)模轉(zhuǎn)換器的正輸出端或負(fù)輸出端的控制信號由偽隨機信號生成器生成。
10.根據(jù)權(quán)利要求8所述的電流型數(shù)模轉(zhuǎn)換器，其特征在于，所述偽隨機信號生成器為線性反饋移位寄存器。
全文摘要
本發(fā)明涉及數(shù)模轉(zhuǎn)換電路技術(shù)領(lǐng)域，特別涉及一種電流型數(shù)模轉(zhuǎn)換器。本發(fā)明的電流型數(shù)模轉(zhuǎn)換器包括具有相同結(jié)構(gòu)以及相同數(shù)字輸入信號和時鐘輸入信號的兩個子數(shù)模轉(zhuǎn)換器；其中，第一子數(shù)模轉(zhuǎn)換器的正輸出端和第二子數(shù)模轉(zhuǎn)換器的正輸出端相連，第一子數(shù)模轉(zhuǎn)換器的負(fù)輸出端和第二子數(shù)模轉(zhuǎn)換器的負(fù)輸出端相連；兩個子數(shù)模轉(zhuǎn)換器的差分電流之和，組合出所述電流型數(shù)模轉(zhuǎn)換器的差分輸出。本發(fā)明中，利用兩個子數(shù)模轉(zhuǎn)換器的輸出電流匯集到一起的雙數(shù)字隨機互補技術(shù)，在無需提高數(shù)模轉(zhuǎn)換器工作速度要求的情況下提高了無雜散動態(tài)范圍，采用簡單的結(jié)構(gòu)實現(xiàn)了數(shù)模轉(zhuǎn)換器動態(tài)特性的提升，電路設(shè)計較易實現(xiàn)且控制方式簡單，具有很強的應(yīng)用前景。
文檔編號H03M1/66GK102394652SQ20111035600
公開日2012年3月28日 申請日期2011年11月10日 優(yōu)先權(quán)日2011年11月10日
發(fā)明者喬飛, 李學(xué)清, 楊華中, 魏琦 申請人:清華大學(xué)