專利名稱：基于cmos工藝的霍爾開關失調(diào)電壓消除方法及其電路的制作方法
技術領域：
本發(fā)明涉及霍爾開關電路，特別是涉及一種基于CMOS工藝的霍爾開關失調(diào)電壓消除方法及其電路。
背景技術：
霍爾效應是磁電效應的一種，這一現(xiàn)象是美國物理學家霍爾(A.H.Hall， 1855-1938)于1879年在研究金屬的導電機構時發(fā)現(xiàn)的。當電流垂直于外磁場通過導體時， 在導體的垂直于磁場和電流方向的兩個端面之間會出現(xiàn)電勢差，這一現(xiàn)象便是霍爾效應， 這個電勢差也被叫做霍爾電壓VH。以霍爾效應為基礎的霍爾傳感器已發(fā)展成一個品種多樣的磁傳感器產(chǎn)品家族，被越來越廣泛地應用于工業(yè)控制的各個領域?；魻栭_關即是其中的一種應用，它利用通電的集成霍爾薄片檢測外部磁場，將磁場的變化參量轉(zhuǎn)變?yōu)閿?shù)字電壓的形式輸出，使之具備開關的功能?；贑MOS工藝的集成霍爾開關因其工藝簡單、成本低廉等優(yōu)點，已廣泛應用在工業(yè)控制、智能儀器儀表和消費類電子等領域。常規(guī)的霍爾開關電路構成模塊如圖1所示，包括穩(wěn)壓器&電壓偏置101，霍爾薄片 102，霍爾電壓放大器103，遲滯比較器104和鎖存輸出單元105。其中，穩(wěn)壓器&電壓偏置 101為其它電路提供穩(wěn)定的電壓和電流偏置，霍爾薄片102感應磁信號并將其轉(zhuǎn)化為電壓信號，霍爾電壓放大器103對采集到的霍爾電壓信號進行放大，放大后的電壓信號與設定的閾值電壓在遲滯比較器104進行比較，輸出相應的電壓信號到輸出鎖存105，時鐘信號與邏輯控制106為遲滯比較器204和輸出鎖存205提供時鐘信號和邏輯控制信號。隨著現(xiàn)代電子微型化和低功耗的發(fā)展趨勢，基于CMOS工藝的霍爾傳感器產(chǎn)生的霍爾電壓越來越微弱，一般為幾十μ V到幾十mV，而且受生產(chǎn)工藝的波動，器件內(nèi)存在的溫度梯度以及芯片封裝使產(chǎn)生的應力的影響，致使CMOS霍爾傳感器產(chǎn)生很嚴重的失調(diào)電壓。 對于微弱的霍爾電壓來說，這些非理想因素甚至大到掩蓋了需要檢測的霍爾電壓，因此，必須采用相關技術來減小其失調(diào)電壓。中國專利公開號CN101833073A提出了一種減小霍爾開關失調(diào)電壓的方法，該方法分別利用旋轉(zhuǎn)電流法和雙相關采樣法減小了霍爾薄片和電壓放大器的失調(diào)。這種方法不但沒有考慮遲滯比較器的失調(diào)電壓，而且并不能完全消除霍爾薄片失調(diào)電壓的影響，隨著霍爾電壓進一步降低，失調(diào)電壓的影響會逐步顯現(xiàn)，甚至會影響到霍爾開關的輸出狀態(tài)。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術問題是克服上述現(xiàn)有技術中所存在的缺陷，提供一種基于 CMOS工藝技術的霍爾開關失調(diào)電壓消除方法及其電路。本發(fā)明所提出的霍爾開關失調(diào)電壓消除方法可以通過以下技術方案來實現(xiàn)對電源進行穩(wěn)壓和電壓偏置；霍爾薄片分別在電流方向為0°和90°時感應磁信號并將其轉(zhuǎn)化為霍爾電壓信號；將所述霍爾電壓信號的失調(diào)電壓消除；將消除失調(diào)后的電壓信號與設定的閾值電壓進行遲滯比較；電壓偏置所產(chǎn)生的電壓為將所述霍爾電壓信號的失調(diào)電壓消除、將消除失調(diào)后的電壓信號與設定的閾值電壓進行遲滯比較提供電壓；采用互不重疊的第一時鐘信號和第二時鐘信號，其中，第一時鐘信號控制霍爾薄片為0°狀態(tài)時霍爾電壓的放大和存儲，并將第二時鐘信號分為第三時鐘信號和第四時鐘信號，第三時鐘信號控制 90°狀態(tài)霍爾電壓的放大和存儲，第四時鐘信號控制0°狀態(tài)、90°狀態(tài)時的霍爾電壓與閾值電壓的運算和比較，以消除霍爾薄片的失調(diào)電壓。本發(fā)明進一步地利用斬波放大來消除電壓放大器的失調(diào)電壓。本發(fā)明進一步地提出一種利用開關電容消除遲滯比較器失調(diào)電壓的方法。本發(fā)明所提出的霍爾開關失調(diào)電壓消除方法所涉及的電路，包括穩(wěn)壓及電壓偏置單元，提供電源和偏置電壓；霍爾薄片電路，分別在0°和90°兩個方向感應磁信號并將其轉(zhuǎn)化為霍爾電壓信號；電壓放大器，將所述霍爾電壓信號進行差分放大；信號處理單元，將所述放大后的霍爾電壓信號轉(zhuǎn)換為單端電壓并進行失調(diào)電壓的消除以得到處理后的電壓信號；遲滯比較器，將處理后的電壓信號與設定的閾值電壓進行遲滯比較；時鐘信號與邏輯控制單元，為霍爾薄片、信號處理單元、遲滯比較器提供時鐘信號和邏輯控制信號；其中第一時鐘信號控制霍爾薄片為0°狀態(tài)時霍爾電壓的放大和存儲，并將第二時鐘信號分為第三時鐘信號和第四時鐘信號，第三時鐘信號控制90°狀態(tài)霍爾電壓的放大和存儲，第四時鐘信號控制0°狀態(tài)、90°狀態(tài)時的霍爾電壓與閾值電壓的運算和比較，以消除霍爾薄片的失調(diào)電壓；所述第一時鐘信號和第二時鐘信號互不重疊。與現(xiàn)有技術相比，本發(fā)明在設計了一種信號處理電路，消除了霍爾薄片的失調(diào)電壓，同時利用斬波放大器技術消除了運算放大器的失調(diào)電壓，利用開關電容消除了遲滯比較器的失調(diào)電壓，使設計者可以在微型化和低功耗的要求下，設計出基于CMOS工藝無失調(diào)電壓影響的霍爾開關電路，滿足更多應用場合的需求。


圖1為現(xiàn)有技術中常規(guī)霍爾開關電路的結(jié)構示意圖；圖2為本發(fā)明實施例示出的具有溫度補償?shù)幕魻栭_關電路框圖；圖3為本發(fā)明霍爾薄片失調(diào)電壓和運放失調(diào)電壓消除的實施例原理圖；圖4為時鐘信號相位示意圖
圖5為霍爾薄片等效電阻模型圖；圖6為遲滯比較器失調(diào)電壓消除的實施例示意圖；圖7為圖2中電壓偏置電路的一種實施例示意圖。
具體實施例方式下面結(jié)合附圖對本發(fā)明作進一步說明圖2給出了本發(fā)明消除失調(diào)電壓方法的一實施例，由穩(wěn)壓器&電壓偏置201、霍爾薄片202、霍爾電壓放大器203、信號處理單元207、遲滯比較器204、輸出鎖存205和時鐘信號及邏輯控制206組成。穩(wěn)壓器&電壓偏置201為其它電路提供穩(wěn)定的電壓和電流偏置，霍爾薄片202感應磁信號并將其轉(zhuǎn)化為電壓信號，電壓放大器203對采集到的霍爾電壓信號進行放大，放
6大后的信號經(jīng)信號處理單元207進行失調(diào)電壓的消除，處理后的電壓信號與設定的閾值電壓在遲滯比較器204進行比較，輸出相應的電壓信號到輸出鎖存205，時鐘信號與邏輯控制 206為遲滯比較器204和輸出鎖存205提供時鐘信號和邏輯控制信號。圖7給出了一種電壓偏置示意圖，Vkef來自穩(wěn)壓器301，其大小不隨電源電壓和溫度變化。電阻Rl和R6采用與霍爾薄片同種類型的電阻且阻抗相等，R2 R5采用與霍爾薄片相反溫度系數(shù)(這里即為負溫度系數(shù))的電阻，且R2的阻抗等于R3 R5的阻抗之和， 因此= VKEF/2，不隨電源電壓和溫度變化。本發(fā)明在旋轉(zhuǎn)電流法的基礎上設計了一種信號處理電路對霍爾薄片的失調(diào)的電壓進行消除。工作原理如圖3所示，霍爾薄片通過開關管MPl MP2和麗1 麗2連到Vkef 和地之間，Vkef是穩(wěn)壓器&電壓偏置的輸出，電壓放大器303由兩個運算放大器AMPl AMP2 和電阻Rl R3 (R2與R3相等)構成，信號處理單元308由開關管MP5 MP6、MN5 MN14、 電容Cl C3和與門ANDl AND2構成，Vhalf, V” V2來自穩(wěn)壓器&電壓偏置，且有Vhalf = VEEF/2 > V2 > V1，記Vth η = Vhalf-V1表示遲滯比較器的高閾值電壓，Vtiu = Vhalf-V2表示遲滯比較器的低閾值電壓，時鐘信號clkl clk4來自時鐘信號與邏輯控制，其時序關系如圖4 所示，其中，clkl和clk2互不重疊，clk2分為clk3和clk4，clk3和clk4互不重疊，這樣可以在保證準確采樣保持的基礎上，提高霍爾開關的靈敏度。clkl為高電平時，記為0°狀態(tài)。此時，MPl和麗1導通，MP2和麗2關斷，MP3和麗3導通，MP4和麗4關斷，MP5和麗5導通，MP6和麗6關斷，霍爾薄片中的電流由A點流向 C點，若有垂直紙面向內(nèi)的磁場B，則霍爾薄片的B點和D點之間將產(chǎn)生霍爾電壓，且D點電壓高于B點電壓(假定霍爾薄片為N型半導體材料)，B點和D點電壓分別通過MP3和MN3 傳送到Vhi和Vh2，Vh2-Vhi即為霍爾電壓Vm，考慮到霍爾薄片本身的失調(diào)電壓Vw,可以將0° 狀態(tài)下的霍爾電壓VH(Q。)表示為
_] VH(0。) = VH0+V0P(0. )(1)其中，Vho表示理想狀態(tài)下的霍爾電壓；VQP(Q。)表示0°狀態(tài)下霍爾薄片本身的失調(diào)。Vh(0。)經(jīng)電壓放大器303放大，輸出電壓V0(0。)為 Vo (0° ) = V02 "V01 =AvXVh(0。)
=Av(VH0+V0P(0. ))(2)
其中，
Av為電壓放大器的放大倍數(shù)，其大小為
K
-Vrn . 2R2
Av = υζ υι =1 +
Vh2 - VmRl(3)V0(0.)經(jīng)MP5和麗5對電容Cl進行充電，平衡后，電容Cl上的電壓大小等于 Av(VHO+Vop(O"))，方向為下正上負。芯片的輸出初始狀態(tài)為out2為高電平，outl為低電平，因此，0°狀態(tài)時與門ANDl 輸出低電平，AND2輸出高電平，MN13關斷，麗14導通，電壓Vth h = Vhalf-V1對電容C3充電，平衡后，C3上的電壓大小為Vth h，方向為上正下負?；魻柋∑牡刃щ娮枘Ｐ蛨D如圖5所示，理想情況下， I H4完全相等，0°狀態(tài)時，B、D兩點的電壓相等，不存在失調(diào)。假設 Rh4中任意一個電阻如I H4偏離理想值 1%，即 = Rh2 = Rh3 = R，Rh4 = 1. 01R，則 0° 狀態(tài)時 B 點的電壓 Vb = VEEF/2, D 點電壓為 Vd = Veef/2. 01，其中，Vkef為加在A點和C點之間的電壓差，忽略開關管MPl和麗1漏極和源極之間的壓降。因此，0°狀態(tài)下霍爾薄片引入的失調(diào)電壓為
權利要求
1.一種基于CMOS工藝的霍爾開關失調(diào)電壓消除方法，包括如下步驟 對電源進行穩(wěn)壓和電壓偏置；霍爾薄片分別在電流方向為0°和90°時感應磁信號并將其轉(zhuǎn)化為霍爾電壓信號；將所述霍爾電壓信號的失調(diào)電壓消除；將消除失調(diào)后的電壓信號與設定的閾值電壓進行遲滯比較；電壓偏置所產(chǎn)生的電壓為將所述霍爾電壓信號的失調(diào)電壓消除、將消除失調(diào)后的電壓信號與設定的閾值電壓進行遲滯比較提供電壓；采用互不重疊的第一時鐘信號和第二時鐘信號，其中，第一時鐘信號控制霍爾薄片為 0°狀態(tài)時霍爾電壓的放大和存儲，并將第二時鐘信號分為第三時鐘信號和第四時鐘信號， 第三時鐘信號控制90°狀態(tài)霍爾電壓的放大和存儲，第四時鐘信號控制0°狀態(tài)、90°狀態(tài)時的霍爾電壓與閾值電壓的運算和比較，以消除霍爾薄片的失調(diào)電壓。
2.如權利要求1所述的基于CMOS工藝的霍爾開關失調(diào)電壓消除方法，其特征在于，將所述霍爾電壓信號的失調(diào)電壓消除之前進行差分放大。
3.如權利要求1所述的基于CMOS工藝的霍爾開關失調(diào)電壓消除方法，其特征在于，將所述霍爾電壓信號的失調(diào)電壓消除之后轉(zhuǎn)換為單端電壓。
4.如權利要求1所述的基于CMOS工藝的霍爾開關失調(diào)電壓消除方法，其特征在于，將處理后的電壓信號與設定的閾值電壓進行遲滯比較之后進行輸出鎖存。
5.如權利要求3所述的基于CMOS工藝的霍爾開關失調(diào)電壓消除方法，其特征在于，電壓偏置所產(chǎn)生的電壓為所述失調(diào)電壓消除和遲滯比較提供偏置電壓。
6.如權利要求2至5中任一權利要求所述的基于CMOS工藝的霍爾開關失調(diào)電壓消除方法，其特征在于，通過斬波放大消除差分放大步驟中產(chǎn)生的失調(diào)電壓。
7.如權利要求1至5中任一權利要求所述的基于CMOS工藝的霍爾開關失調(diào)電壓消除方法，其特征在于，通過開關電容的存儲來消除所述遲滯比較步驟產(chǎn)生的失調(diào)電壓。
8.如權利要求7所述的基于CMOS工藝的霍爾開關失調(diào)電壓消除方法，其特征在于，所述遲滯比較器失調(diào)電壓的消除方法是利用霍爾薄片為0°狀態(tài)時的第一時鐘信號，將遲滯比較器的失調(diào)電壓存儲到電容上，然后在遲滯比較器的比較周期內(nèi)，將該失調(diào)電壓反相后連到負相輸入端，從而抵消了遲滯比較器的失調(diào)電壓。
9.如權利要求6所述的基于CMOS工藝的霍爾開關失調(diào)電壓消除方法，其特征在于，通過開關電容的存儲來消除所述遲滯比較步驟產(chǎn)生的失調(diào)電壓。
10.一種基于CMOS工藝的霍爾開關失調(diào)電壓消除電路，其特征在于，包括 穩(wěn)壓及電壓偏置單元，提供電源和偏置電壓；霍爾薄片電路，分別在0°和90°兩個方向感應磁信號并將其轉(zhuǎn)化為霍爾電壓信號； 電壓放大器，將所述霍爾電壓信號進行差分放大；信號處理單元，將所述放大后的霍爾電壓信號轉(zhuǎn)換為單端電壓并進行失調(diào)電壓的消除以得到處理后的電壓信號；遲滯比較器，將處理后的電壓信號與設定的閾值電壓進行遲滯比較； 時鐘信號與邏輯控制單元，為霍爾薄片、信號處理單元、遲滯比較器提供時鐘信號和邏輯控制信號；其中第一時鐘信號控制霍爾薄片為0°狀態(tài)時霍爾電壓的放大和存儲，并將第二時鐘信號分為第三時鐘信號和第四時鐘信號，第三時鐘信號控制90°狀態(tài)霍爾電壓的放大和存儲，第四時鐘信號控制0°狀態(tài)、90°狀態(tài)時的霍爾電壓與閾值電壓的運算和比較，以消除霍爾薄片的失調(diào)電壓；所述第一時鐘信號和第二時鐘信號互不重疊。
11.如權利要求10所述的基于CMOS工藝的霍爾開關失調(diào)電壓消除電路，其特征在于， 所述霍爾薄片電路包括霍爾薄片，分別連接在霍爾薄片一個相鄰兩端和穩(wěn)壓及電壓偏置單元輸出之間的第一 PMOS開關管、第二 PMOS開關管，分別連接在霍爾薄片另一個相鄰兩端和地線之間的第一 NMOS開關管、第二 NMOS開關管，分別連接在霍爾薄片所述一個相鄰兩端和霍爾薄片第一輸出端之間的第三PMOS開關管、第四PMOS開關管，分別連接在霍爾薄片所述另一個相鄰兩端和霍爾薄片第二輸出端之間的第三NMOS開關管、第四NMOS開關管。
12.如權利要求10所述的基于CMOS工藝的霍爾開關失調(diào)電壓消除電路，其特征在于， 所述運算放大電路包括兩個對稱的第一、第二運算放大器，連接第一、第二運算放大器的反相輸入端的第一電阻，連接第一運算放大器的反相輸入端和輸出端的第二電阻，以及連接第二運算放大器的反相輸入端和輸出端的第三電阻；所述第一、第二、第三電阻采用相同的材料制成，第一、第二運算放大器的正相輸入端分別連到霍爾薄片的兩個輸出端。
13.如權利要求10或11或12所述的基于CMOS工藝的霍爾開關失調(diào)電壓消除電路， 其特征在于，所述的穩(wěn)壓及電壓偏置單元中的電壓偏置包括與霍爾薄片相同材料的第四、 第九電阻，與霍爾薄片材料相同的電阻溫度系數(shù)相反的第五、第六、第七、第八電阻；所述第四、第五、第六、第七、第八、第九電阻依次串聯(lián)，所述第四電阻不與第五電阻連接的一端連接穩(wěn)壓器的輸出端，所述第九電阻不與第八電阻連接的一端接地；所述第五、第六電阻的公共端形成第一輸出，所述第六、第七電阻的公共端形成第二輸出，所述第七、第八電阻的公共端形成第三輸出。
14.如權利要求13所述的基于CMOS工藝的霍爾開關失調(diào)電壓消除電路，其特征在于， 所述的信號處理單元包括兩個PMOS開關管、九個NMOS開關管、兩個與門和三個電容，其中第五PMOS開關管和第六PMOS開關管的源極連到電壓放大電路的第一輸出端，第五NMOS開關管和第六NMOS開關管的漏極連到電壓放大電路的第二輸出端，第五PMOS開關管的漏極、 第七NMOS開關管的源極、第九NMOS開關管的漏極連到第一電容的上極板，第六PMOS開關管的漏極、第八NMOS開關管的漏極連到第二電容的下極板，第五NMOS開關管的源極、第八 NMOS開關管的源極、第十NMOS開關管的漏極連到第一電容的下極板，第六NMOS開關管的源極、第七NMOS開關管的漏極連到第二電容的上極板，第九NMOS開關管的源極、第三電容的上極板連到電壓偏置的第一輸出，第十NMOS開關管的源極、第十一 NMOS開關管的漏極、第十二 NMOS開關管的源極、第十三NMOS開關管的源極連到第三電容的下極板，第i^一 NMOS 開關管的源極連到輸出端，第十二、第十三NMOS開關管的漏極分別連到電壓偏置的第二輸出和第三輸出，第五NMOS開關管和第五PMOS開關管的柵極分別連到第一時鐘信號和其反相時鐘信號，第六NMOS開關管和第六PMOS開關管的柵極分別連到第三時鐘信號和其反相時鐘信號，第七、八、九、十、十一 NMOS開關管的柵極連到第四時鐘信號，第十二和第十三 NMOS開關管的柵極分別連到第一和第二與門的輸出，第一與門的兩個輸入為第一時鐘信號和第一輸出信號，第二與門的兩個輸入為第一時鐘信號和第二輸出信號。
15.如權利要求14所述的基于CMOS工藝的霍爾開關失調(diào)電壓消除電路，其特征在于， 所述的遲滯比較器電路包括比較器、兩個NMOS開關管和一個電容，其中，比較器的正相輸入端和第十四NMOS開關管的源極連到信號處理電路的輸出，第十四NMOS開關管的漏極和第四電容的下極板連到電壓偏置的第一輸出，比較器的負相輸入端和第十五開關管的漏極連到第四電容的上極板，第十五NMOS開關管的源極連到比較器的輸出端，第十四、第十五 NMOS開關管的柵極連到第一時鐘信號。
全文摘要
本發(fā)明涉及一種基于CMOS工藝的霍爾開關失調(diào)電壓消除方法及其電路，在旋轉(zhuǎn)電流法的基礎上，采用互不重疊的第一時鐘信號和第二時鐘信號，其中，第一時鐘信號控制霍爾薄片為0°狀態(tài)時霍爾電壓的放大和存儲，并將第二時鐘信號分為第三時鐘信號和第四時鐘信號，第三時鐘信號控制90°狀態(tài)霍爾電壓的放大和存儲，第四時鐘信號控制0°狀態(tài)、90°狀態(tài)時的霍爾電壓與閾值電壓的運算和比較，以消除霍爾薄片的失調(diào)電壓。與現(xiàn)有技術相比，本發(fā)明可以在CMOS工藝基礎上，使用較少的元器件，使霍爾開關能在微型化和低功耗的要求下應用于微弱磁場的檢測。
文檔編號H03K17/16GK102340299SQ201110107450
公開日2012年2月1日 申請日期2011年4月27日 優(yōu)先權日2011年4月27日
發(fā)明者劉心澤, 張良, 羅杰, 羅立權 申請人:燦瑞半導體(上海)有限公司