一種帶自動(dòng)消除運(yùn)放失調(diào)功能的基準(zhǔn)源的制作方法
【專利摘要】本實(shí)用新型公開了帶自動(dòng)消除運(yùn)放失調(diào)功能的基準(zhǔn)源，包括基準(zhǔn)電壓產(chǎn)生電路、運(yùn)算放大器電路、失調(diào)電壓消除電路、啟動(dòng)電路及時(shí)鐘產(chǎn)生及控制電路；該基準(zhǔn)源通過時(shí)鐘信號(hào)對(duì)運(yùn)算放大器電路和電壓失調(diào)消除電路進(jìn)行控制，將運(yùn)算放大器電路的輸出反饋到其輸入，以消除運(yùn)算放大器自身的輸入失調(diào)電壓，使基準(zhǔn)源所輸出的基準(zhǔn)電壓不會(huì)因?yàn)檫\(yùn)算放大器輸入失調(diào)電壓存在而影響到其精度和溫度特性，提高基準(zhǔn)源的性能。
【專利說明】—種帶自動(dòng)消除運(yùn)放失調(diào)功能的基準(zhǔn)源

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及集成電路領(lǐng)域，具體涉及一種帶自動(dòng)消除運(yùn)放失調(diào)功能的基準(zhǔn)源。

【背景技術(shù)】
[0002]基準(zhǔn)源廣泛應(yīng)用在混合集成電路設(shè)計(jì)中，隨著電路系統(tǒng)的復(fù)雜程度越來越高，對(duì)其性能要求隨之更高，片內(nèi)集成的高性能基準(zhǔn)源不可或缺。
[0003]傳統(tǒng)的帶隙基準(zhǔn)電壓源的工作原理是利用具有負(fù)溫系數(shù)的PN結(jié)二極管的正向電壓Vbe和具有正溫系數(shù)的熱電壓Vt互相補(bǔ)償實(shí)現(xiàn)；圖1為傳統(tǒng)帶隙基準(zhǔn)電壓源的電路原理圖，主要包括兩個(gè)雙極型晶體管Ql和Q2，輸出電壓調(diào)節(jié)電阻Rl、R2和R3以及一個(gè)運(yùn)算放大器OP ;其中，Rl和R2阻值相同，Ql是一個(gè)晶體管單元，Q2是由η個(gè)并列的晶體管單元組成，均接成二級(jí)管連接形式；運(yùn)算放大器OP的反相輸入端接R2和R3之間的Y點(diǎn)，同時(shí)OP的輸出端連接R2的另一端。
[0004]由于運(yùn)算放大器OP的鉗位作用，使得OP輸入兩端的端電壓基本相等，即VX=VY+V0S,由于VX=VBE1，Vy=VBE2+I2.R3+^，其中，Vbei為雙極型晶體管Ql的基極一發(fā)射極電壓，Vbe2為雙極型晶體管Q2的基極一發(fā)射極電壓，I2為流過雙極型晶體管Q2的電流，Vos為運(yùn)算放大器OP的輸入失調(diào)電壓?？傻?
[0005]Vbe1-Vbe2+12.Rs+Vos(I)
[0006]通過式(I)可得電流I2:
[0007]!.JkLilkilk⑵

*

m
[0008]根據(jù)圖1所示帶隙電壓基準(zhǔn)電路的工作原理，可得所述帶隙基準(zhǔn)電壓源輸出的基準(zhǔn)電壓Vkef為:
[0009]VEEF=VBE2+I2.(R2+R3)(3)
[0010]將式(2 )中的I2帶入式(3 )可得基準(zhǔn)電壓:...R* ■
[0011 ] I十(lg￡: - Vgrr - 1?;⑷
'■
[0012]根據(jù)雙極型晶體管的工作特性:Λ Vbe=Vbe1-Vbe2=Vt.Inn, Vt為熱電壓，所以可得:
,…，,I β.>\
[0013]= IfSgj, * fit ' IIiK ".1?!/ , 11.".■."" I (5)
…h(huán)y
[0014]由于Vbe呈負(fù)溫系數(shù)，熱電壓具有正溫系數(shù)，當(dāng)運(yùn)算放大器輸入失調(diào)電壓Vffi為零時(shí)，通過調(diào)節(jié)η和式(5)中R2/R3的比值就可以得到一個(gè)具有零溫度系數(shù)的基準(zhǔn)電壓VKEF。
[0015]然而，實(shí)際運(yùn)算放大器的輸入失調(diào)電壓Vffi不等于零，這就不可避免的對(duì)帶隙基準(zhǔn)電壓源的基準(zhǔn)電壓Vkef帶來一定的誤差，從式(5 )可知，運(yùn)放的輸入失調(diào)電壓被放大了 1+R2/R3倍，并且由于失調(diào)電壓Vre自身也具有溫度特性，這會(huì)對(duì)基準(zhǔn)源輸出電壓Vkef的溫度系數(shù)造成更大的影響；因此，消除基準(zhǔn)源中運(yùn)算放大器輸入失調(diào)便成了獲得高性能基準(zhǔn)源的關(guān)鍵環(huán)節(jié)。


【發(fā)明內(nèi)容】

[0016]本實(shí)用新型的目的是提供一種帶自動(dòng)消除運(yùn)放失調(diào)功能的基準(zhǔn)源，解決基準(zhǔn)電壓源所輸出的基準(zhǔn)電壓因?yàn)檫\(yùn)算放大器輸入失調(diào)電壓的存在而影響到其精度和溫度特性的問題。
[0017]本實(shí)用新型的一個(gè)實(shí)施例是提供一種帶自動(dòng)消除運(yùn)放失調(diào)功能的基準(zhǔn)源，其特征是，包括:
[0018]基準(zhǔn)電壓產(chǎn)生電路；
[0019]與基準(zhǔn)電壓產(chǎn)生電路連接的運(yùn)算放大器電路；
[0020]與運(yùn)算放大器電路連接的失調(diào)電壓消除電路；
[0021]分別與基準(zhǔn)電壓產(chǎn)生電路和失調(diào)電壓消除電路連接的啟動(dòng)電路；及
[0022]用以產(chǎn)生時(shí)鐘信號(hào)對(duì)啟動(dòng)電路、運(yùn)算放大器電路和失調(diào)電壓消除電路進(jìn)行控制的時(shí)鐘產(chǎn)生及控制電路。
[0023]本申請(qǐng)的帶自動(dòng)消除運(yùn)放失調(diào)功能的基準(zhǔn)源的技術(shù)方案通過時(shí)鐘信號(hào)對(duì)運(yùn)算放大器電路和電壓失調(diào)消除電路進(jìn)行控制，將運(yùn)算放大器電路的輸出反饋到其輸入，以消除運(yùn)算放大器自身的輸入失調(diào)電壓，使基準(zhǔn)源所輸出的基準(zhǔn)電壓不會(huì)因?yàn)檫\(yùn)算放大器輸入失調(diào)電壓存在而影響到其精度和溫度特性，提高基準(zhǔn)源的性能。

【專利附圖】

【附圖說明】
[0024]此處所說明的附圖用來提供對(duì)本申請(qǐng)的進(jìn)一步理解，構(gòu)成本申請(qǐng)的一部分，本申請(qǐng)的示意性實(shí)施例及其說明用于解釋本申請(qǐng)，并構(gòu)成對(duì)本申請(qǐng)的不當(dāng)限定。在附圖中:
[0025]圖1示意性地示出了傳統(tǒng)帶隙基準(zhǔn)源的電路圖；
[0026]圖2示意性地示出了根據(jù)本申請(qǐng)一個(gè)實(shí)施例的帶自動(dòng)消除運(yùn)放失調(diào)功能的基準(zhǔn)源的電路圖。
[0027]圖3示意性地示出了根據(jù)本申請(qǐng)一個(gè)實(shí)施例的控制信號(hào)的時(shí)序示意圖。
[0028]圖4示意性地示出了根據(jù)本申請(qǐng)一個(gè)實(shí)施例的Vkef變化示意圖。

【具體實(shí)施方式】
[0029]為使本申請(qǐng)的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，以下結(jié)合附圖及具體實(shí)施例，對(duì)本申請(qǐng)作進(jìn)一步地詳細(xì)說明。
[0030]在以下描述中，對(duì)“ 一個(gè)實(shí)施例”、“實(shí)施例”、“ 一個(gè)示例”、“示例”等等的引用表明如此描述的實(shí)施例或示例可以包括特定特征、結(jié)構(gòu)、特性、性質(zhì)、元素或限度，但并非每個(gè)實(shí)施例或示例都必然包括特定特征、結(jié)構(gòu)、特性、性質(zhì)、元素或限度。另外，重復(fù)使用短語“根據(jù)本申請(qǐng)的一個(gè)實(shí)施例”雖然有可能是指代相同實(shí)施例，但并非必然指代相同的實(shí)施例。
[0031]為簡(jiǎn)單起見，以下描述中省略了本領(lǐng)域技術(shù)人員公知的某些技術(shù)特征。
[0032]根據(jù)本申請(qǐng)的一個(gè)實(shí)施例，提供一種帶自動(dòng)消除運(yùn)放失調(diào)功能的基準(zhǔn)源，如圖2，可以包括基準(zhǔn)電壓產(chǎn)生電路31、與基準(zhǔn)電壓產(chǎn)生電路31連接的運(yùn)算放大器電路32、與運(yùn)算放大器電路32連接的失調(diào)電壓消除電路33、分別與基準(zhǔn)電壓產(chǎn)生電路31和失調(diào)電壓消除電路33連接的啟動(dòng)電路34及用以產(chǎn)生時(shí)鐘信號(hào)對(duì)啟動(dòng)電路34、運(yùn)算放大器電路32和失調(diào)電壓消除電路33進(jìn)行控制的時(shí)鐘產(chǎn)生及控制電路35。
[0033]根據(jù)本申請(qǐng)的一個(gè)實(shí)施例，基準(zhǔn)電壓產(chǎn)生電路31可以包括第一 PNP管Q1、第二PNP管Q2、第三PNP管Q3、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第一 NMOS管N1、第二 NMOS管N2、第三NMOS管N3和第四NMOS管N4 ;其中:第一 PNP管Q1、第二 PNP管Q2和第三PNP管Q3的基極分別與第一 PNP管Ql、第二 PNP管Q2和第三PNP管Q3的集電極連接，第一 PNP管Ql、第二 PNP管Q2和第三PNP管Q3的發(fā)射極分別與第一電阻R1、第三電阻R3、第四電阻R4的一端相連；第二電阻R2與第三電阻R3的另一端相連，第一電阻Rl和第二電阻R2的另一端相連，并與第二 NMOS管N2的源極相連，第四電阻R4的另一端與第四NMOS管N4的源極相連；第二 NMOS管N2的柵極與第四NMOS管N4的柵極相連，并與失調(diào)電壓消除電路33的輸出端Vqc qut相連，第二 NMOS管N2的漏極和第四NMOS管N4的漏極分別與第一 NMOS管NI的源極和第三NMOS管N3的源極相連；第一 NMOS管NI的柵極與漏極連接，第三NMOS管N3的柵極與漏極相連，形成二極管連接形式。
[0034]根據(jù)本申請(qǐng)的一個(gè)實(shí)施例，時(shí)鐘產(chǎn)生及控制電路35是通過一個(gè)三級(jí)環(huán)形振蕩器產(chǎn)生一個(gè)簡(jiǎn)單的時(shí)鐘信號(hào)后通過控制電路進(jìn)行整形后輸出四路方波信號(hào)VCTiP、Vctel n, Voc p和να:—Ν，其中，Vctel p和為相位相反的一對(duì)控制信號(hào)，Vo。—p和Vm為相位相反的一對(duì)控制信號(hào)P和V.—Ν分別加載在第五NMOS管Ν5與第六NMOS管Ν6的柵極，Vre—Ρ和Vre—Ν分別加載在失調(diào)電壓消除電路33中第一 PMOS管Ρ1、第二 PMOS管Ρ2和第三PMOS管Ρ3上；
[0035]根據(jù)本申請(qǐng)的一個(gè)實(shí)施例，啟動(dòng)電路34為簡(jiǎn)單的比較器電路和電阻串分壓電路，其工作原理將基準(zhǔn)電壓產(chǎn)生電路31的Z點(diǎn)的電平同電阻串分壓電平進(jìn)行比較，產(chǎn)生控制信號(hào)來驅(qū)使電路擺脫“簡(jiǎn)并”偏置點(diǎn)，其輸出Vstakt與失調(diào)電壓消除電路33的第七NMOS管Ν7的柵極和第八NMOS管的柵極相連。
[0036]根據(jù)本申請(qǐng)的一個(gè)實(shí)施例，運(yùn)算放大器電路32可以包括四通道運(yùn)算放大器0Ρ、第五NMOS管Ν5、第六NMOS管Ν6和電容器Cl ;其中，第五NMOS管Ν5和第六NMOS管Ν6作為開關(guān)管通過時(shí)鐘產(chǎn)生及控制電路35產(chǎn)生的Vctip和vCTMJ信號(hào)來控制運(yùn)算放大器OP第一組輸入的輸入信號(hào)；第五NMOS管Ν5的漏極和源極分別跨接在基準(zhǔn)電壓產(chǎn)生電路31的Y點(diǎn)和運(yùn)算放大器OP第一組輸入的正向輸入端，第六NMOS管Ν6的源極和漏極分別跨接在基準(zhǔn)電壓產(chǎn)生電路31的X點(diǎn)和運(yùn)算放大器OP第一組輸入的正向輸入端，電容器Cl 一端接運(yùn)算放大器OP的正向輸入端,另一端接地。
[0037]根據(jù)本申請(qǐng)的一個(gè)實(shí)施例，失調(diào)電壓消除電路33可以包括第一 PMOS管Ρ1、第二PMOS管Ρ2、第三PMOS管Ρ3、第七NMOS管Ν7、第八NMOS管Ν8和第二、第三電容器C2、C3 ；第一 PMOS管Pl的柵極接時(shí)鐘產(chǎn)生及控制電路產(chǎn)生的控制信號(hào)Vre ρ，其源極和漏極分別與第二 PMOS管Ρ2和第七NMOS管Ν7的漏極相連，同時(shí)第一 PMOS管的源極作為失調(diào)電壓消除電路的輸出OTT與第四NMOS管N4的柵極相連；第一 PMOS管的漏極作為失調(diào)電壓消除電路的一個(gè)輸入與運(yùn)算放大器OP的輸出Vre IN相連；第二 PMOS管P2的源極與第七NMOS管的源極相連，并作為運(yùn)算放大器OP第二輸入的正向輸入端Vfb N，同時(shí)接第二電容器C2的一端；第二 PMOS管P2的柵極和第三PMOS管P3的柵極同時(shí)連接時(shí)鐘產(chǎn)生及控制電路產(chǎn)生的控制信號(hào)Vmj ;第三PMOS管P3的漏極和第八NMOS管N8的漏極相連，同時(shí)連接運(yùn)算放大器OP的輸出Vre IN，第三PMOS管P3的源極和第八NMOS管N8的源極相連，并作為運(yùn)算放大器OP第二輸入的反向輸入端VFB—P,同時(shí)接第三電容器C3的一端。
[0038]工作原理為:當(dāng)電路上電或不能啟動(dòng)時(shí)，Z點(diǎn)電壓比啟動(dòng)電路34中電阻串分壓低，啟動(dòng)電路34中的比較器進(jìn)行比較后輸出Vstakt使第七NMOS管N7和第八NMOS管N8開啟，強(qiáng)制使運(yùn)算放大器OP的輸出Vre IN加載到第二 NMOS管N2的柵極，使基準(zhǔn)電壓產(chǎn)生電路31的Q1、Q2所在的兩條支路產(chǎn)生電流，趨勢(shì)電路擺脫“簡(jiǎn)并”偏置點(diǎn)；當(dāng)電路成功啟動(dòng)后，Z點(diǎn)電壓比啟動(dòng)電路34中電阻串分壓高，啟動(dòng)電路34中的比較器輸出Vstakt使第七NMOS管N7和第八NMOS管N8關(guān)斷，啟動(dòng)電路34狀態(tài)鎖定，不會(huì)對(duì)整體電路產(chǎn)生影響。
[0039]時(shí)鐘產(chǎn)生及控制電路35的原理是通過一個(gè)三級(jí)環(huán)形振蕩器產(chǎn)生一個(gè)簡(jiǎn)單的時(shí)鐘信號(hào)后通過控制電路進(jìn)行整形后輸出四路方波信號(hào)p、Vctel n, Voc p, Vre—N，其中，
Vctel n為相位相反的一對(duì)控制信號(hào)，Voc p> Voc n為相位相反的一對(duì)控制信號(hào),其時(shí)序圖如圖3所示。
[0040]根據(jù)時(shí)鐘狀態(tài)將失調(diào)電壓的消除過程分為兩個(gè)階段:檢測(cè)階段和消除階段。
[0041 ] 檢測(cè)階段開始前，由于運(yùn)算放大器失調(diào)電壓的存在，基準(zhǔn)源Vkef輸出的初始值與設(shè)計(jì)值有一定的差值。
[0042]檢測(cè)階段時(shí)，第一 PMOS管Pl和第六NMOS管N6導(dǎo)通，第五NMOS管N5、第二 PMOS管P2和第三PMOS管P3關(guān)斷，運(yùn)算放大器OP將其第一輸入的正向輸入端和反向輸入端Vinp和Vim兩點(diǎn)鉗位，此時(shí)運(yùn)算放大器OP第一輸入的正向輸入端Vinp和反向輸入端Vinn相等,而Vinp和Y點(diǎn)電壓差為Vos。
[0043]消除階段時(shí)，第一 PMOS管Pl和第六NMOS管N6關(guān)斷，第五NMOS管N5、第二 PMOS管P2和第三PMOS管P3導(dǎo)通，運(yùn)算放大器OP第一輸入的正向輸入端Vinp和反向輸入端Vinn同時(shí)接Y點(diǎn)，使得Vinp與Y點(diǎn)電壓相等，這時(shí)Vinp與Vlffi相差Vffi,并且由于是將Vinp從X點(diǎn)切換到Y(jié)點(diǎn)，所以Vinp變化量和Y點(diǎn)電壓變化相等，即Vinp比Vinn電壓小Vffi ;由于Vinp和Vre—IN極性相同，所以Vun變低，Vfb p跟隨Vk in變低并和Vre—IN相同，但由于VFB—N跟隨檢測(cè)階段的I—?，所以Vfb n不變。
[0044]時(shí)鐘再次翻轉(zhuǎn)，電路工作在檢測(cè)階段時(shí):第一 PMOS管Pl和第六NMOS管N6重新導(dǎo)通，第五NMOS管N5、第二 PMOS管P2和第三PMOS管P3再次關(guān)斷，即Vinp接X點(diǎn)，Vinn接Y點(diǎn)；這時(shí)，由于第二 PMOS管P2、第三PMOS管P3關(guān)斷，所以Vfb P和Vfb N值不變，均保持在上述消除階段時(shí)的值，即Vfb P小于Vfb N，反饋到運(yùn)算放大器OP輸出后會(huì)導(dǎo)致Vre IN變高，從而使VINP、Vinn及Y點(diǎn)電壓變高，并通過反饋將檢測(cè)階段開始前Vkef輸出的初始值升高；這時(shí)，運(yùn)算放大器的輸入Vinp和Vlffi電平一致。
[0045]重復(fù)以上階段，運(yùn)算放大器OP第一輸入端的失調(diào)電壓Vqs，經(jīng)過一定的時(shí)序，轉(zhuǎn)換為運(yùn)算放大器兩反饋輸入端Vfb P、VFB N之間一定電壓差，從而保證運(yùn)算放大器的輸出不受運(yùn)算放大器輸入失調(diào)電壓的影響，最終將檢測(cè)階段開始前Vkef輸出的初始值調(diào)整至與設(shè)計(jì)值相吻合，從而提高基準(zhǔn)源的精度和溫度特性。其中，隨著時(shí)鐘狀態(tài)和失調(diào)電壓消除過程的進(jìn)行，Veef的變化示意圖如圖4所示。
[0046]綜上，本實(shí)用新型通過運(yùn)算放大器輸入、運(yùn)算放大器輸出分別設(shè)置NMOS開關(guān)管，在時(shí)鐘控制信號(hào)的控制下輪流切換，僅通過一個(gè)運(yùn)算放大器，將輸出反饋到其輸入，再經(jīng)過運(yùn)算放大器的運(yùn)算消除運(yùn)算放大器輸入失調(diào)；由于時(shí)鐘信號(hào)的控制作用，這個(gè)過程一直在消除失調(diào)與正常工作狀態(tài)下切換，因此當(dāng)運(yùn)算放大器輸入端產(chǎn)生失調(diào)后，失調(diào)消除電路就會(huì)檢測(cè)到失調(diào)并自動(dòng)消除，并且，由于只使用一個(gè)運(yùn)算放大器，降低了整體電路的功耗。
[0047]以上所述僅為本申請(qǐng)的實(shí)施例而已，并不用于限制本申請(qǐng)，對(duì)于本領(lǐng)域的技術(shù)人員來說，本申請(qǐng)可以有各種更改和變化。凡在本申請(qǐng)的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本申請(qǐng)的權(quán)利要求范圍之內(nèi)。
【權(quán)利要求】
1.一種帶自動(dòng)消除運(yùn)放失調(diào)功能的基準(zhǔn)源，其特征是，包括: 基準(zhǔn)電壓產(chǎn)生電路； 與基準(zhǔn)電壓產(chǎn)生電路連接的運(yùn)算放大器電路； 與運(yùn)算放大器電路連接的失調(diào)電壓消除電路； 分別與基準(zhǔn)電壓產(chǎn)生電路和失調(diào)電壓消除電路連接的啟動(dòng)電路；及 用以產(chǎn)生時(shí)鐘信號(hào)對(duì)啟動(dòng)電路、運(yùn)算放大器電路和失調(diào)電壓消除電路進(jìn)行控制的時(shí)鐘產(chǎn)生及控制電路。
2.根據(jù)權(quán)利要求1所述的基準(zhǔn)源，其特征是:所述基準(zhǔn)電壓產(chǎn)生電路包括第一PNP管Q1、第二 PNP管Q2、第三PNP管Q3、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第一NMOS管N1、第二 NMOS管N2、第三NMOS管N3和第四NMOS管N4 ； 所述第一 PNP管Q1、第二 PNP管Q2和第三PNP管Q3的基極分別與第一 PNP管Q1、第二PNP管Q2和第三PNP管Q3的集電極連接，所述第一 PNP管Q1、第二 PNP管Q2和第三PNP管Q3的發(fā)射極分別與第一電阻R1、第三電阻R3、第四電阻R4連接；第二電阻R2與第三電阻R3連接，第一電阻Rl和第二電阻R2連接，并與第二 NMOS管N2的源極相連；第四電阻R4與第四NMOS管N4的源極相連； 第二 NMOS管N2的柵極與第四NMOS管N4的柵極連接，且第二 NMOS管N2的柵極與第四NMOS管N4的柵極均與失調(diào)電壓消除電路的輸出端連接，第二 NMOS管N2的漏極和第四NMOS管N4的漏極分別與第一 NMOS管NI的源極和第三NMOS管N3的源極連接；第一 NMOS管NI的柵極與漏極連接，第三NMOS管N3的柵極與漏極相連。
3.根據(jù)權(quán)利要求1所述的基準(zhǔn)源，其特征是:所述運(yùn)算放大器電路包括四通道運(yùn)算放大器0P、第五NMOS管N5、第六NMOS管N6和電容器Cl ； 第五NMOS管N5的漏極和源極分別跨接在基準(zhǔn)電壓產(chǎn)生電路的Y點(diǎn)和運(yùn)算放大器OP第一組輸入的正向輸入端；第六NMOS管N6的源極和漏極分別跨接在基準(zhǔn)電壓產(chǎn)生電路的X點(diǎn)和運(yùn)算放大器OP第一組輸入的正向輸入端；電容器Cl的一端接運(yùn)算放大器OP的正向輸入端，另一端接地。
4.根據(jù)權(quán)利要求1所述的基準(zhǔn)源，其特征是:所述失調(diào)電壓消除電路包括第一PMOS管P1、第二 PMOS管P2、第三PMOS管P3、第七NMOS管N7、第八NMOS管N8、第二電容器C2及第三電容器C3 ； 第一 PMOS管Pl的柵極與時(shí)鐘產(chǎn)生及控制電路產(chǎn)生的控制信號(hào)連接，第一 PMOS管Pl的源極和漏極分別與第二 PMOS管P2的漏極和第七NMOS管N7的漏極連接，且第一 PMOS管Pl的源極與第四NMOS管N4的柵極相連； 第一 PMOS管Pl的漏極作為輸入端與運(yùn)算放大器OP的輸出端連接；第二 PMOS管P2的源極與第七NMOS管的源極連接，并與運(yùn)算放大器OP第二輸入的正向輸入端連接，同時(shí)與第二電容器C2連接；第二 PMOS管P2的柵極與第三PMOS管P3的柵極，同時(shí)與時(shí)鐘產(chǎn)生及控制電路產(chǎn)生的控制信號(hào)連接；第三PMOS管P3的漏極與第八NMOS管N8的漏極連接，同時(shí)與運(yùn)算放大器OP的輸出端連接，第三PMOS管P3的源極與第八NMOS管N8的源極相連，并與運(yùn)算放大器OP第二輸入的反向輸入端連接，同時(shí)與第三電容器C3連接。
【文檔編號(hào)】G05F1/56GK203950227SQ201420345849
【公開日】2014年11月19日 申請(qǐng)日期:2014年6月27日 優(yōu)先權(quán)日:2014年6月27日
【發(fā)明者】伍蓮洪, 鄭薇, 周唯曄, 劉浩, 梁艷, 蘇黎, 荊吉利, 尹浩, 任軍, 李奎利, 童偉, 胡柳林 申請(qǐng)人:成都嘉納海威科技有限責(zé)任公司