專利名稱：壓控振蕩器電路和方法
技術(shù)領(lǐng)域：
0001本發(fā)明涉及壓控振蕩器(VCO)電路，以及操作這種電路的方法。
背景技術(shù)：
0002經(jīng)常期望VCO電路具有的屬性包括(1)在寬頻率范圍上工作的能力(有時(shí)包括相當(dāng)高的頻率(例如在千兆赫范圍))，(2)在所有工作頻率的低相位噪聲(“抖動(dòng)”)，(3)低功耗，以及(4)在集成電路上小的面積需求。為了限制VCO的功耗，通常在等于期望輸出頻率(不對(duì)VCO信號(hào)進(jìn)行分頻)的頻率或者在正交輸出被用于半速率結(jié)構(gòu)時(shí)以期望頻率的一半操作它。此外，由于希望限制振蕩器的功耗，所以優(yōu)選在可能的最低頻率工作是合理的。但是，低頻操作需要相對(duì)大的組件，這與上面提到的要求VCO占用小的集成電路面積的可能目標(biāo)不一致。
0003采用LC(電感/電容)諧振腔電路的公知VCO電路傾向于具有相對(duì)低的相位噪聲，但是僅能工作于相當(dāng)窄的頻率范圍上。尤其是工作于相對(duì)低的頻率的LC諧振腔電路將在集成電路上占據(jù)較大的面積。采用環(huán)形振蕩器的公知VCO電路可在稍寬的頻率范圍工作。但是這些VCO具有相對(duì)高的相位噪聲。

發(fā)明內(nèi)容
0004根據(jù)本發(fā)明，VCO電路包括振蕩器電路(通常為窄帶振蕩器電路)，其工作頻率高于所述VCO的期望輸出頻率。例如，如果所述振蕩器電路是環(huán)形振蕩器，所述振蕩器就可在至少兩倍于所述VCO的期望輸出頻率的頻率工作。如果所述振蕩器電路是LC諧振腔振蕩器，所述振蕩器就可在至少4倍于所述VCO的期望輸出頻率的頻率工作。在環(huán)形振蕩器的情況下，所述振蕩器電路的輸出信號(hào)被至少是2的因子分頻，或者在LC諧振腔振蕩器的情況下，所述振蕩器電路的輸出信號(hào)被至少是4的因子分頻，以產(chǎn)生一個(gè)或多個(gè)VCO輸出信號(hào)。將振蕩器頻率分頻的因子優(yōu)選可從若干整數(shù)值(例如在環(huán)形振蕩器的情況下是2、3、4、5...，在LC諧振腔振蕩器的情況下是4、5、6、7...)中選擇。
0005更具體地，在采用LC諧振腔振蕩器的說(shuō)明性實(shí)施例中，所述LC諧振腔電路優(yōu)選產(chǎn)生4個(gè)相位正交的信號(hào)。這些信號(hào)中每一個(gè)的頻率首先除以2或者稱為二分頻。得到的分頻正交信號(hào)被施加到另外的頻率修正電路(例如邏輯電路)，該電路可在所施加信號(hào)的特征中進(jìn)行選擇，以有效地合成一個(gè)或多個(gè)最終的VCO輸出信號(hào)，這些輸出信號(hào)的頻率可以是LC諧振腔電路頻率的若干不同的整數(shù)分之一中的任何一個(gè)(例如LC諧振腔電路頻率除以4、5、6、7、或8等等)。這樣，雖然LC諧振腔電路可在單個(gè)相對(duì)窄的頻帶或范圍工作，但是通過(guò)控制所述邏輯電路作出的選擇，VCO作為一個(gè)整體的工作頻率范圍能夠被極大地?cái)U(kuò)展。例如，通過(guò)調(diào)節(jié)LC諧振腔電路的頻率，可對(duì)VCO的頻率進(jìn)行相對(duì)細(xì)微或精細(xì)的調(diào)節(jié)。通過(guò)改變所述邏輯電路作出的選擇，可對(duì)VCO的頻率進(jìn)行相對(duì)粗略的調(diào)節(jié)。
0006一個(gè)替代的說(shuō)明性實(shí)施例利用環(huán)形振蕩器電路代替LC諧振腔振蕩器電路。除了總分頻可由2、3、4、5、6等因子進(jìn)行分頻之外，在其他方面，這種環(huán)形振蕩器實(shí)施例可類似于上面描述的LC諧振腔振蕩器實(shí)施例。LC諧振腔和環(huán)形振蕩器實(shí)施例之間的這種可能的不同可能是由于兩個(gè)考慮中的任一個(gè)或兩者造成的。首先，LC諧振腔振蕩器電路傾向于在高于環(huán)形振蕩器電路頻率的頻率工作。第二，環(huán)形振蕩器電路傾向于在比LC諧振腔振蕩器電路寬的頻率范圍上工作。這第二個(gè)考慮使得環(huán)形振蕩器實(shí)施例可從分頻因子2變化到分頻因子3，而不在VCO作為整體支持的工作頻率范圍中留下間隙。分頻因子的這種變化對(duì)于LC諧振腔振蕩器VCO可能太大，沒(méi)有在所支持的工作頻率范圍中留下間隙。另一方面，對(duì)于從4分頻到5分頻的變化，其百分比變化要小得多(與從2到3相比)，因此是LC諧振腔振蕩器VCO能夠允許的、不在所支持的工作頻率范圍中產(chǎn)生間隙的變化。
0007本發(fā)明的另一方面涉及使用根據(jù)本發(fā)明的VCO電路，來(lái)提供用于延遲信號(hào)的電路。
0008根據(jù)附圖和下面對(duì)優(yōu)選實(shí)施例的詳細(xì)描述，本發(fā)明進(jìn)一步的特征、特性以及各種優(yōu)點(diǎn)將會(huì)更加明顯。


0009圖1是根據(jù)本發(fā)明構(gòu)造的電路的一個(gè)說(shuō)明性實(shí)施例的簡(jiǎn)化框圖。
0010圖2是頻率與控制電壓的簡(jiǎn)化圖，其用于解釋本發(fā)明的某些方面。
0011圖3是根據(jù)本發(fā)明的圖1所示類型的電路的一部分的說(shuō)明性實(shí)施例的更詳細(xì)的、但仍然是簡(jiǎn)化的示意框圖。
0012圖4是圖3所示類型的電路的一代表性部分的說(shuō)明性實(shí)施例的示意圖。
0013圖5示出了簡(jiǎn)化的信號(hào)波形，其用于解釋本發(fā)明的某些方面。
0014圖6是根據(jù)本發(fā)明的圖1所示類型的電路的另一部分的說(shuō)明性實(shí)施例的簡(jiǎn)化示意框圖。
0015圖7示出了簡(jiǎn)化的信號(hào)波形，其用于解釋本發(fā)明的某些方面。
0016圖8是更多的頻率與控制電壓電路行為的簡(jiǎn)化圖，其用于解釋本發(fā)明的某些方面。
0017圖9是能夠包括根據(jù)本發(fā)明VCO電路的說(shuō)明性電路的簡(jiǎn)化示意框圖。
0018圖10類似于圖1，但是示出了根據(jù)本發(fā)明的另一說(shuō)明性實(shí)施例。
0019圖11類似于圖6，但針對(duì)圖10所示的替代性實(shí)施例。
0020圖12類似于圖9，但針對(duì)圖10所示的替代性實(shí)施例。
0021圖13是一組說(shuō)明性的信號(hào)跡線，其用于解釋本發(fā)明的某些方面。
0022圖14是簡(jiǎn)化框圖，示出了根據(jù)本發(fā)明的圖6或圖11的說(shuō)明性的、可能的修改。
0023圖15類似于圖14，但針對(duì)根據(jù)本發(fā)明另一說(shuō)明性的、可能的修改。
0024圖16也類似于圖14，但針對(duì)根據(jù)本發(fā)明又一說(shuō)明性的、可能的修改。
具體實(shí)施例方式
0025下面首先主要參考采用LC諧振腔振蕩器電路的說(shuō)明性實(shí)施例來(lái)詳細(xì)描述本發(fā)明。然后，將描述采用環(huán)形振蕩器的替代實(shí)施例。
0026圖1示出了根據(jù)本發(fā)明的VCO電路10的說(shuō)明性實(shí)施例。VCO電路10包括LC諧振腔振蕩器電路20和多模除法器電路30。雖然所有在此提到的頻率僅僅是說(shuō)明性的，且如果需要可以使用其他的頻率替代，但是LC諧振腔振蕩器電路20的典型工作范圍是在從約15GHz到約20GHz的范圍內(nèi)。在這些高頻率處，電路20的組件(特別是一個(gè)或多個(gè)電感器)在集成電路上能夠相當(dāng)小，因而電路的功耗也相當(dāng)小。作為一個(gè)例子，20GHzLC諧振腔電感器的尺寸可以僅僅是5GHzLC諧振腔電感器的大約1/16。
0027圖2示出了電路20響應(yīng)控制信號(hào)VCTRL的典型操作。特別地，隨著VCTRL從約0伏特變化到約1.2伏特，電路20的工作頻率從約15GHz變化到約20GHz。
0028圖3更詳細(xì)地示出了電路20的說(shuō)明性實(shí)施例。如圖3所示，電路20包括兩級(jí)耦合的正交諧振腔(quadrature tank)振蕩器40a/40b。圖4更詳細(xì)地示出了圖3電路的一個(gè)代表性級(jí)40的說(shuō)明性實(shí)施例。如圖4所示，代表性級(jí)40包括PMOS晶體管50a和50b、電感器52、電容器54、以及NMOS晶體管56a1、56a2、56b1和56b2。輸入Q1P被施加于晶體管56a1的柵極。輸入Q1N被施加于晶體管56b1的柵極。輸出Q2N連接到在LC諧振腔電路52/54一端的一個(gè)節(jié)點(diǎn)。輸出Q2P連接到在LC諧振腔電路另一端的一個(gè)節(jié)點(diǎn)。VCTRL被用于控制可變電容器(54)或可變電流源(未示出)，該可變電流源連接在VCO和電源(晶體管50a和50b的漏極)或地(晶體管56a2和56b2的源極)之間。
0029圖5示出了圖3中標(biāo)記為A-D的引線上的信號(hào)，這些信號(hào)是相對(duì)于共同的水平時(shí)間軸或時(shí)基繪制。注意，這些信號(hào)A-D的相位是彼此正交的。換句話說(shuō)，這些信號(hào)的相位相差90度，所以這四個(gè)信號(hào)的相位將時(shí)鐘信號(hào)的一個(gè)完整的360度周期分成了4個(gè)相等的部分，該時(shí)鐘信號(hào)具有圖5所示的分成4等分的頻率。
0030圖6更詳細(xì)地示出了多模除法器30(圖1)的說(shuō)明性實(shí)施例。如該圖所示，每個(gè)正交信號(hào)A-D被施加于分頻器(或者頻率除法器)電路60a-60d中的相應(yīng)電路。電路60中的每一個(gè)將施加于它的信號(hào)的頻率除以2。圖7中繪制了得到的分頻信號(hào)A/2到D/2相對(duì)于圖5使用的同一水平時(shí)間軸的圖。注意，從圖5到圖7，相位間隔(以時(shí)延表示)相同。
0031圖6進(jìn)一步示出了信號(hào)A/2到D/2被施加于邏輯電路70。邏輯電路70使用信號(hào)A/2到D/2的各種特征來(lái)有效合成一個(gè)或多個(gè)輸出信號(hào)，所述輸出信號(hào)的頻率是信號(hào)A-D的頻率的任意整數(shù)分之一。一個(gè)或多個(gè)控制信號(hào)被施加于邏輯電路70，以使得它向電路30提供期望的分頻數(shù)或分頻因子。例如，如果希望邏輯電路70的輸出信號(hào)(一個(gè)或多個(gè))的頻率是LC諧振腔振蕩器電路20的頻率的四分之一，則可控制邏輯電路70，使得它通過(guò)引起相關(guān)正交輸出信號(hào)中的正向躍遷來(lái)響應(yīng)A/2信號(hào)中的每隔一個(gè)的正向躍遷，以及通過(guò)引起相關(guān)正交輸出信號(hào)中的負(fù)向躍遷來(lái)響應(yīng)A/2信號(hào)中的每個(gè)介于其間的正向躍遷。(應(yīng)該意識(shí)到，如果僅僅需要以2的冪分頻，那么邏輯電路70能夠由簡(jiǎn)單的分頻器電路代替或?qū)崿F(xiàn)。但是所討論的說(shuō)明性實(shí)施例是更一般的情況，其能夠支持偶數(shù)或奇數(shù)分頻比例的分頻。)0032作為另一個(gè)例子，如果希望邏輯電路70的輸出信號(hào)(一個(gè)或多個(gè))的頻率是LC諧振腔振蕩器電路20的頻率的五分之一，則可按如下方式控制邏輯電路70，使其響應(yīng)A/2和C/2信號(hào)，以產(chǎn)生一個(gè)A正交輸出信號(hào)輸出中的正向躍遷響應(yīng)A/2中的一個(gè)正向躍遷；忽略C/2中的下一個(gè)正向躍遷；輸出中的負(fù)向躍遷響應(yīng)C/2中的下一個(gè)正向躍遷；忽略A/2中的下一個(gè)負(fù)向躍遷；輸出中的正向躍遷響應(yīng)A/2中的下一個(gè)負(fù)向躍遷；忽略C/2中的下一個(gè)負(fù)向躍遷；輸出中的負(fù)向躍遷響應(yīng)C/2中的下一個(gè)負(fù)向躍遷；忽略A/2中的下一個(gè)正向躍遷；輸出中的正向躍遷響應(yīng)A/2中的下一個(gè)正向躍遷；等等。
0033作為又一例子，如果希望邏輯電路70的輸出信號(hào)(一個(gè)或多個(gè))的頻率是LC諧振腔振蕩器電路20的頻率的六分之一，則可按如下方式控制邏輯電路70，使其產(chǎn)生一個(gè)A正交輸出信號(hào)輸出中的正向躍遷響應(yīng)A/2中的每隔三個(gè)的正向躍遷；輸出中的負(fù)向躍遷響應(yīng)A/2中的每隔三個(gè)的負(fù)向躍遷，該負(fù)向躍遷在上述A/2中正向躍遷之間的中間。
0034根據(jù)前述內(nèi)容，如何設(shè)置和控制邏輯電路70，以提供其頻率是LC諧振腔電路20頻率的許多不同整數(shù)分之一或整數(shù)分?jǐn)?shù)(integerfractions)中任一個(gè)的輸出信號(hào)，是顯而易見(jiàn)的。根據(jù)前述內(nèi)容，邏輯電路70能夠具有多個(gè)輸出信號(hào)，輸出信號(hào)能夠具有相對(duì)于彼此的各種相位，也是顯而易見(jiàn)的。雖然這樣的邏輯70的多個(gè)輸出信號(hào)能夠是這樣的信號(hào)它們都具有相同的頻率，并且相對(duì)于彼此是相位正交的(如沿著圖6右側(cè)聯(lián)想所表明的)，但是并非必須如此。例如，如果需要，這些信號(hào)的頻率可不同(其實(shí)現(xiàn)是由邏輯70使用不同的除數(shù)來(lái)產(chǎn)生這些信號(hào)中的不同信號(hào))，和/或它們之間的相位差可以不是正交的。這都是可能的，因?yàn)檫@些信號(hào)是通過(guò)使用邏輯電路70構(gòu)造的，以形成輸入信號(hào)(A/2-D/2)分辨率允許的期望波形。對(duì)于給定的分頻比例，所有的輸出信號(hào)具有相同的頻率。每個(gè)輸出信號(hào)的占空比和相對(duì)相位能夠被任意設(shè)置，依照信號(hào)A/2、B/2、C/2和D/2的相位分辨力，以及信號(hào)A、B、C和D定義的相位關(guān)系。(在VCO頻率的90度距離，該距離可被定義為0.25TVCO)。特別關(guān)心的一組邏輯70輸出信號(hào)是包含正交信號(hào)的一組。對(duì)于正交信號(hào)，在每個(gè)輸出的波形將偏移合成頻率周期的四分之一。但是，如已經(jīng)提到的，正交僅僅是一個(gè)例子，非正交也同樣是可能的，如圖13所示(其中第四個(gè)信號(hào)和其他信號(hào)不正交)。圖13還說(shuō)明了邏輯70的輸出信號(hào)能夠具有不同于50％的占空比。通常，占空比分?jǐn)?shù)的分子可能是信號(hào)A/2-D/2的任何兩個(gè)相位相鄰信號(hào)之間的時(shí)延(也就是0.25TVCO)的任何整數(shù)倍。在圖13所示的例子中，這個(gè)整數(shù)倍對(duì)于所有4個(gè)信號(hào)是1。占空比分?jǐn)?shù)的分母是合成輸出信號(hào)的周期(對(duì)于圖13例子中所示的所有信號(hào)是6.0TVCO)。多個(gè)邏輯70輸出信號(hào)之間的相位間隔也可以是0.25TVCO的任何整數(shù)倍。在圖13所示例子中，0.25TVCO的這些整數(shù)倍對(duì)于第二、第三和第四信號(hào)是6、12和16(相對(duì)于第一信號(hào))。
0035為了簡(jiǎn)要概述邏輯70的操作，在一般情況下電路30的總分頻是由任何整數(shù)值比如4、5、6、7等等進(jìn)行的，邏輯70是頻率修正電路，其能夠有效地將2、3、4、5等等加到除法器60已經(jīng)執(zhí)行的2分頻上。在更簡(jiǎn)單的情況中，總分頻因子可能僅僅是2的冪(例如4、8等等)，由邏輯70執(zhí)行的額外頻率修正可能僅是2、4分頻等等，并且邏輯70的操作更像頻率合成器，以產(chǎn)生從輸入信號(hào)的特定特征獲得的輸出信號(hào)，并且因此有效增加總分頻因子(來(lái)自除法器60提供的值2)一個(gè)附加的整數(shù)值(2、3、4、5等等)。
0036從前述顯而易見(jiàn)的是，LC諧振腔VCO電路20在期望輸出信號(hào)頻率(即邏輯70的頻率輸出)的若干倍工作。實(shí)際上，在此討論的例子中，這個(gè)倍數(shù)至少是4。這有已經(jīng)提到的若干優(yōu)點(diǎn)(例如小的LC組件尺寸，因此減少了集成電路面積和功耗)。根據(jù)本發(fā)明的這個(gè)方法的另一好處是它使得VCO電路10可能在寬頻率范圍是可操作的，同時(shí)允許LC諧振腔VCO電路本身在相對(duì)窄的頻率范圍操作。這例如由圖8例示說(shuō)明，圖8輸出了響應(yīng)于VCTRL，對(duì)于LC皆振腔VCO電路20頻率的各種整數(shù)分?jǐn)?shù)的電路10的輸出頻率(例如，如圖2一樣)。圖8所示各條線的開(kāi)始點(diǎn)和結(jié)束點(diǎn)大致如下除數(shù) 開(kāi)始(GHz) 結(jié)束(GHz)43.75 5.053.04.062.53.372.12.8注意，上表中的各種范圍已經(jīng)覆蓋了開(kāi)始點(diǎn)/結(jié)束點(diǎn)，所以通過(guò)改變VCTRL和除數(shù)參數(shù)，可以產(chǎn)生從約2.1GHz變化到約5.0GHz的寬范圍內(nèi)的任何期望頻率。(上述范圍覆蓋的一個(gè)例子在圖8中為最低的兩個(gè)頻率范圍示出(在ROL))。此外，實(shí)現(xiàn)了這個(gè)2.1-5.0GHz的范圍，而在相對(duì)窄的頻帶內(nèi)(例如從15到20GHz(即最高頻率僅僅比最低頻率高約33％的頻帶))操作LC諧振腔VCO電路20。希望在這么小的頻率范圍中操作電路20是因?yàn)檫@有助于抑制在作為整體的該電路的整個(gè)操作范圍中的相位噪聲。
0037使用分頻信號(hào)的另一好處是通過(guò)整數(shù)N分頻改進(jìn)了結(jié)果波形相位噪聲大約20log10N，并且相對(duì)于輸出周期(單位間隔或UI)的VCO抖動(dòng)大約降低了一個(gè)因子N。
0038圖9示出了說(shuō)明性的環(huán)境，其中可利用上述類型的VCO電路。這個(gè)環(huán)境是可編程的邏輯器件(PLD)或現(xiàn)場(chǎng)可編程門陣列(FPGA)集成電路器件100。
0039圖9所示電路具有兩個(gè)基本的操作模式。在這些模式之一中，除法器電路30(例如，如圖1中的)利用的分頻因子是可選擇的但是被編程到器件100上的存儲(chǔ)單元(例如RAM單元)134中。在另一模式，除法器電路30利用的分頻因子由控制電路120輸出。多路復(fù)用電路130是通過(guò)RAM單元132可編程控制的，以允許除法器電路130從RAM單元134或者從控制電路120獲得其分頻因子。在前一情況中，一旦其已經(jīng)被選擇并且編程到RAM單元134中，分頻(因子)就是基本固定的。當(dāng)已知參考信號(hào)的頻率總是在LC VCO電路20被固定的分頻因子分頻之后可實(shí)現(xiàn)的頻率變化范圍之內(nèi)時(shí)(例如，與圖1中一樣)，這個(gè)例子可能被使用。當(dāng)必須既變化LC VCO電路20的頻率又變化除法器電路30所使用的分頻因子，以產(chǎn)生一個(gè)或多個(gè)其頻率以期望方式對(duì)應(yīng)于參考信號(hào)頻率的VCO 10輸出信號(hào)時(shí)，第二個(gè)例子(分頻因子來(lái)自控制電路120)可能被使用。在下面的段落中將首先討論圖9電路的后一操作模式。然后再次簡(jiǎn)要提到固定的分頻因子情況。
0040器件100可從外部源(沒(méi)有示出)接收時(shí)鐘類型的參考信號(hào)。這個(gè)參考信號(hào)是到相位/頻率檢測(cè)器(PFD)電路110的一個(gè)輸入。PFD110的其他輸入是多模除法器電路30的輸出信號(hào)，可能經(jīng)過(guò)可選的整數(shù)分頻器電路140分頻之后。使用電路140就使得參考信號(hào)具有較低的頻率。PFD 110(在前一個(gè)句子中描述)的第二個(gè)輸入可以被稱為反饋信號(hào)。PFD 110確定參考信號(hào)中的躍遷是在反饋信號(hào)中的躍遷之前還是之后。這是一個(gè)指示器，其指示是否需要增加或降低VCO 10的頻率來(lái)產(chǎn)生參考信號(hào)和反饋信號(hào)之間的頻率對(duì)應(yīng)(correspondence)(以及可能的相位對(duì)應(yīng))。指示需要增加VCO 10的頻率的信號(hào)可在引線112a(一條或多條)上輸出；指示需要降低VCO 10的頻率的信號(hào)可在引線112b(一條或多條)上輸出。
0041控制電路120接收PFD 110的輸出信號(hào)，并且確定這些信號(hào)是否指示了增加或降低VCO 10的頻率的純需要?？刂齐娐?20還確定目前需要的頻率增加或降低是否可通過(guò)增加或降低LC諧振腔VCO電路20的頻率來(lái)實(shí)現(xiàn)，或者是否除法器電路30目前使用的分頻因子必須改變從而實(shí)現(xiàn)這個(gè)VCO 10的頻率增加或降低。例如，如果目前需要的頻率改變可通過(guò)改變VCTRL(圖2或圖8)而不違反VCTRL上的可接受上限或下限來(lái)實(shí)現(xiàn)，那么控制電路120可通過(guò)引線122a(一條或多條)改變VCTRL。分頻因子(例如，在引線122b上)并不由控制電路120改變。另一方面，如果打算違反VCTRL值上的上限或下限，那么控制電路120改變除法器電路30使用的分頻因子的方向也優(yōu)選允許VCTRL從要被違反的上限或下限離開(kāi)。因此當(dāng)控制電路120通過(guò)引線122b改變分頻因子時(shí)，它也可在所謂的相反方向改變VCTRL(通過(guò)(一條或多條)引線122a)，以避免響應(yīng)于分頻因子的變化而太突然改變VCO 10輸出頻率。
0042圖9中的組件10、20和30如本說(shuō)明書(shū)前面已經(jīng)描述的那樣工作。
0043簡(jiǎn)要返回其中多路復(fù)用器130被RAM單元132可編程地控制的模式，從而可將來(lái)自多個(gè)RAM單元134的可選擇但是基本固定的分頻因子應(yīng)用于除法器電路30，在這種情況下，控制電路120可通過(guò)改變VCTRL來(lái)僅僅改變VCO 10的頻率輸出，因此改變LC VCO電路20的頻率。如所述的，這個(gè)操作模式能夠在參考信號(hào)的頻率基本已知時(shí)使用(例如，已知它將總是處于僅僅通過(guò)變化VCTRL可達(dá)到的范圍內(nèi)，同時(shí)使用特定的固定分頻因子)。
0044在另一可能實(shí)施例中，用于控制電路30使用的分頻因子的信號(hào)(類似來(lái)自多個(gè)RAM單元134或者引線122b上的信號(hào))可來(lái)自器件100的外部源。這是通過(guò)類似圖9中的電路130的編程控制的多路復(fù)用器電路可選擇的另外選擇。
0045如所述的，根據(jù)本發(fā)明利用的VCO不必要基于LC諧振腔振蕩器電路的使用。如果需要，可替代使用其他類型的振蕩器電路。例如振蕩器電路可以是環(huán)形振蕩器電路。通過(guò)從圖4所示的電路省略電感器52可產(chǎn)生差分兩級(jí)交叉耦合的環(huán)形振蕩器。但是這僅僅是一個(gè)例子，合適的環(huán)形振蕩器也可以以其他公知的方式構(gòu)造。(電感器52確實(shí)幫助圖4的電路在更高的頻率工作，并且具有更少的相位噪聲，但是其可被省略，如已經(jīng)解釋的。)0046圖10示出了替代圖1的說(shuō)明性電路10’，其利用了正交環(huán)形VCO 20’和修改了的多模除法器30’。這些元件大體上類似圖1的元件，但是振蕩器20’是環(huán)形振蕩器而不是LC諧振腔振蕩器，并且除法器30’包括2分頻和3分頻，以及更高的整數(shù)因子。
0047圖11示出了除法器30’的說(shuō)明性實(shí)施例。這類似于圖6所示的，只是在圖11中邏輯70’具有以下額外的功能(1)它能夠不加改變地讓除法器60的輸出通過(guò)，以產(chǎn)生總的2分頻；或者(2)它能夠有效地合成來(lái)自A/2-D/2信號(hào)的輸出信號(hào)，這些信號(hào)的頻率等于信號(hào)A-D的頻率除以3。
0048圖12類似于圖9，但是示出了使用來(lái)自圖10的環(huán)形振蕩器替代10’，而不是如圖1所示的LC諧振腔振蕩器10。
0049除了上面特別提到的方面，圖10-12的環(huán)形振蕩器替代在所有其他方面類似于前面結(jié)合圖1-9所描述的振蕩器。
0050上面所示和所描述的實(shí)施例包括4個(gè)“單端”分頻器60a-d和邏輯70/70’，邏輯70/70’被描述為能夠在所施加信號(hào)A/2-D/2的上升和下降沿都工作。象這樣的特征有助于給予電路極大的操作通用性，包括以下能力(1)以偶除數(shù)或奇除數(shù)除VCO的頻率，(2)提供具有寬范圍的占空比(即，不論頻率除數(shù)是偶數(shù)或奇數(shù)，50％占空比和非50％占空比)的輸出信號(hào)，以及(3)提供彼此正交的或者彼此具有寬范圍的非正交相位關(guān)系的輸出信號(hào)。但是，如果不是要求所有的這些功能，那么本發(fā)明的替代實(shí)施例可包括各種簡(jiǎn)化。這種可能的簡(jiǎn)化的一個(gè)例子示出在圖14中。這包括使用兩個(gè)差分的除法器電路60a’和60b’來(lái)代替否則類似圖6或圖11所示的那些實(shí)施例中的單端除法器電路60a-d。當(dāng)產(chǎn)生信號(hào)A/2’-D/2’時(shí)，差分除法器電路60a’和60b’不保留信號(hào)A-D更精細(xì)的0.25TVCO相位間隔。因此它們不具有前面描述的實(shí)施例的某些更大的通用性。但是，電路剩下的功能對(duì)于許多目的來(lái)說(shuō)仍是足夠的。
0051可能的簡(jiǎn)化的另一例子為，在圖6或圖11所示的那些實(shí)施例中去除除法器60a-60d中的一個(gè)或兩個(gè)。同樣，這將意味著丟失某些(或者可能全部)在圖6或圖11實(shí)施例的信號(hào)A/2-D/2中可獲得的更精細(xì)的0.25TVCO信息，但是剩下的功能對(duì)于某些有用的目的可能仍是足夠的。
0052如圖14所示的那些實(shí)施例的可能的進(jìn)一步的簡(jiǎn)化，去除了兩個(gè)差分除法器60a’和60b’中的一個(gè)，如圖15所示。可能的簡(jiǎn)化的另一例子是配備邏輯70/70’，從而僅在施加于它的信號(hào)中的上升沿或下降沿工作，如圖16所示。
0053可以各種組合來(lái)使用上述各種類型的簡(jiǎn)化。同樣，利用這些各種簡(jiǎn)化可降低電路操作在各種方面(例如涉及是否支持奇以及偶頻率除數(shù)，是否能夠提供任意輸出信號(hào)占空比，和/或是否能夠提供正交或任意的非正交輸出信號(hào))的通用性。但是，這些各種簡(jiǎn)化的結(jié)果在許多應(yīng)用中是可接受的，所以可選擇這些簡(jiǎn)化中的一個(gè)或多個(gè)，以與特定情況或情況類別中需要滿足的目標(biāo)一致。
0054根據(jù)本發(fā)明的VCO基本能夠在傳統(tǒng)VCO可能使用的任何地方使用。以下討論這個(gè)電路的另一可能用途，這不被理解為以任何方式限制該電路的一般用途。
0055這個(gè)發(fā)明的實(shí)施例，尤其是那些產(chǎn)生0.25TVCO分辨率的任意波形的實(shí)施例可以代替?zhèn)鹘y(tǒng)的延遲匹配電路。延遲匹配電路通常是通過(guò)在信號(hào)通道中引入活動(dòng)的緩沖器(或者反相器電路)實(shí)現(xiàn)的。以這種方式，和電路架構(gòu)關(guān)聯(lián)的延遲和由布局相關(guān)的寄生效應(yīng)引起的延遲被補(bǔ)償。在這種方式中可獲得任意值或任意量的延遲。但是，這個(gè)延遲量對(duì)于過(guò)程和環(huán)境參數(shù)(例如供電電壓和溫度變化)是高度敏感的。
0056根據(jù)本發(fā)明的電路10或10’能夠容易地獲得時(shí)鐘信號(hào)的延遲(例如0.25TVCO的延遲或者其任何整數(shù)倍)，而不使用傳統(tǒng)的延遲電路。例如，對(duì)于工作于20GHz的VCO 20或20’，0.25TVCO等于12.5ps(皮秒)。在期望頻率(例如0.5fVCO)能夠容易地獲得具有這個(gè)延遲的時(shí)鐘。在這個(gè)例子中，得到的分辨率等于12.5ps/100ps＝1/8UI，其中UI是數(shù)據(jù)傳輸周期(單位間隔，在此例子中為100ps)。
0057應(yīng)該理解的是，前述內(nèi)容僅僅是為了說(shuō)明本發(fā)明的原理，在不脫離本發(fā)明范圍和精神的情況下，本領(lǐng)域技術(shù)人員可進(jìn)行各種修改。例如，這里提到的各種頻率僅僅是說(shuō)明性的，如果需要，可使用其他頻率替代。作為在本發(fā)明范圍內(nèi)修改的另一例子，本發(fā)明的各個(gè)方面不限于這里所示的特定類型的VCO(例如所示的特定類型的LCVCO)。任何類似窄帶VCO可受益于本發(fā)明的技術(shù)。窄帶VCO是可在相對(duì)高頻率和相對(duì)低頻率之間工作的VCO，相對(duì)高頻率小于相對(duì)低頻率的兩倍。這意味著VCO不能通過(guò)將VCO輸出信號(hào)的頻率除以2來(lái)提供相對(duì)低頻率之下的連續(xù)頻率覆蓋。換句話說(shuō)，在達(dá)到VCO的相對(duì)低頻率之后，將相對(duì)高頻率除以2導(dǎo)致產(chǎn)生VCO不能使用的相對(duì)低頻率之下的頻率間隙。根據(jù)本發(fā)明，通過(guò)提供工作頻率高于最終使用信號(hào)中實(shí)際需要的任何頻率的VCO，并且總是對(duì)這個(gè)頻率進(jìn)行至少2分頻(或至少4分頻)來(lái)產(chǎn)生最終使用信號(hào)，就能夠避免頻率覆蓋間隙的問(wèn)題。
權(quán)利要求
1.壓控振蕩器電路，包括窄帶振蕩器電路；和分頻器電路，其以至少為4的因子對(duì)所述窄帶振蕩器電路的輸出信號(hào)的頻率進(jìn)行分頻。
2.根據(jù)權(quán)利要求1所述的電路，其中所述窄帶振蕩器電路包括LC諧振腔振蕩器電路。
3.根據(jù)權(quán)利要求2所述的電路，其中所述LC諧振腔振蕩器電路包括兩級(jí)耦合的正交LC諧振腔振蕩器電路。
4.根據(jù)權(quán)利要求3所述的電路，其中所述兩級(jí)耦合的正交LC諧振腔振蕩器電路產(chǎn)生4個(gè)輸出信號(hào)，這些信號(hào)的相位彼此正交。
5.根據(jù)權(quán)利要求4所述的電路，其中所述分頻器電路包括第一分頻器電路，用于以因子2對(duì)所述輸出信號(hào)中的至少兩個(gè)的頻率進(jìn)行分頻；和第二頻率修正電路，其利用所述第一分頻器電路的輸出以至少為2的附加整數(shù)值從2開(kāi)始增加所述分頻器電路的總分頻因子。
6.根據(jù)權(quán)利要求5所述的電路，其中所述附加整數(shù)值可從多個(gè)可能的整數(shù)值中選擇。
7.根據(jù)權(quán)利要求5所述的電路，其中所述第二頻率修正電路通過(guò)合成一個(gè)信號(hào)來(lái)操作，該信號(hào)來(lái)自所述第一分頻器電路的一個(gè)以上輸出的特征。
8.根據(jù)權(quán)利要求2所述的電路，進(jìn)一步包括控制電路，其可控制地改變所述LC諧振腔振蕩器電路的頻率。
9.根據(jù)權(quán)利要求1所述的電路，進(jìn)一步包括控制電路，其可控制地改變所述分頻器電路利用的所述因子。
10.根據(jù)權(quán)利要求8所述的電路，其中所述控制電路附加地可控制地改變所述分頻器電路利用的所述因子。
11.根據(jù)權(quán)利要求5所述的電路，其中所述第二頻率修正電路進(jìn)一步利用所述第一分頻器電路的輸出來(lái)為所述第二頻率修正電路的輸出信號(hào)建立占空比。
12.根據(jù)權(quán)利要求11所述的電路，其中所述第二頻率修正電路能夠從多個(gè)可能的占空比中選擇所述占空比。
13.一種使用可變頻率振蕩器電路和分頻器電路來(lái)產(chǎn)生時(shí)鐘信號(hào)的方法，所述時(shí)鐘信號(hào)的頻率對(duì)應(yīng)于一個(gè)參考信號(hào)的頻率，所述方法包括改變所述振蕩器電路的頻率，從而至少嘗試實(shí)現(xiàn)所述時(shí)鐘信號(hào)的頻率和所述參考信號(hào)的頻率之間的對(duì)應(yīng)；和如果通過(guò)所述改變沒(méi)有實(shí)現(xiàn)所述對(duì)應(yīng)，那么就改變所述分頻器電路使用的分頻因子，以繼續(xù)至少嘗試實(shí)現(xiàn)所述對(duì)應(yīng)。
14.根據(jù)權(quán)利要求13所述的方法，進(jìn)一步包括如果通過(guò)所述改變沒(méi)有實(shí)現(xiàn)所述對(duì)應(yīng)，那么進(jìn)一步改變所述振蕩器電路的頻率，從而繼續(xù)至少嘗試實(shí)現(xiàn)所述對(duì)應(yīng)。
15.根據(jù)權(quán)利要求13所述的方法，其中所述振蕩器電路包括LC諧振腔振蕩器電路，且其中所述因子是從等于4或更大數(shù)的整數(shù)值中選擇的。
16.根據(jù)權(quán)利要求13所述的方法，其中所述振蕩器電路包括環(huán)形振蕩器電路，且其中所述因子是從等于2或更大數(shù)的整數(shù)值中選擇的。
17.壓控振蕩器電路，包括窄帶振蕩器電路；和分頻器電路，用于以至少為2的因子對(duì)所述窄帶振蕩器電路的輸出信號(hào)的頻率進(jìn)行分頻。
18.根據(jù)權(quán)利要求17所述的電路，其中所述窄帶振蕩器電路包括環(huán)形振蕩器電路。
19.根據(jù)權(quán)利要求18所述的電路，其中所述環(huán)形振蕩器電路產(chǎn)生4個(gè)彼此相位正交的輸出信號(hào)。
20.根據(jù)權(quán)利要求19所述的電路，其中所述分頻器電路包括第一分頻器電路，用于以因子2對(duì)所述輸出信號(hào)中的至少兩個(gè)的頻率進(jìn)行分頻；和第二頻率修正電路，其利用所述第一分頻器電路的輸出以至少為1的附加整數(shù)值從2開(kāi)始增加所述分頻器電路的總分頻因子。
21.根據(jù)權(quán)利要求20所述的電路，其中所述附加的整數(shù)值可從多個(gè)可能整數(shù)值中選擇。
22.根據(jù)權(quán)利要求20所述的電路，其中所述第二頻率修正電路通過(guò)合成信號(hào)來(lái)操作，該信號(hào)來(lái)自所述第一分頻器電路的一個(gè)以上輸出的特征。
23.根據(jù)權(quán)利要求18所述的電路，進(jìn)一步包括控制電路，其可控制地改變所述環(huán)形振蕩器電路的頻率。
24.根據(jù)權(quán)利要求17所述的電路，進(jìn)一步包括控制電路，其可控制地改變所述分頻器電路利用的所述因子。
25.根據(jù)權(quán)利要求23所述的電路，其中所述控制電路附加地可控制地改變所述分頻器電路利用的所述因子。
26.根據(jù)權(quán)利要求20所述的電路，其中所述第二頻率修正電路進(jìn)一步利用所述第一分頻器電路的輸出來(lái)為所述第二頻率修正電路的輸出信號(hào)建立占空比。
27.根據(jù)權(quán)利要求26所述的電路，其中所述第二頻率修正電路能夠從多個(gè)可能的占空比中選擇所述占空比。
28.產(chǎn)生延遲時(shí)鐘信號(hào)的電路，包括壓控振蕩器電路，用于產(chǎn)生多個(gè)相位間隔的輸出信號(hào)；和時(shí)鐘信號(hào)合成電路，用于從所述輸出信號(hào)的特征合成所述延遲時(shí)鐘信號(hào)。
29.根據(jù)權(quán)利要求28所述的電路，其中所述壓控振蕩器電路是從LC諧振腔振蕩器電路和環(huán)形振蕩器電路組成的組中選擇的。
30.根據(jù)權(quán)利要求28所述的電路，其中所述時(shí)鐘信號(hào)合成電路包括分頻器電路，用于以因子2對(duì)所述輸出信號(hào)的頻率進(jìn)行分頻；和第二頻率修正電路，以可選地至少為1的附加整數(shù)值從2開(kāi)始增加所述時(shí)鐘信號(hào)合成電路的總分頻因子。
全文摘要
壓控振蕩器(VCO)電路包括LC(電感電容)諧振腔或環(huán)形VCO電路和分頻器電路，分頻器電路在環(huán)形振蕩器的情況下，以至少是2的可選擇整數(shù)因子將振蕩器電路輸出的頻率分頻，在LC諧振腔振蕩器的情況下以至少是4的可選擇整數(shù)因子將振蕩器電路輸出的頻率分頻。這個(gè)布局使得振蕩器電路能夠在高于所希望的最終輸出頻率的頻率工作，其所具有的優(yōu)點(diǎn)是減少振蕩器電路的尺寸和功率消耗，并且使得所述電路作為一個(gè)整體可具有寬范圍的工作頻率，同時(shí)減小可能需要所述振蕩器電路在其上工作的頻率范圍。
文檔編號(hào)H03B5/08GK1941611SQ20061015382
公開(kāi)日2007年4月4日 申請(qǐng)日期2006年9月13日 優(yōu)先權(quán)日2005年9月29日
發(fā)明者T·克瓦希涅夫斯基, W·貝若扎, S·王, M·歐薩瑪 申請(qǐng)人:阿爾特拉公司