一種可編程壓控振蕩器的制造方法
【專利摘要】一種可編程壓控振蕩器，所述壓控振蕩器頻率調(diào)節(jié)范圍可控且輸出占空比為50％的時鐘信號；所述壓控振蕩器包括電壓?電流轉(zhuǎn)換電路、電流匹配電路、電流鏡像電路、環(huán)形振蕩器電路、可編程電阻陣列、可編程電容陣列和輸出緩沖單元電路。
【專利說明】
一種可編程壓控振蕩器
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及一種集成電路控制器，具體涉及一種可編程壓控振蕩器?！颈尘凹夹g(shù)】
[0002]壓控振蕩器(VCO,Voltage-controlled Oscillator)是鎖相環(huán)(PLL，Phase-locked Loop)和數(shù)據(jù)時鐘恢復(fù)(Q)R，Clock and Data Recovery)電路等重要模塊。其作用是外部輸入控制電壓調(diào)節(jié)振蕩器振蕩頻率，使振蕩器輸出頻率隨控制電壓的變化呈現(xiàn)遞增或遞減的周期信號。
[0003] 振蕩器有兩種常用的結(jié)構(gòu)，電感電容振蕩器(LC Oscillator)和環(huán)形振蕩器(Ring Oscillator) 1C振蕩器主要是通過LC諧振產(chǎn)生固定頻率的時鐘信號，振蕩頻率由電容、電感值充放電影響。然而受工藝技術(shù)所限，電容、電感占用面積大，不利于集成設(shè)計，且集成電容、電感值可調(diào)范圍比較小，而片外的電容、電感易受環(huán)境因素影響。
[0004]環(huán)形振蕩器則是通過延遲單元的延時反饋產(chǎn)生固定頻率的時鐘信號。環(huán)形振蕩器是由幾個相同的延遲單元組成反饋環(huán)路，各延遲單元的延遲時間決定振蕩器的振蕩頻率， 通過控制延遲單元的延遲時間便可以調(diào)節(jié)振蕩器的振蕩頻率。
[0005] 環(huán)形振蕩器延遲單元有兩種類型，一種是放大器組成的延時單元，如專利CN 102723912 A中提出的一種寬帶環(huán)形振蕩器所采用的差分放大器結(jié)構(gòu)的延遲單元；另一種是由反相器組成的延遲單元，如專利CN 104300971 A中提出的一種頻率穩(wěn)定的環(huán)形振蕩器，所采用的就是由反相器構(gòu)成的延遲單元。延遲時間受電路負載電容的充放電時間決定， 改變延遲時間可以通過改變電路的充放電時間常數(shù)或者通過改變充放電電流實現(xiàn)，充放電時間常數(shù)通過調(diào)節(jié)延時單元的負載電容、電阻值得到，而充放電電流可以通過控制尾電流源過驅(qū)動電壓得到。
[0006]本發(fā)明提供一種環(huán)形結(jié)構(gòu)可編程壓控振蕩器，電路結(jié)構(gòu)易實現(xiàn)且寬帶頻率調(diào)節(jié)范圍并且可編程控制，適用于中高頻時鐘電路。
[0007]本發(fā)明的延遲單元所采用的是不同于放大器和反相器的一種全差分延遲單元結(jié)構(gòu)，該延遲單元的延時機理是負載電容的充放電時間。本發(fā)明的振蕩器的頻率調(diào)節(jié)是通過控制延遲單元電流大小實現(xiàn)。本發(fā)明的實現(xiàn)了對頻率調(diào)節(jié)范圍的有效控制，可以滿足不同時鐘電路的不同頻率范圍要求。本發(fā)明的控制方式有兩種，一種是控制延遲單元的負載電容;另一種是控制電壓-電流轉(zhuǎn)換電路(V-1)中的電阻，進而控制電壓與電流對應(yīng)比例關(guān)系。
【發(fā)明內(nèi)容】

[0008]本發(fā)明目的在于提供一種可編程壓控振蕩器，頻率調(diào)節(jié)范圍可編程且輸出占空比為50 %的時鐘信號。
[0009]本發(fā)明提供的可編程壓控振蕩器包括電壓-電流轉(zhuǎn)換電路、電流匹配電路、電流鏡像電路、環(huán)形振蕩器電路和輸出緩沖單元電路。
[0010]所述電壓-電流轉(zhuǎn)換電路將輸入的控制信號轉(zhuǎn)化為第一電流源，然后通過所述的電流匹配電路產(chǎn)生第二電流源;所述的電流鏡像電路將第一電流源和第二電流源鏡像提供給所述的環(huán)形振蕩器電路;所述環(huán)形振蕩器電路通過延遲單元負載電容充放電產(chǎn)生延時， 反饋產(chǎn)生自激振蕩，輸出差分時鐘信號提供給所述的輸出緩沖單元電路;所述的輸出緩沖單元電路對差分振蕩信號進行比較、整形，輸出占空比為50%的周期時鐘信號。
[0011] 所述的電壓-電流轉(zhuǎn)換電路包括兩個PM0S管、一個電阻和一個運算放大器A1，第一 PM0S管MP1的源極接電源VDD;第一 PM0S管MP1的柵極與運算放大器A1的輸出端相接，第一 PM0S管MP1的漏極與第二PM0S管MP2的源極連接，第二PM0S管MP2的柵極接外部基準源輸入的偏置信號Vbl;第二PM0S管MP2漏極、第零電阻器R0的一端與運算放大器A1的正相輸入端 Vp連接，第零電阻器R0的另一端接地;運算放大器A1的反相輸入端接外部輸入的控制信號 Vctrl〇[0〇12] 所述的電流匹配電路包括兩個PM0S管和兩個匪0S管，第四PM0S管MP4的柵極與電壓-電流轉(zhuǎn)換電路中的第一PM0S管MP1的柵極相接，形成鏡像電流源電路;第三PM0S管的源極接電源VDD，第三PM0S管的漏極與第三PM0S管MP3的源極相接，第二PM0S管的柵極接外部基準源輸入的偏置信號Vbl;第三PM0S管MP3的漏極、第二匪0S管麗2的柵極與第一匪0S管 MN1的漏極相接;第一 NM0S管MN1的柵極與外部基準源輸入的偏置信號Vb2相接，第一 NM0S管 MN1的源極接第二NM0S管MN2的漏極，第二NM0S管MN2的源極接地。
[0013] 所述的電流鏡像電路13包括三個PM0S管和三個NM0S管，第五PM0S管MP5的源極、第六PM0S管MP6的源極和第七PM0S管MP7的源極接電源VDD，第五PM0S管MP5的柵極、第六PM0S 管MP6的柵極和第七PM0S管MP7的柵極與電壓-電流轉(zhuǎn)換電路中的第一 PM0S管MP1的柵極相接;第四PM0S管P4的漏極與第一延遲單元TD1的輸入端Ip連接，第五PM0S管P5的漏極與第二延遲單元TD2的輸入端Ip連接，第六PM0S管的漏極與第三延遲單元TD2的輸入端Ip連接;第三匪0S管麗3的源極、第四匪0S管MN4的源極和第五匪0S管麗5的源極接地，第三匪0S管麗3 的柵極、第四匪0S管MN4的柵極和第五匪0S管MN5的柵極與電流匹配電路中的第二NM0S管麗2的柵極連接;第三匪0S管麗3的漏極與第一延遲單元TD1的輸入端In連接，第四匪0S管 MN4的漏極與第二延遲單元TD2的輸入端In連接，第五NM0S管MN5的漏極與第三延遲單元TD3 的輸入端In連接。[〇〇14] 所述的環(huán)形振蕩器電路14包括三個相同的延遲單元，每個延遲單元包括兩個PM0S 管、兩個NM0S管和一個電容，第八PM0S管MP8源極和第九PM0S管MP9的源極作為該延遲單元的充電電流輸入端口 Ip;第八PM0S管MP8的柵極作為該延遲單元的同相輸入端V+，第九PM0S 管MP9的柵極作為該延遲單元的反相輸入端V-;第八PM0S管MP8的漏極、第七NM0S管MN7的漏極、第六NM0S管MN6的柵極與電容器C的一端連接，第九PM0S管MP9的漏極、第六NM0S管MN6的漏極、第七NM0S管MN7的柵極與電容器C的另一端連接;第七NM0S管MN7的源極和第六NM0S管 MN6的源極用作該延遲單元的放電電流輸出端口 I n。
[0015]所述的輸出緩沖單元電路15包括一個放大器和兩個反相器，第二放大器A2用作比較器，第二放大器A2的同相輸入端Vp接環(huán)形振蕩器的同相輸出信號Vout+，，第二放大器A2 的反相輸入端Vp接環(huán)形振蕩器的反相輸出信號Vout-;第二放大器A2的輸出端0接第一反相器INV1的輸入端，第一反相器INV1的輸出端接第二反相器INV2的輸入端，第二反相器的輸出端作為最終的時鐘信號輸出端口 CLk。
[0016]進一步地，本發(fā)明對壓控振蕩器的可調(diào)頻率范圍進行控制，實現(xiàn)方式是控制電壓-電流轉(zhuǎn)換電路中的電阻陣列和控制振蕩器延遲單元中的電容陣列。具體做法如下:
[0017]1.將電壓-電流轉(zhuǎn)換電路中的第零電阻器R0替換為可編程控制電阻陣列，電阻陣列由若干個電阻R1、R2、R3、…、Rn串聯(lián)，分別在串聯(lián)的電阻節(jié)點上并聯(lián)一個可編程開關(guān)U1、 U2、U3、…、Un，如在電阻R1上并聯(lián)開關(guān)U1，在電阻R2上并聯(lián)開關(guān)U2,依此類推，在電阻Rn上并聯(lián)開關(guān)Un;然后用數(shù)據(jù)選擇器原理控制開關(guān)導(dǎo)通與斷開，當Un被選中導(dǎo)通時，接入電路的電阻最大;而當U1被選中導(dǎo)通時，接入電路的電阻最小。
[0018]2.將振蕩器延遲單元中的電容器C替換為可編程控制電容陣列，電容陣列由若干個電容C1、C2、…、Cn并聯(lián)，分別在并聯(lián)電容上串聯(lián)一個可編程開關(guān)D1、D2、…、Dn，如在電容器C1上串聯(lián)開關(guān)D1，在電容器C2上串聯(lián)開關(guān)D2，依此類推，在電容器Cn上串聯(lián)開關(guān)Dn;然后編程控制開關(guān)D1、D2、…、Dn的導(dǎo)通與斷開，開關(guān)導(dǎo)通即是對應(yīng)的電容器接入電路，開關(guān)斷開即是對應(yīng)的電容器未接入電路。
[0019]本發(fā)明的可編程壓控振蕩器具有如下優(yōu)點:
[0020]1.電路結(jié)構(gòu)簡單，可采用CMOS工藝實現(xiàn)，易集成，成本低；[0021 ]2.電壓控制頻率調(diào)節(jié)線性度好，應(yīng)用范圍廣；
[0022]3.延遲單元采用全差分結(jié)構(gòu)，利用比較器比較差分信號，產(chǎn)生單端時鐘信號，并且占空比為50%;[〇〇23]4.頻率調(diào)節(jié)范圍可編程控制，可應(yīng)用于中高頻時鐘電路模塊?！靖綀D說明】
[0024]圖1為本發(fā)明的可編程壓控振蕩器的結(jié)構(gòu)框圖；
[0025]圖2為本發(fā)明的壓控振蕩器的電路結(jié)構(gòu)示意圖；
[0026]圖3為圖2中的延遲單元電路圖；
[0027]圖4是本發(fā)明的壓控振蕩器主要工作時序圖；
[0028]圖5為本發(fā)明的可編程電阻陣列的示意圖；
[0029]圖6為本發(fā)明延遲單元的可編程電容陣列示意圖；
[0030]圖7為可編程壓控振蕩器的實例操作結(jié)果示意圖。【具體實施方式】
[0031]圖1是本發(fā)明的實施例的可編程壓控振蕩器的結(jié)構(gòu)框圖。如圖1所示，可編程壓控振蕩器包括電壓-電流轉(zhuǎn)換電路I1、電流匹配電路12、電流鏡像電路13、環(huán)形振蕩器電路14 和輸出緩沖單元電路15。
[0032]圖2是本發(fā)明實施例的可編程壓控振蕩器的電路結(jié)構(gòu)圖，所述的電壓-電流轉(zhuǎn)換電路11包括兩個PM0S管、一個電阻和一個運算放大器A1，第一 PM0S管MP1的源極接電源VDD;第一 PM0S管MP1的柵極與運算放大器A1的輸出端相接，第一 PM0S管MP1的漏極與第二PM0S管 MP2的源極連接，第二PM0S管MP2的柵極接外部基準源輸入的偏置信號Vbl;第二PM0S管MP2 漏極、第零電阻器R0的一端與運算放大器A1的正相輸入端Vp連接，第零電阻器R0的另一端接地;運算放大器A1的反相輸入端接外部輸入的控制信號Vctrl。[〇〇33] 所述的電流匹配電路12包括兩個PM0S管和兩個NM0S管，第四PM0S管MP4的柵極與電壓-電流轉(zhuǎn)換電路中的第一PM0S管MP1的柵極連接，形成鏡像電流源電路;第四PM0S管MP4的源極接電源VDD，第四PMOS管MP4的漏極與第三PMOS管MP3的源極相接，第三PMOS管MP3的柵極接外部基準源輸入的偏置信號Vbl;第三PM0S管MP3的漏極、第二NM0S管MN2的柵極與第一 NM0S管麗1的漏極相接;第一 NM0S管MN1的柵極與外部基準源輸入的偏置信號Vb2相接，第一 NM0S管MN1的源極接第二NM0S管MN2的漏極，第二NM0S管MN2的源極接地。[〇〇34] 所述的電流鏡像電路13包括三個PM0S管和三個NM0S管，第五PM0S管MP5的源極、第六PM0S管MP6的源極和第七PM0S管MP7的源極接電源VDD，第五PM0S管MP5的柵極、第六PM0S 管MP6的柵極和第七PMOS管MP7的柵極與電壓-電流轉(zhuǎn)換電路中的第一 PMOS管MP1的柵極相接;第四PM0S管P4的漏極與第一延遲單元TD1的輸入端Ip連接，第五PM0S管P5的漏極與第二延遲單元TD2的輸入端Ip連接，第六PM0S管的漏極與第三延遲單元TD2的輸入端Ip連接;第三匪0S管麗3的源極、第四匪0S管MN4的源極和第七匪0S管麗7的源極接地，第三匪0S管麗3 的柵極、第四匪0S管MN4的柵極和第七匪0S管MN7的柵極與電流匹配電路中的第二NM0S管麗2的柵極連接;第三匪0S管麗3的漏極與第一延遲單元TD1的輸入端In連接，第四匪0S管 MN4的漏極與第二延遲單元TD2的輸入端In連接，第七NM0S管MN7的漏極與第三延遲單元TD2 的輸入端In連接。[〇〇35]所述的環(huán)形振蕩器電路14包括三個相同的延遲單元，圖3是本發(fā)明實施例的環(huán)形壓控振蕩器延遲單元，如圖3所示，每個延遲單元包括兩個PM0S管、兩個NM0S管和一個電容， 第八PM0S管MP8源極和第九PM0S管MP9的源極作為該延遲單元的充電電流輸入端口 Ip;第八 PM0S管MP8的柵極作為該延遲單元的同相輸入端V+，第九PM0S管MP9的柵極作為該延遲單元的反相輸入端V-;第八PM0S管MP8的漏極、第七NM0S管MN7的漏極、第六匪0S管MN6的柵極與電容器C的一端連接，第九PM0S管MP9的漏極、第六NM0S管MN6的漏極、第七NM0S管MN7的柵極與電容器C的另一端連接;第七NM0S管MN7的源極和第六匪0S管MN6的源極用作該延遲單元的放電電流輸出端口 In。
[0036]所述的輸出緩沖單元15包括一個放大器和兩個反相器，第二放大器A2用作比較器，第二放大器A2的同相輸入端Vp接環(huán)形振蕩器的同相輸出信號Vout+，第二放大器A2的反相輸入端Vp接環(huán)形振蕩器的反相輸出信號Vout-;第二放大器A2的輸出端0接第一反相器 INV1的輸入端，第一反相器INV1的輸出端接第二反相器INV2的輸入端，第二反相器INV2的輸出端用作最終的時鐘信號輸出端口 CLk。
[0037]圖4是本發(fā)明的壓控振蕩器主要工作時序圖，如圖4所示，壓控振蕩器輸出差分時鐘信號Vout+和Vout-，然后利用比較器將差分時鐘信號轉(zhuǎn)成單端的時鐘信號，在用反向器 INV1和INV2對時鐘信號進行整形，最終輸出占空比為50%的方波時鐘信號。
[0038]進一步地，本發(fā)明對壓控振蕩器的可調(diào)頻率范圍進行控制，實現(xiàn)方式是控制電壓-電流轉(zhuǎn)換電路中的電阻陣列和控制振蕩器延遲單元中的電容陣列。
[0039]如圖5所示，將電壓-電流轉(zhuǎn)換電路中的第零電阻器R0替換為可編程控制電阻陣列 16,電阻陣列由若干個電阻R1、R2、R3…、Rn串聯(lián)，分別在串聯(lián)的電阻節(jié)點上并聯(lián)一個可編程開關(guān)U1、U2、U3、…、Un，如在電阻R1上并聯(lián)開關(guān)U1，在電阻R2上并聯(lián)開關(guān)U2,依此類推，在電阻Rn上并聯(lián)開關(guān)Un;然后用數(shù)據(jù)選擇器原理控制開關(guān)導(dǎo)通與斷開，當Un被選中導(dǎo)通時，接入電路的電阻最大;而當U1被選中導(dǎo)通時，接入電路的電阻最小。
[0040]如圖6所示，將振蕩器延遲單元中的電容器替換可編程控制電容陣列17,電容陣列由若干個電容C1、C2、…、Cn并聯(lián)，分別在并聯(lián)電容上串聯(lián)一個可編程開關(guān)D1、D2、…、Dn，如在電容器Cl上串聯(lián)開關(guān)D1，在電容器C2上串聯(lián)開關(guān)D2,依此類推，在電容器Cn上串聯(lián)開關(guān) Dn;然后編程控制開關(guān)D1、D2、…、Dn的導(dǎo)通與斷開，開關(guān)導(dǎo)通即是對應(yīng)的電容器接入電路， 開關(guān)斷開即是對應(yīng)的電容器未接入電路。
[0041]圖7為可編程壓控振蕩器的實例操作結(jié)果示意圖，如圖7所示，本實施例是對可編程壓控振蕩器延遲單元的負載電容陣列進行編程控制，振蕩器調(diào)節(jié)頻率隨控制電壓的變換成線性關(guān)系，其振蕩器輸出信號的中心頻率隨電容值增加而減小，達到控制頻率大小及范圍的要求。
[0042]本發(fā)明不限于這里所述的特定實施例，對本領(lǐng)域技術(shù)人員而言能夠基于本發(fā)明構(gòu)思進行各種明顯的變化、重新調(diào)整和替代均不會脫離本發(fā)明的保護范圍。因此，以上實施例只是對本發(fā)明進行了較為詳細的說明，但是本發(fā)明不僅僅限于以上實施例，在不脫離本發(fā)明構(gòu)思的情況下，還可以包括更多其他等效實施例，本發(fā)明的范圍由所附的權(quán)利要求范圍決定。
【主權(quán)項】
1.一種可編程壓控振蕩器，其特征在于:所述壓控振蕩器頻率調(diào)節(jié)范圍可控且輸出占 空比為50%的時鐘信號;所述壓控振蕩器包括電壓-電流轉(zhuǎn)換電路、電流匹配電路、電流鏡 像電路、環(huán)形振蕩器電路和輸出緩沖單元電路;所述電壓-電流轉(zhuǎn)換電路將輸入的控制信號 轉(zhuǎn)化為第一電流源，然后通過所述的電流匹配電路產(chǎn)生第二電流源;所述的電流鏡像電路 將第一電流源和第二電流源鏡像提供給所述的環(huán)形振蕩器電路;所述環(huán)形振蕩器電路通過 延遲單元負載電容充放電產(chǎn)生延時，反饋產(chǎn)生自激振蕩，輸出差分時鐘信號提供給所述的 輸出緩沖單元電路;所述的輸出緩沖單元電路對差分振蕩信號進行比較、整形，輸出占空比 為50%的周期時鐘信號。2.根據(jù)權(quán)利要求1所述的可編程壓控振蕩器，其特征是:所述的電壓-電流轉(zhuǎn)換電路包 括兩個PMOS管、一個電阻和一個運算放大器A1，第一 PMOS管MP1的源極接電源VDD;第一 PMOS 管MP1的柵極與運算放大器A1的輸出端相接，第一 PMOS管MP1的漏極與第二PMOS管MP2的源 極連接，第二PMOS管MP2的柵極接外部基準源輸入的偏置信號Vbl;第二PMOS管MP2漏極、第 零電阻器R0的一端與運算放大器A1的正相輸入端Vp連接，第零電阻器R0的另一端接地;運 算放大器A1的反相輸入端接外部輸入的控制信號Vctrl。3.根據(jù)權(quán)利要求1或2所述的可編程壓控振蕩器，其特征是:所述的電流匹配電路包括 兩個PMOS管和兩個匪0S管，第四PMOS管MP4的柵極與電壓-電流轉(zhuǎn)換電路中的第一 PMOS管 MP1的柵極相接，形成鏡像電流源電路;第三PMOS管的源極接電源VDD，第三PMOS管的漏極與 第三PMOS管MP3的源極相接，第二PMOS管的柵極接外部基準源輸入的偏置信號Vbl;第三 PMOS管MP3的漏極、第二匪0S管麗2的柵極與第一匪0S管麗1的漏極相接;第一 NM0S管麗1的 柵極與外部基準源輸入的偏置信號Vb2相接，第一匪0S管MN1的源極接第二匪0S管MN2的漏 極，第二NM0S管MN2的源極接地。4.根據(jù)權(quán)利要求1-3中任一項所述的可編程壓控振蕩器，其特征是:所述的電流鏡像電 路13包括三個PMOS管和三個NM0S管，第五PMOS管MP5的源極、第六PMOS管MP6的源極和第七 PMOS管MP7的源極接電源VDD，第五PMOS管MP5的柵極、第六PMOS管MP6的柵極和第七PMOS管 MP7的柵極與電壓-電流轉(zhuǎn)換電路中的第一 PMOS管MP1的柵極相接;第四PMOS管P4的漏極與 第一延遲單元TD1的輸入端Ip連接，第五PMOS管P5的漏極與第二延遲單元TD2的輸入端Ip連 接，第六PMOS管的漏極與第三延遲單元TD2的輸入端Ip連接;第三匪0S管麗3的源極、第四 NM0S管MN4的源極和第五NM0S管MN5的源極接地，第三NM0S管MN3的柵極、第四NM0S管MN4的 柵極和第五NM0S管MN5的柵極與電流匹配電路中的第二NM0S管MN2的柵極連接;第三NM0S管 MN3的漏極與第一延遲單元TD1的輸入端In連接，第四NM0S管MN4的漏極與第二延遲單元TD2 的輸入端In連接，第五NM0S管MN5的漏極與第三延遲單元TD3的輸入端In連接。5.根據(jù)權(quán)利要求1-4中任一項所述的可編程壓控振蕩器，其特征是:所述的環(huán)形振蕩器 電路14包括三個相同的延遲單元，每個延遲單元包括兩個PMOS管、兩個NM0S管和一個電容， 第八PMOS管MP8源極和第九PMOS管MP9的源極作為該延遲單元的充電電流輸入端口 Ip;第八 PMOS管MP8的柵極作為該延遲單元的同相輸入端V+，第九PMOS管MP9的柵極作為該延遲單元 的反相輸入端V-;第八PMOS管MP8的漏極、第七NM0S管MN7的漏極、第六匪0S管MN6的柵極與 電容器C的一端連接，第九PMOS管MP9的漏極、第六NM0S管MN6的漏極、第七NM0S管MN7的柵極 與電容器C的另一端連接;第七NM0S管MN7的源極和第六匪0S管MN6的源極用作該延遲單元 的放電電流輸出端口 In。6.根據(jù)權(quán)利要求1-5中任一項所述的可編程壓控振蕩器，其特征是:所述的輸出緩沖單 元電路15包括一個放大器和兩個反相器，第二放大器A2用作比較器，第二放大器A2的同相 輸入端Vp接環(huán)形振蕩器的同相輸出信號Vout+，，第二放大器A2的反相輸入端Vp接環(huán)形振蕩 器的反相輸出信號Vout-;第二放大器A2的輸出端0接第一反相器INV1的輸入端，第一反相 器INV1的輸出端接第二反相器INV2的輸入端，第二反相器的輸出端作為最終的時鐘信號輸 出端口 CLk。7.根據(jù)權(quán)利要求2-6中任一項所述的可編程壓控振蕩器，其特征是:將電壓-電流轉(zhuǎn)換 電路中的第零電阻器R0替換為可編程控制電阻陣列，電阻陣列由若干個電阻R1、R2、R3、--、 Rn串聯(lián)，分別在串聯(lián)的電阻節(jié)點上并聯(lián)一個可編程開關(guān)Ul、U2、U3、…、Un，如在電阻R1上并 聯(lián)開關(guān)U1，在電阻R2上并聯(lián)開關(guān)U2,依此類推，在電阻Rn上并聯(lián)開關(guān)Un;然后用數(shù)據(jù)選擇器 原理控制開關(guān)導(dǎo)通與斷開，當Un被選中導(dǎo)通時，接入電路的電阻最大；而當U1被選中導(dǎo)通 時，接入電路的電阻最小。8.根據(jù)權(quán)利要求5-7中任一項所述的可編程壓控振蕩器，其特征是:將振蕩器延遲單元 中的電容器C替換為可編程控制電容陣列，電容陣列由若干個電容C1、C2、…、Cn并聯(lián)，分別 在并聯(lián)電容上串聯(lián)一個可編程開關(guān)D1、D2、…、Dn，如在電容器C1上串聯(lián)開關(guān)D1，在電容器C2 上串聯(lián)開關(guān)D2,依此類推，在電容器Cn上串聯(lián)開關(guān)Dn;然后編程控制開關(guān)D1、D2、…、Dn的導(dǎo) 通與斷開，開關(guān)導(dǎo)通即是對應(yīng)的電容器接入電路，開關(guān)斷開即是對應(yīng)的電容器未接入電路。
【文檔編號】H03L7/099GK105978560SQ201610352340
【公開日】2016年9月28日
【申請日】2016年5月25日
【發(fā)明人】王海英, 劉強
【申請人】王海英