專利名稱：針對多重電源供應(yīng)端的瞬時電壓檢測電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種瞬時電壓檢測電路(Transient voltage detecting circuit)，用以針對一電子系統(tǒng)(Electronic system)做檢測，并且特別地，本發(fā)明涉及這樣一種瞬時電壓檢測電路，其中該電子系統(tǒng)具有多重電源供應(yīng)端(Powersupplies)，根據(jù)本發(fā)明的瞬時電壓檢測電路，可以檢測到一旦發(fā)生于各個電源供應(yīng)端處正的或負(fù)的瞬時電壓(Transient voltage)。
背景技術(shù)：
一般的電子系統(tǒng)，尤其是集成電路，均會針對突波(Surge)、脈沖干擾(Glitch)、過電壓(Overvoltage)…等不想發(fā)生的瞬時電壓，采取自我保護(hù)措施，以避免系統(tǒng)因上述瞬時電壓導(dǎo)致運作錯誤，甚至是死機(jī)，或元件損壞等問題。
電子系統(tǒng)針對瞬時電壓實行的自我保護(hù)措施，首先看重于迅速、準(zhǔn)確地檢測到瞬時電壓。關(guān)于瞬時電壓檢測的已知技術(shù)，請參考美國專利第5,999，392號專利。美國專利第5,999,392號專利揭示一種具有檢測瞬時電位變化功能的自動復(fù)位電路(Resetting circuit)，用以檢測電子系統(tǒng)中電源供應(yīng)端及接地端(Ground)之間電位的異常變化，以實時執(zhí)行電子系統(tǒng)的復(fù)位動作。
隨著電子系統(tǒng)在設(shè)計上日益繁復(fù)，現(xiàn)行電子系統(tǒng)多具備多重供應(yīng)電源，以供系統(tǒng)內(nèi)需要不同供應(yīng)電壓的元件所用。然而，關(guān)于檢測瞬時電壓的已知技術(shù)，僅僅是針對單一電源供應(yīng)端，或接地端，或單一組電源端與接地端之間發(fā)生的瞬時電壓做檢測。對于同時檢測多重電源供應(yīng)端處所發(fā)生的瞬時電壓的檢測電路，至今仍然欠缺。
因此，需要提供一種瞬時電壓檢測電路，根據(jù)該瞬時電壓檢測電路可針對同一電子系統(tǒng)內(nèi)的多重電源供應(yīng)端做檢測。
此外，關(guān)于檢測瞬時電壓的已知技術(shù)，大多使用到須引用或參考該電子系統(tǒng)的供應(yīng)電源的元件，例如，與非門(NAND gate)、或非門(NOR gate)、非門(NOT gate)…等。致使，一旦瞬時電壓發(fā)生時，須引用或參考該電子系統(tǒng)的供應(yīng)電源的元件，已無法確保仍保有原有的電氣特性。也導(dǎo)致，使用到須引用或參考該電子系統(tǒng)的供應(yīng)電源的元件的瞬時電壓檢測電路，其檢測瞬時電壓的準(zhǔn)確性頗令人堪慮。
因此，有必要提供一種瞬時電壓檢測電路，根據(jù)該瞬時電壓檢測電路內(nèi)各個元件，可以直接感應(yīng)電源變化，無須系統(tǒng)維持一穩(wěn)定電源。

發(fā)明內(nèi)容
本發(fā)明即為解決上述已知技術(shù)中的缺陷而提出一種瞬時電壓檢測電路，其可針對同一電子系統(tǒng)內(nèi)的多重電源供應(yīng)端做檢測，并且根據(jù)該瞬時電壓檢測電路內(nèi)各個元件，可以直接感應(yīng)電源變化，無須系統(tǒng)維持一穩(wěn)定電源。
本發(fā)明的一主要目的旨于提供一種瞬時電壓檢測電路，用以針對一電子系統(tǒng)做檢測，并且特別地，該電子系統(tǒng)具有多重電源供應(yīng)端。根據(jù)本發(fā)明的瞬時電壓檢測電路，可以檢測到一旦發(fā)生于各個電源供應(yīng)端處正的或負(fù)的瞬時電壓。
本發(fā)明的另一目的旨于提供一種能同時監(jiān)控多個電源供應(yīng)端的瞬時電壓檢測電路，并且特別地，根據(jù)本發(fā)明的瞬時電壓檢測電路內(nèi)各個元件，均無須引用或參考被監(jiān)控的電源，由此，一旦瞬時電壓發(fā)生時，根據(jù)本發(fā)明的瞬時電壓檢測電路內(nèi)的各個元件，仍保持原有的電氣特性，進(jìn)而迅速、準(zhǔn)確地檢測到該瞬時電壓。
根據(jù)本發(fā)明一較佳具體實施例的瞬時電壓檢測電路，用以針對一電子系統(tǒng)做檢測。特別地，該電子系統(tǒng)具有一第一電源供應(yīng)端、一第二電源供應(yīng)端、一第三電源供應(yīng)端、一第四電源供應(yīng)端、一第一接地端以及一第二接地端。該瞬時電壓檢測電路包含一第一裝置、一第二裝置以及一復(fù)位裝置。該第一裝置包含一第一第一型態(tài)金屬氧化物半導(dǎo)體(MOS)晶體管以及一第一第二型態(tài)MOS晶體管。該第一第一型態(tài)MOS晶體管耦合至該第一電源供應(yīng)端。該第一第二型態(tài)MOS晶體管耦合于該第一第一型態(tài)MOS晶體管與該第一接地端之間，并且以本身的一柵極耦合至該第三電源供應(yīng)端。該第一裝置并且在該第一第一型態(tài)MOS晶體管與該第一第二型態(tài)MOS晶體管之間提供一第一輸出端。該第二裝置包含一第二第一型態(tài)MOS晶體管、一第三第一型態(tài)MOS晶體管以及一第二第二型態(tài)MOS晶體管。該第二第一型態(tài)MOS晶體管耦合至該第二電源供應(yīng)端，并且以本身的一柵極耦合至該第一輸出端。該第三第一型態(tài)MOS晶體管與該第二第一型態(tài)MOS晶體管并聯(lián)。該第二第二型態(tài)MOS晶體管耦合于該第二第一型態(tài)MOS晶體管與該第二接地端之間，并且以本身的一柵極耦合至該第四電源供應(yīng)端。該第一第一型態(tài)MOS晶體管以本身的一柵極耦合至一第一節(jié)點。該第一節(jié)點置于該第二第一型態(tài)MOS晶體管與該第二第二型態(tài)MOS晶體管之間。該復(fù)位裝置具有一耦合至該第三第一型態(tài)MOS晶體管的一柵極的輸出。該復(fù)位裝置用以輸出一復(fù)位信號，進(jìn)而導(dǎo)通該第三第一型態(tài)MOS晶體管，以重設(shè)該瞬時電壓檢測電路，致使在該第一節(jié)點處的電壓為第一邏輯狀態(tài)，并且在該第一輸出端處的電壓鎖定于第二邏輯狀態(tài)。一旦一負(fù)的瞬時電壓發(fā)生于該第三電源供應(yīng)端處，該第一輸出端處的電壓將轉(zhuǎn)態(tài)為該第一邏輯狀態(tài)，并使該第一節(jié)點處的電壓將轉(zhuǎn)態(tài)為該第二邏輯狀態(tài)。一旦一正的瞬時電壓發(fā)生于該第四電源供應(yīng)端處，在該第一節(jié)點處的電壓將轉(zhuǎn)態(tài)為該第二邏輯狀態(tài)，致使在該第一輸出端處的電壓將轉(zhuǎn)態(tài)為該第一邏輯狀態(tài)。一旦該正的瞬時電壓發(fā)生于該第一電源供應(yīng)端處，該第一第一型態(tài)MOS晶體管將被導(dǎo)通，致使該第一輸出端將轉(zhuǎn)態(tài)為該第一邏輯狀態(tài)。一旦該負(fù)的瞬時電壓發(fā)生于該第二電源供應(yīng)端處，該第一第一型態(tài)MOS晶體管將被導(dǎo)通，致使該第一輸出端將轉(zhuǎn)態(tài)為該第一邏輯狀態(tài)。
根據(jù)本發(fā)明一較佳具體實施例的瞬時電壓檢測電路，進(jìn)一步包含一第三裝置以及一第四裝置。該第三裝置包含一第四第一型態(tài)MOS晶體管、一第五第一型態(tài)MOS晶體管以及一第三第二型態(tài)MOS電晶。該第四第一型態(tài)MOS晶體管耦合至該第一電源供應(yīng)端。該第五第一型態(tài)MOS晶體管與該第四第一型態(tài)MOS晶體管并聯(lián)。該第三第二型態(tài)MOS晶體管耦合于該第四第一型態(tài)MOS晶體管與該第一接地端之間，并且以本身的一柵極耦合至該第三電源供應(yīng)端。該第四裝置包含一第六第一型態(tài)MOS晶體管以及一第四第二型態(tài)MOS晶體管。該第六第一型態(tài)MOS晶體管耦合至該第二電源供應(yīng)端，并且以其本身的一柵極耦合至一第二節(jié)點。該第二節(jié)點置于該第四第一型態(tài)MOS晶體管與該第三第二型態(tài)MOS晶體管之間。該第四第二型態(tài)MOS晶體管耦合于該第六第一型態(tài)MOS晶體管與該第二接地端之間，并且以其本身的一柵極耦合至該第四電源供應(yīng)端。該第四裝置并且在該第六第一型態(tài)MOS晶體管與該第四第二型態(tài)MOS晶體管之間提供一第二輸出端。該第六第一型態(tài)MOS晶體管以其本身的一柵極耦合至該第二輸出端。該復(fù)位裝置并且以其本身的輸出耦合至該第四第一型態(tài)MOS晶體管的一柵極，并且輸出該復(fù)位信號，進(jìn)而導(dǎo)通該第四第一型態(tài)MOS晶體管，致使在該第二節(jié)點處的電壓為該第一邏輯狀態(tài)，并且在該第二輸出端處的電壓鎖定于該第二邏輯狀態(tài)。一旦該正的瞬時電壓發(fā)生于該第三電源供應(yīng)端處，在該第二節(jié)點處的電壓將轉(zhuǎn)態(tài)為該第二邏輯狀態(tài)，致使在該第二輸出端處的電壓將轉(zhuǎn)態(tài)為該第一邏輯狀態(tài)。一旦該負(fù)的瞬時電壓發(fā)生于該第四電源供應(yīng)端處，該第二輸出端處的電壓將轉(zhuǎn)態(tài)為該第一邏輯狀態(tài)，并使該第二節(jié)點處的電壓將轉(zhuǎn)態(tài)為該第二邏輯狀態(tài)。一旦該負(fù)的瞬時電壓發(fā)生于該第一電源供應(yīng)端處，該第六第一型態(tài)MOS晶體管將被導(dǎo)通，致使在該第二輸出端處的電壓將轉(zhuǎn)態(tài)為該第一邏輯狀態(tài)。一旦該正的瞬時電壓發(fā)生于該第二電源供應(yīng)端處，該第六第一型態(tài)MOS晶體管將被導(dǎo)通，致使在該第二輸出端處的電壓轉(zhuǎn)態(tài)為該第一邏輯狀態(tài)。
關(guān)于本發(fā)明的優(yōu)點與精神可以通過以下的發(fā)明詳述及附圖得到進(jìn)一步的了解。


圖1繪示根據(jù)本發(fā)明一較佳具體實施例的瞬時電壓檢測電路1。
圖2繪示根據(jù)本發(fā)明另一較佳具體實施例的瞬時電壓檢測電路2。
主要元件標(biāo)號說明1、2瞬時電壓檢測電路 12第一裝置14第二裝置16第三裝置18第四裝置20復(fù)位裝置VDD1第一電源供應(yīng)端VDD2第二電源供應(yīng)端VDD3第三電源供應(yīng)端VDD4第四電源供應(yīng)端GND1第一接地端GND2第二接地端F1、F2、F3、F4、F5、F6第一型態(tài)MOS晶體管S 1、S2、S3、S4第二型態(tài)MOS晶體管具體實施方式
本發(fā)明提供一種瞬時電壓檢測電路，用以檢測一般具有多重供應(yīng)電源的電子系統(tǒng)(集成電路)的電源供應(yīng)端處發(fā)生的正的瞬時電壓、負(fù)的瞬時電壓。以下將通過詳述本發(fā)明的較佳具體實施例，來清楚地指出本發(fā)明的精神與特征。
請參閱圖1，揭示了根據(jù)本發(fā)明一較佳具體實施例的瞬時電壓檢測電路1的基本架構(gòu)。該瞬時電壓檢測電路1用以針對一電子系統(tǒng)(未繪示于圖中)做檢測。特別地，該電子系統(tǒng)具有一第一電源供應(yīng)端VDD1、一第二電源供應(yīng)端VDD2、一第三電源供應(yīng)端VDD3、一第四電源供應(yīng)端VDD4、一第一接地端GND1以及一第二接地端GND2。
需聲明的是，該電子系統(tǒng)正常運作時，該第一電源供應(yīng)端VDD1的電壓大致上等于該第二電源供應(yīng)端VDD2的電壓，例如，上述兩者均為3.3伏特(Volt)。該第三電源供應(yīng)端VDD3的電壓大致上等于該第四電源供應(yīng)端VDD4的電壓，例如，上述兩者均為1.8伏特。并且，該第一接地端GND1的電壓大致上等于該第二接地端GND2的電壓。亦即，該電子系統(tǒng)的供應(yīng)電源為對稱性的安排。
如圖1所示，該瞬時電壓檢測電路包含一第一裝置12、一第二裝置14以及一復(fù)位裝置(Resetting device)20。
該第一裝置包含一第一第一型態(tài)金屬氧化物半導(dǎo)體(Metal-oxidesemiconductor，MOS)晶體管(transistor)F1以及一第一第二型態(tài)MOS晶體管S1。該第一第一型態(tài)MOS晶體管F1耦合至該第一電源供應(yīng)端VDD1。該第一第二型態(tài)MOS晶體管S1耦合于該第一第一型態(tài)MOS晶體管F1與該第一接地端GND1之間，并且以本身的一柵極(Gate)耦合至該第三電源供應(yīng)端VDD3。該第一裝置12并且在該第一第一型態(tài)MOS晶體管F1與該第一第二型態(tài)MOS晶體管S1之間提供一第一輸出端(Output terminal)OUT1。
該第二裝置14包含一第二第一型態(tài)MOS晶體管F2、一第三第一型態(tài)MOS晶體管F3以及一第二第二型態(tài)MOS晶體管S2。該第二第一型態(tài)MOS晶體管F2耦合至該第二電源供應(yīng)端VDD2，并且以本身的一柵極耦合至該第一輸出端OUT1。該第三第一型態(tài)MOS晶體管F3與該第二第一型態(tài)MOS晶體管F2并聯(lián)。該第二第二型態(tài)MOS晶體管S2耦合于該第二第一型態(tài)MOS晶體管F2與該第二接地端GND2之間，并且以本身的一柵極耦合至第四電源供應(yīng)端VDD4。如圖1所示，該第一節(jié)點A置于該第二第一型態(tài)MOS晶體管F2與該第二第二型態(tài)MOS晶體管S2之間。第一節(jié)點A還耦合至第一第一型態(tài)MOS晶體管F1的柵極(Gate)。
如圖1所示，該復(fù)位裝置20具有一耦合至該第三第一型態(tài)MOS晶體管F3的一柵極的輸出。該復(fù)位裝置20用以輸出一復(fù)位信號(Reset signal)，進(jìn)而導(dǎo)通該第三第一型態(tài)MOS晶體管F3，以重設(shè)該瞬時電壓檢測電路1，致使在該第一節(jié)點A處的電壓為第一邏輯狀態(tài)，并且在該第一輸出端OUT1處的電壓鎖定于第二邏輯狀態(tài)。
在一具體實施例中，如圖1所示，所述第一型態(tài)MOS晶體管(F1、F2及F3)為P型態(tài)MOS晶體管，并且所述第二型態(tài)MOS晶體管(S1、S2)為N型態(tài)MOS晶體管。此時，該復(fù)位裝置20所輸出的復(fù)位信號是一下拉信號(Pull-down signal)。該第一邏輯狀態(tài)為高邏輯(Logic HIGH)，該第二邏輯狀態(tài)為低邏輯(Logic LOW)。
以所述第一型態(tài)MOS晶體管(F1、F2及F3)為P型態(tài)MOS晶體管，所述第二型態(tài)MOS晶體管(S1、S2)為N型態(tài)MOS晶體管，并且該復(fù)位信號為下拉信號為例。該復(fù)位裝置20所輸出的下拉信號，將會導(dǎo)通該第三P-MOS晶體管F3，以重設(shè)該瞬時電壓檢測電路1。此時，在該第一節(jié)點A處的電壓為高邏輯，并且所述MOS晶體管(F1、F2、S1及S2)構(gòu)成一鎖定電路，導(dǎo)致在該第一輸出端OUT1的電壓為低邏輯。若要改變在該第一輸出端OUT1的電壓所處狀態(tài)，則該第三電源供應(yīng)端VDD3的電壓必須明顯低于該第四電源供應(yīng)端VDD4的電壓，或該第四電源供應(yīng)端VDD4的電壓必須明顯高于該第三電源供應(yīng)端VDD3的電壓，或該第一電源供應(yīng)端VDD1的電壓必須明顯高于該第二電源供應(yīng)端VDD2的電壓，或該第二電源供應(yīng)端VDD2的電壓必須明顯低于該第二電源供應(yīng)端VDD2的電壓。
一旦一負(fù)的瞬時電壓發(fā)生在該第三電源供應(yīng)端VDD3處，該第一N型態(tài)MOS晶體管S1將被截止，該第一輸出端OUT1處的電壓將轉(zhuǎn)態(tài)為高邏輯，并使在該第一節(jié)點A處的電壓將轉(zhuǎn)態(tài)為低邏輯。隨即，在該第三電源供應(yīng)端VDD3處的電壓恢復(fù)正常電平后，在該第一輸出端OUT1處的電壓也無法恢復(fù)為低邏輯，也就是說，該瞬時電壓檢測電路1會將發(fā)生于該第三電源供應(yīng)端VDD3處的異常電壓(負(fù)的瞬時電壓)記錄下來。
一旦一正瞬時電壓發(fā)生于該第四電源供應(yīng)端VDD4處，在該第一節(jié)點A處的電壓將轉(zhuǎn)態(tài)為低邏輯，致使在該第一輸出端OUT1處的電壓將轉(zhuǎn)態(tài)為高邏輯。隨即，在該第四電源供應(yīng)端VDD4處的電壓恢復(fù)正常電平后，在該第一輸出端OUT1處的電壓也無法恢復(fù)為低邏輯，也就是說，該瞬時電壓檢測電路1會將發(fā)生于該第四電源供應(yīng)端VDD4處的異常電壓(正的瞬時電壓)記錄下來。(描述方法同VDD3，只是左右相反而已)一旦該正瞬時電壓發(fā)生于該第一電源供應(yīng)端VDD1處，該第一P型態(tài)MOS晶體管F1將被導(dǎo)通，致使在該第二輸出端OUT2處的電壓將轉(zhuǎn)態(tài)為高邏輯。隨即，在該第一電源供應(yīng)端VDD1處的電壓恢復(fù)正常電平后，在該第二輸出端OUT2處的電壓也無法恢復(fù)為低邏輯，也就是說，該瞬時電壓檢測電路1會將發(fā)生于該第一電源供應(yīng)端VDD1處的異常電壓(正的瞬時電壓)記錄下來。
一旦該負(fù)瞬時電壓發(fā)生于該第二電源供應(yīng)端VDD2處，該第一P型態(tài)MOS晶體管F2將被截止，該第一節(jié)點A將轉(zhuǎn)態(tài)為低邏輯，接著該第一P型態(tài)MOS晶體管F1將被導(dǎo)通，致使在該第二輸出端OUT2處的電壓轉(zhuǎn)態(tài)為高邏輯。隨即，在該第二電源供應(yīng)端VDD2處的電壓恢復(fù)正常電平后，在該第二輸出端OUT2處的電壓也無法恢復(fù)為低邏輯，也就是說，該瞬時電壓檢測電路1會將發(fā)生于該第二電源供應(yīng)端VDD2處的異常電壓(負(fù)的瞬時電壓)記錄下來。
為了檢測發(fā)生于該第三電源供應(yīng)端VDD3處的正的瞬時電壓、發(fā)生于該第四電源供應(yīng)端VDD4處的負(fù)的瞬時電壓、發(fā)生于該第一電源供應(yīng)端VDD1處的負(fù)的瞬時電壓、發(fā)生于該第二電源供應(yīng)端VDD2處的正的瞬時電壓，同樣參閱圖1，根據(jù)本發(fā)明的瞬時電壓檢測電路1進(jìn)一步包含一第三裝置16以及一第四裝置18。
該第三裝置16包含一第四第一型態(tài)MOS晶體管F4、一第五第一型態(tài)MOS晶體管F5以及一第三第二型態(tài)MOS電晶S3。該第四第一型態(tài)MOS晶體管F4耦合至該第一電源供應(yīng)端VDD1。該第五第一型態(tài)MOS晶體管F5與該第四第一型態(tài)MOS晶體管F4并聯(lián)。該第三第二型態(tài)MOS晶體管S3耦合于該第四第一型態(tài)MOS晶體管F4與該第一接地端GND1之間，并且以本身的一柵極耦合至該第三電源供應(yīng)端VDD3。
該第四裝置18包含一第六第一型態(tài)MOS晶體管F6以及一第四第二型態(tài)MOS晶體管S4。該第六第一型態(tài)MOS晶體管F6耦合至該第二電源供應(yīng)端VDD2，并且以其本身的一柵極耦合至一第二節(jié)點B。該第二節(jié)點B置于該第四第一型態(tài)MOS晶體管F4與該第三第二型態(tài)MOS晶體管S3之間。該第四第二型態(tài)MOS晶體管S4耦合于該第六第一型態(tài)MOS晶體管F6與該第二接地端GND2之間，并且以其本身的一柵極耦合至該第四電源供應(yīng)端VDD4。該第四裝置18并且在該第六第一型態(tài)MOS晶體管F6與該第四第二型態(tài)MOS晶體管S4之間提供一第二輸出端OUT2。
該復(fù)位裝置20并且以其本身的輸出耦合至該第四第一型態(tài)MOS晶體管F4的一柵極，并且輸出該復(fù)位信號，進(jìn)而導(dǎo)通該第四第一型態(tài)MOS晶體管F4，致使在該第二節(jié)點B處的電壓為該第一邏輯狀態(tài)，并且在該第二輸出端處的電壓鎖定于該第二邏輯狀態(tài)。
在一具體實施例中，如圖1所示，所述第一型態(tài)MOS晶體管(F4、F5及F6)為P型態(tài)MOS晶體管，并且所述第二型態(tài)MOS晶體管(S3、S4)為N型態(tài)MOS晶體管。此時，該復(fù)位裝置20所輸出的復(fù)位信號是一下拉信號。該第一邏輯狀態(tài)為高邏輯，該第二邏輯狀態(tài)為低邏輯。
以所述第一型態(tài)MOS晶體管(F4、F5及F6)為P型態(tài)MOS晶體管，所述第二型態(tài)MOS晶體管(S3、S4)為N型態(tài)MOS晶體管，并且該復(fù)位信號為下拉信號為例。該復(fù)位裝置20所輸出的下拉信號，將會導(dǎo)通該第四P-MOS晶體管F4，以重設(shè)該瞬時電壓檢測電路1。此時，在該第二節(jié)點B處的電壓為高邏輯，并且所述MOS晶體管(F5、F6、S3及S4)構(gòu)成一鎖定電路，導(dǎo)致在該第二輸出端OUT2的電壓為低邏輯。若要改變在該第二輸出端OUT2的電壓所處狀態(tài)，則該第三電源供應(yīng)端VDD3的電壓必須明顯高于該第四電源供應(yīng)端VDD4的電壓，或該第四電源供應(yīng)端VDD4的電壓必須明顯低于該第三電源供應(yīng)端VDD3的電壓，或該第一電源供應(yīng)端VDD1的電壓必須明顯低于該第二電源供應(yīng)端VDD2的電壓，或該第二電源供應(yīng)端VDD2的電壓必須明顯高于該第二電源供應(yīng)端VDD2的電壓。
一旦一正的瞬時電壓發(fā)生于該第三電源供應(yīng)端VDD3處，該第三N型態(tài)MOS晶體管S3將強(qiáng)迫該第二節(jié)點B轉(zhuǎn)態(tài)為低邏輯，進(jìn)而改變該第二輸出端OUT2處的電壓轉(zhuǎn)態(tài)為高邏輯(此時第一節(jié)點A、第一出端OUT1的狀態(tài)不變)。隨即，在該第三電源供應(yīng)端VDD3處的電壓恢復(fù)正常電平后，在該第二輸出端OUT2處的電壓也無法恢復(fù)為低邏輯，也就是說，該瞬時電壓檢測電路1會將發(fā)生于該第三電源供應(yīng)端VDD3處的異常電壓(負(fù)的瞬時電壓)記錄下來。
一旦該負(fù)瞬時電壓發(fā)生于該第四電源供應(yīng)端VDD4處，該第二輸出端OUT2處的電壓將轉(zhuǎn)態(tài)為高邏輯，并使該第二節(jié)點B處的電壓將轉(zhuǎn)態(tài)為低邏輯。隨即，在該第四電源供應(yīng)端VDD4處的電壓恢復(fù)正常電平后，在該第二輸出端OUT2處的電壓也無法恢復(fù)為低邏輯，也就是說，該瞬時電壓檢測電路1會將發(fā)生于該第四電源供應(yīng)端VDD4處的異常電壓(負(fù)的瞬時電壓)記錄下來。
一旦該負(fù)瞬時電壓發(fā)生于該第一電源供應(yīng)端VDD1處，該第五P型態(tài)MOS晶體管F5將被截止，致使節(jié)點B將轉(zhuǎn)態(tài)為低邏輯，并促使第六P型態(tài)MOS晶體管F6導(dǎo)通，使第二輸出端OUT2轉(zhuǎn)態(tài)為高邏輯。隨即，在該第一電源供應(yīng)端VDD1處的電壓恢復(fù)正常電平后，在該第二輸出端OUT2處的電壓也無法恢復(fù)為低邏輯，也就是說，該瞬時電壓檢測電路1會將發(fā)生于該第一電源供應(yīng)端VDD1處的異常電壓(負(fù)的瞬時電壓)記錄下來。
一旦該正瞬時電壓發(fā)生于該第二電源供應(yīng)端VDD2處，該第六P型態(tài)MOS晶體管F6將被導(dǎo)通，致使該第二輸出端OUT1將轉(zhuǎn)態(tài)為高邏輯，并截止第五P型態(tài)MOS晶體管F5，使該第二節(jié)點B轉(zhuǎn)態(tài)為低邏輯。隨即，在該第二電源供應(yīng)端VDD2處的電壓恢復(fù)正常電平后，在該第二輸出端OUT2處的電壓也無法恢復(fù)為低邏輯，也就是說，該瞬時電壓檢測電路1會將發(fā)生于該第二電源供應(yīng)端VDD2處的異常電壓(正的瞬時電壓)記錄下來。
值得注意的是當(dāng)異常電壓發(fā)生時，由于檢測電路采用對稱設(shè)計，所以不論正負(fù)電壓變化都可檢測。
在另一具體實施例中，如圖2所示的瞬時電壓檢測電路2，其電路架構(gòu)與各元件德操作原理與上述對瞬時電壓檢測電路1的說明相近。所不同的是，在該瞬時電壓檢測電路2中，所述第一型態(tài)MOS晶體管為N型態(tài)MOS晶體管，并且所述第二型態(tài)MOS晶體管為P型態(tài)MOS晶體管。并且，該第一電源供應(yīng)端VDD1與該第一接地端GND1的位置相置換，。該第二電源供應(yīng)端VDD2與該第二接地端GND2的位置相置換。此時，該復(fù)位裝置20所輸出的復(fù)位信號是一上拉信號(Pull-up signal)。在另一具體實施例中。圖2中的第三電源供應(yīng)端VDD3也可以更換為另一接地端，圖2中的第四電源供應(yīng)端VDD4也可以更換為另一接地端。
明顯地，根據(jù)本發(fā)明的瞬時電壓檢測電路能同時針對多個電源供應(yīng)端做監(jiān)控。根據(jù)本發(fā)明的瞬時電壓檢測電路基本上運用鎖存比較器(Latchcomparator)做為檢測單元，能有效地縮減整體檢測電路的尺寸。如上文所述，該第一裝置12與該第二裝置14所需使用到的復(fù)位裝置20與該第三裝置16、該第四裝置18所需使用到的復(fù)位裝置20為同一元件，也能有效地縮減整體檢測電路的尺寸。
需聲明的是，根據(jù)本發(fā)明的瞬時電壓檢測電路的各個元件，包含該復(fù)位裝置，均無須引用或參考該電子系統(tǒng)的供應(yīng)電源。因此，一旦瞬時電壓發(fā)生時，根據(jù)本發(fā)明的瞬時電壓檢測電路內(nèi)的各個元件，仍保持原有的電氣特性，進(jìn)而迅速、準(zhǔn)確地檢測到該瞬時電壓。此外，若要進(jìn)一步縮減根據(jù)本發(fā)明的瞬時電壓檢測電路的尺寸，無須使用靜電放電規(guī)范(ESD rule)，僅需在每個電源供應(yīng)端處分別串聯(lián)一個小阻抗值的電阻即可，阻抗值約為25～100歐姆(Ω)。
通過以上較佳具體實施例的詳述，能更加清楚描述本發(fā)明的特征與精神，而并非以上述所揭示的較佳具體實施例來對本發(fā)明的范疇加以限制。相反地，其目的是希望能涵蓋各種改變及具等效性的安排于本發(fā)明所要申請的專利范圍的范疇內(nèi)。
權(quán)利要求
1.一種瞬時電壓檢測電路，該電路針對一電子系統(tǒng)做檢測，該電子系統(tǒng)具有一第一電源供應(yīng)端、一第二電源供應(yīng)端、一第三電源供應(yīng)端、一第四電源供應(yīng)端、一第五電源供應(yīng)端以及一第六電源供應(yīng)端，該電路包含一第一裝置，該第一裝置包含一第一第一型態(tài)金屬氧化物半導(dǎo)體晶體管以及一第一第二型態(tài)金屬氧化物半導(dǎo)體晶體管，該第一第一型態(tài)金屬氧化物半導(dǎo)體晶體管耦合至該第一電源供應(yīng)端，該第一第二型態(tài)金屬氧化物半導(dǎo)體晶體管耦合于該第一第一型態(tài)金屬氧化物半導(dǎo)體晶體管與該第五電源供應(yīng)端之間并且以本身的一閘極柵極耦合至該第三電源供應(yīng)端，該第一裝置并且在該第一第一型態(tài)金屬氧化物半導(dǎo)體晶體管與該第一第二型態(tài)金屬氧化物半導(dǎo)體晶體管之間提供一第一輸出端；一第二裝置，該第二裝置包含一第二第一型態(tài)金屬氧化物半導(dǎo)體晶體管、一第三第一型態(tài)金屬氧化物半導(dǎo)體晶體管以及一第二第二型態(tài)金屬氧化物半導(dǎo)體晶體管，該第二第一型態(tài)金屬氧化物半導(dǎo)體晶體管耦合至該第二電源供應(yīng)端并且以本身的一柵極耦合至該第一輸出端，該第三第一型態(tài)金屬氧化物半導(dǎo)體晶體管與該第二第一型態(tài)金屬氧化物半導(dǎo)體晶體管并聯(lián)，該第二第二型態(tài)金屬氧化物半導(dǎo)體晶體管耦合于該第二第一型態(tài)金屬氧化物半導(dǎo)體晶體管與該第六電源供應(yīng)端之間并且以本身的一柵極耦合至該第四電源供應(yīng)端，該第一第一型態(tài)金屬氧化物半導(dǎo)體晶體管以本身的一柵極耦合至一第一節(jié)點，該第一節(jié)點置于該第二第一型態(tài)金屬氧化物半導(dǎo)體晶體管與該第二第二型態(tài)金屬氧化物半導(dǎo)體晶體管之間；以及一復(fù)位裝置，該復(fù)位裝置具有一耦合至該第三第一型態(tài)金屬氧化物半導(dǎo)體晶體管的一柵極的輸出，該復(fù)位裝置用以輸出一復(fù)位信號，進(jìn)而導(dǎo)通該第三第一型態(tài)金屬氧化物半導(dǎo)體晶體管，致使在該第一節(jié)點處的電壓為一第一邏輯狀態(tài)，并且在該第一輸出端處的電壓鎖定于一第二邏輯狀態(tài)；其中，一旦一負(fù)的瞬時電壓發(fā)生于該第三電源供應(yīng)端處，在該第一節(jié)點處的電壓將轉(zhuǎn)態(tài)為該第二邏輯狀態(tài)，致使在該第一輸出端處的電壓將轉(zhuǎn)態(tài)為該第一邏輯狀態(tài)；其中，一旦一正的瞬時電壓發(fā)生于該第四電源供應(yīng)端處，在該第一節(jié)點處的電壓將轉(zhuǎn)態(tài)為該第二邏輯狀態(tài)，致使在該第一輸出端處的電壓將轉(zhuǎn)態(tài)為該第一邏輯狀態(tài)；其中，一旦該正的瞬時電壓發(fā)生于該第一電源供應(yīng)端處，該第一第一型態(tài)金屬氧化物半導(dǎo)體晶體管將被導(dǎo)通，致使該第一輸出端將轉(zhuǎn)態(tài)為該第一邏輯狀態(tài)；并且其中，一旦該負(fù)的瞬時電壓發(fā)生于該第二電源供應(yīng)端處，該第一第一型態(tài)金屬氧化物半導(dǎo)體晶體管將被導(dǎo)通，致使該第一輸出端將轉(zhuǎn)態(tài)為該第一邏輯狀態(tài)。
2.如權(quán)利要求1所述的瞬時電壓檢測電路，進(jìn)一步包含一第三裝置，該第三裝置包含一第四第一型態(tài)金屬氧化物半導(dǎo)體晶體管、一第五第一型態(tài)金屬氧化物半導(dǎo)體晶體管以及一第三第二型態(tài)金屬氧化物半導(dǎo)體晶體管，該第四第一型態(tài)金屬氧化物半導(dǎo)體晶體管耦合至該第一電源供應(yīng)端，該第五第一型態(tài)金屬氧化物半導(dǎo)體晶體管與該第四第一型態(tài)金屬氧化物半導(dǎo)體晶體管并聯(lián)，該第三第二型態(tài)金屬氧化物半導(dǎo)體晶體管耦合于該第四第一型態(tài)MOS晶體管與該第五電源供應(yīng)端之間并且以本身的一柵極耦合至該第三電源供應(yīng)端；以及一第四裝置，該第四裝置包含一第六第一型態(tài)金屬氧化物半導(dǎo)體晶體管以及一第四第二型態(tài)金屬氧化物半導(dǎo)體晶體管，該第六第一型態(tài)金屬氧化物半導(dǎo)體晶體管耦合至該第二電源供應(yīng)端并且以其本身的一柵極耦合至一第二節(jié)點，該第二節(jié)點置于該第四第一型態(tài)金屬氧化物半導(dǎo)體晶體管與該第三第二型態(tài)金屬氧化物半導(dǎo)體晶體管之間，該第四第二型態(tài)金屬氧化物半導(dǎo)體晶體管耦合于該第六第一型態(tài)金屬氧化物半導(dǎo)體晶體管與該第六電源供應(yīng)端之間并且以其本身的一柵極耦合至該第四電源供應(yīng)端，該第四裝置并且在該第六第一型態(tài)金屬氧化物半導(dǎo)體晶體管與該第四第二型態(tài)金屬氧化物半導(dǎo)體晶體管之間提供一第二輸出端，該第六第一型態(tài)金屬氧化物半導(dǎo)體晶體管以其本身的一柵極耦合至該第二輸出端，其中，該復(fù)位裝置并且以其本身的輸出耦合至該第四第一型態(tài)MOS晶體管的一柵極，并且輸出該復(fù)位信號進(jìn)而導(dǎo)通該第四第一型態(tài)MOS晶體管，致使在該第二節(jié)點處的電壓為該第一邏輯狀態(tài)，并且在該第二輸出端處的電壓鎖定于該第二邏輯狀態(tài)；并且其中，一旦該正的瞬時電壓發(fā)生于該第三電源供應(yīng)端處，在該第二節(jié)點處的電壓將轉(zhuǎn)態(tài)為該第二邏輯狀態(tài)，致使在該第二輸出端處的電壓將轉(zhuǎn)態(tài)為該第一邏輯狀態(tài)；其中，一旦該負(fù)的瞬時電壓發(fā)生于該第四電源供應(yīng)端處，該第二節(jié)點處的電壓將轉(zhuǎn)態(tài)為該第二邏輯狀態(tài)，致使在該第二輸出端處的電壓將轉(zhuǎn)態(tài)為該第一邏輯狀態(tài)；其中，一旦該負(fù)的瞬時電壓發(fā)生于該第一電源供應(yīng)端處，該第六第一型態(tài)金屬氧化物半導(dǎo)體晶體管將被導(dǎo)通，致使在該第二輸出端處的電壓將轉(zhuǎn)態(tài)為該第一邏輯狀態(tài)；并且其中，一旦該正的瞬時電壓發(fā)生于該第二電源供應(yīng)端，該第六第一型態(tài)金屬氧化物半導(dǎo)體晶體管將被導(dǎo)通，致使在該第二輸出端處的電壓轉(zhuǎn)態(tài)為該第一邏輯狀態(tài)。
3.如權(quán)利要求2所述的瞬時電壓檢測電路，其中該電子系統(tǒng)正常運作時，該第一電源供應(yīng)端的電壓大致上等于該第二電源供應(yīng)端的電壓，該第三電源供應(yīng)端的電壓大致上等于該第四電源供應(yīng)端的電壓，并且該第五電源供應(yīng)端的電壓大致上等于該第六電源供應(yīng)端的電壓。
4.如權(quán)利要求3所述的瞬時電壓檢測電路，其中該復(fù)位信號是一下拉信號，所述第一型態(tài)金屬氧化物半導(dǎo)體晶體管為P型態(tài)金屬氧化物半導(dǎo)體晶體管，所述第二型態(tài)金屬氧化物半導(dǎo)體晶體管為N型態(tài)金屬氧化物半導(dǎo)體晶體管，該第一邏輯狀態(tài)為高邏輯，該第二邏輯狀態(tài)為低邏輯，并且該五電源供應(yīng)端與該第六電源供應(yīng)端分別為一接地端。
5.如權(quán)利要求3所述的瞬時電壓檢測電路，其中該復(fù)位信號是一上拉信號，所述第一型態(tài)金屬氧化物半導(dǎo)體晶體管為N型態(tài)金屬氧化物半導(dǎo)體晶體管，所述第二型態(tài)金屬氧化物半導(dǎo)體晶體管為P型態(tài)金屬氧化物半導(dǎo)體晶體管，該第一邏輯狀態(tài)為低邏輯，該第二邏輯狀態(tài)為高邏輯，并且該第一電源供應(yīng)端與該第二電源供應(yīng)端分別為一接地端。
6.如權(quán)利要求5所述的瞬時電壓檢測電路，其中該第三電源供應(yīng)端與該第四電源供應(yīng)端分別為一接地端。
全文摘要
本發(fā)明提供一種針對多重電源供應(yīng)端的瞬時電壓檢測電路，該電路針對一電子系統(tǒng)做檢測。該電子系統(tǒng)具有一第一電源供應(yīng)端、一第二電源供應(yīng)端、一第三電源供應(yīng)端、一第四電源供應(yīng)端、一第一接地端以及一第二接地端。該電路包括含有多個MOS晶體管的第一裝置和第二裝置及一復(fù)位裝置。該電子系統(tǒng)正常運作時，該第一電源供應(yīng)端的電壓大致上等于該第二電源供應(yīng)端的電壓，該第三電源供應(yīng)端的電壓大致上等于該第四電源供應(yīng)端的電壓，并且該第一接地端的電壓大致上等于該第二接地端的電壓。根據(jù)本發(fā)明的瞬時電壓檢測電路，可以檢測到一旦發(fā)生于該第一電源供應(yīng)端、該第二電源供應(yīng)端、該第三電源供應(yīng)端以及該第四電源供應(yīng)端處的正的或負(fù)的瞬時電壓。
文檔編號H02H9/04GK1743853SQ20041007488
公開日2006年3月8日 申請日期2004年8月30日 優(yōu)先權(quán)日2004年8月30日
發(fā)明者周國煜 申請人:聯(lián)詠科技股份有限公司