ve)光電二極管部分(例如，對應于圖2的光電二極管201或202)。光電二極管區(qū)301可以包括大概位于像素300的中心的反圓頂(ant1-dome，AD)注入和RPW補償開口區(qū)310。光電二極管區(qū)301通過STI區(qū)299與周圍像素的相似區(qū)域隔離。這示例僅僅是例示性的，并且如果期望的話，可以使用任何類型的像素隔離(諸如適合的注入或深槽隔離DTI)。通過區(qū)域302(對應于圖2的柵極206或207)示出電荷轉(zhuǎn)移柵極，所述區(qū)域302與n+型摻雜浮動擴散區(qū)311 (對應于節(jié)點213)交界。轉(zhuǎn)移柵極302可以具有注入下面的區(qū)域312，其形成改進像素的電荷轉(zhuǎn)移效率的電荷阱。通過虛線313表示用于注入微型η阱區(qū)的掩模開口。微型η阱區(qū)可以是像素襯底中的η型輕摻雜區(qū)，并且此處有時可以被稱為微型η阱、小型η阱、或簡稱為像素的η阱。重置晶體管和SF晶體管可以放置在像素300的STI隔離主干區(qū)303中。ρ+型摻雜M0SFET源極跟隨器晶體管的源極和漏極分別由區(qū)域307和308示出。區(qū)域307連接到像素地。M0SFET源極跟隨器晶體管柵極由區(qū)域305(對應于圖2的源極跟隨器203)示出。相似地，η溝道M0SFET重置晶體管具有η+型摻雜源極和漏極區(qū)306和對應的柵極區(qū)304(例如，對應于重置晶體管205)。為了簡明的目的，已經(jīng)省略了像素布線，而將接觸通孔309到像素活動區(qū)的放置表示為黑圈。
[0042]在另一個適合的布置中，轉(zhuǎn)移柵極區(qū)302可以沿著垂直于電荷轉(zhuǎn)移方向的方向擴展。在這種情況下，電荷轉(zhuǎn)移阱312可以擴展，以在其中保持更多電荷。在轉(zhuǎn)移柵極設計中采用此阱改進浮動擴散電壓擺幅裕度。Hynecek(美國專利號8159011)(其作為引用并入此處)中為η溝道型源極跟隨器像素而解釋了這種類型的改進的示例。然而，這個版本的設計犧牲了一些光電二極管電荷存儲阱能力。而在另一個適合的布置中，可以在位于陣列的相鄰行中的光電二極管而不是相同行的相鄰的光電二極管之間共享電路，如圖3中示出的。
[0043]圖4是圖2和圖3中示出的類型的像素的例示性剖面圖。如圖4中所示的，剖面圖通過圖3的線A ’ -A”取得。像素400 (對應于圖2的像素電路200和圖3的像素拓撲結構300)可以形成在具有P+型摻雜層402的襯底401上，所述p+型摻雜層402沉積于其背表面以將交界狀態(tài)產(chǎn)生的暗電流最小化。例如，外延層405可以要么是ρ型輕摻雜的要么是η型輕摻雜的。襯底由將晶體管柵極與襯底隔離的氧化物層403覆蓋。此層也延伸到STI隔離區(qū)404(對應于圖3的區(qū)299)中。ρ+型摻雜RPW區(qū)406可以為電子提供勢皇，將電子流轉(zhuǎn)到光電二極管存儲阱(為了簡明的目的未示出)中。區(qū)域406可以將微型η阱區(qū)407與襯底隔離。RPW層406的另一個重要功能是增加光電二極管的電荷存儲能力。然而，層406需要開口(例如，圖3中所示的AD區(qū)310)以允許基體(bulk)產(chǎn)生的電子(例如在區(qū)域405中)流入光電二極管的存儲阱。
[0044]n+型摻雜區(qū)409形成相應的η溝道M0SFET重置晶體管的源極和漏極端子。區(qū)域409中的一個(漏極)還提供與微型η阱區(qū)407的偏置連接，其可以是移動電荷完全耗盡的或僅僅是移動電荷部分耗盡的。η溝道M0SFET重置晶體管的柵極由區(qū)域413示出。Ρ溝道M0SFET源極跟隨器晶體管由Ρ+型摻雜源極411和ρ+型摻雜漏極410形成。M0SFET源極跟隨器晶體管的漏極連接到地或?qū)⑾袼乇舜烁綦x的Ρ+型摻雜襯底區(qū)(為了簡明的目的未示出hMOSFET源極跟隨器晶體管的柵極(對應于圖2的源極跟隨器柵極203)由區(qū)域412示出。襯底和柵極由用于隔離各種金屬層互連的層間氧化物層覆蓋。為了簡明的目的，僅示出單個層414以及填充接觸孔415的金屬連接物416。
[0045]圖5示出了ρ溝道M0SFET源極跟隨器晶體管(例如，晶體管203)處的主干所切的像素的簡化的剖面?zhèn)葓D500。襯底501包括用于減小交界狀態(tài)產(chǎn)生的暗電流的p+型摻雜層502。柵極氧化物隔離層由區(qū)域503示出，所述區(qū)域503還填充STI區(qū)504。!!-型輕摻雜或ρ-型輕摻雜外延層由區(qū)域505示出。p+型摻雜微型η阱隔離RPW區(qū)由層506示出，而包含ρ溝道M0SFET源極跟隨器晶體管的微型η阱由區(qū)域507示出。ρ溝道M0SFET源極跟隨器晶體管的柵極由區(qū)域508示出。像素隔離使用ρ+型摻雜區(qū)509完成，其可以位于STI區(qū)504之下或替代地直接處于晶體管主干(未在圖5的示例中示出)之下的中間。
[0046]在另一個適合的布置中，像素可以設置有四個光電二極管，其對應的電荷轉(zhuǎn)移柵極共享公共的浮動擴散節(jié)點。圖6是例示性像素布局圖，示出了4路共享的光電二極管像素拓撲結構600的簡化的頂視圖。活動的光電二極管區(qū)由區(qū)域601示出并且具有大概位于像素光電二極管區(qū)的中心的反圓頂(AD)注入和RPW補償開口區(qū)610。區(qū)域601可以通過STI隔離區(qū)與周圍的像素的相似區(qū)域隔離。然而，可以使用其它類型的像素隔離，諸如適合的注入或深槽隔離(DTI)。電荷轉(zhuǎn)移柵極由區(qū)域602示出，區(qū)域602與η+型摻雜浮動擴散區(qū)611交界。轉(zhuǎn)移柵極可以具有注入下面的區(qū)域612，其形成改進電荷轉(zhuǎn)移效率的電荷阱。η溝道M0SFET重置晶體管和ρ溝道M0SFET源極跟隨器晶體管放置在STI隔離的主干區(qū)603中。ρ+型摻雜M0SFET源極跟隨器晶體管源極和漏極分別通過區(qū)域607和608示出。區(qū)域607可以連接到像素地。
[0047]在圖6的示例中，ρ溝道M0SFET源極跟隨器晶體管由區(qū)域605示出。相似地，η溝道MOSFET重置晶體管具有n+型摻雜源極區(qū)606和與浮動擴散區(qū)611公共(共享)的漏極區(qū)。η溝道M0SFET重置晶體管柵極由區(qū)域604示出。為了簡明的目的，已經(jīng)省略了相關聯(lián)的像素布線。然而，接觸通孔放置609由黑圈表示。用于形成完全耗盡或僅僅部分耗盡的微型η阱的掩模由通過虛線613界定的區(qū)域表示。相對于常規(guī)的傳感器的此4路共享的光電二極管布局的主要優(yōu)勢是不那么迫切需要相應的晶體管設計規(guī)則和更大的光電二極管電荷存儲能力。
[0048]為了完整的目的，圖7示出了在ρ溝道MOSFET源極跟隨器晶體管的源極端子之下的完全耗盡的微型η阱內(nèi)的電勢和能帶例示性圖。圖700代表微型η阱區(qū)內(nèi)的各種偏置電勢和空穴的勢皇。簡化的源極端子之下的能帶圖由曲線701代表。晶體管源極結深度表示為Xj702。微型η阱內(nèi)的η型摻雜注入劑僅用于形成空穴703的勢皇，因此迫使空穴從源極沿著晶體管溝道(垂直于圖的圖畫平面)流向偏置為地電勢的漏極。足夠高的勢皇因此防止晶體管源極短路到地(RPW區(qū))。當施加電流偏置時，出現(xiàn)在晶體管源極上的電壓電平示出為空穴Vs 704的準費密(Quasi Fermi)能級電勢。微型η阱的參考偏置由電子Vref 705的準費密能級電勢表示。微型η阱深度表示為區(qū)域Xmin 706。微型η阱完全耗盡區(qū)的大概的恒定深度和其比起柵極氧化物厚度來相對大的值確保源極跟隨器的線性和源極跟隨器緩沖器的高的、接近一的增益。因此，清楚的是，完全耗盡微型η阱的并入對于像素不呈現(xiàn)任何問題，不占用任何額外的有價值的像素面積，并且不導致任何問題，諸如電子的注入或額外的暗電流的產(chǎn)生，額外的暗電流會添加到光電二極管的暗電流中并因此使傳感器性能降級。微型η阱也可以僅僅是移動電荷部分耗盡的。
[0049]在一些情況下，不為源極跟隨器使用ρ溝道MOSFET晶體管可以是有優(yōu)勢的，這需要將微型η阱并入像素中。在這樣的布置中，可以使用P溝道JFET晶體管作為源極跟隨器晶體管并且可以直接將JFET晶體管放置到浮動擴散電荷檢測節(jié)點中。JFET晶體管沒有RTS噪聲，具有合理的Gm，具有適合的閾值電壓，并且在此實現(xiàn)方式中具有接近一的電壓增益。
[0050]圖8示出了對像素拓撲結構的此修改的示例性布局圖。如圖8中所示，像素拓撲結構800代表4路共享的光電二極管像素的簡化的頂視圖?；顒拥墓怆姸O管區(qū)由區(qū)域801示出