端子，耦合到所述ρ溝道JFET源極跟隨器晶體管的漏極端子。
[0021]根據一個實施例，所述η溝道JFET重置晶體管耦合在所述浮動擴散區(qū)和電壓偏置列線之間。
[0022]根據一個實施例，所述ρ溝道JFET源極跟隨器晶體管具有由所述半導體襯底上的所述浮動擴散區(qū)包圍的η+型摻雜柵極區(qū)和形成在所述η+型摻雜柵極區(qū)下的ρ型摻雜溝道區(qū)。
[0023]根據一個實施例，所述ρ溝道JFET源極跟隨器晶體管的所述η+型摻雜柵極區(qū)在不用導線的情況下電耦合到所述浮動擴散區(qū)。
[0024]根據一個實施例，所述圖像傳感器像素電路還包括:Ρ+型退化摻雜層，形成于光電二極管區(qū)之下并且連接到接地端子，其中所述Ρ+型退化摻雜層具有通過具有關于所述Ρ+型退化摻雜層的相反的極性的補償注入劑形成的開口，并且其中所述Ρ+型退化摻雜層在所述浮動擴散區(qū)之下延伸以形成勢皇，所述勢皇被配置為通過防止光產生的電子從所述半導體襯底的基體部分進入所述浮動擴散區(qū)而將所述浮動擴散區(qū)與所述半導體襯底的所述基體部分隔咼。
[0025]根據本實用新型的另一個方面，提供一種處理器系統，包括:中央處理單元;存儲器;輸入/輸出電路；以及成像設備。其中所述成像設備包括:像素陣列，具有形成于半導體襯底上的至少一個像素電路；以及透鏡，將圖像聚焦到所述像素陣列上。其中所述至少一個像素電路包括:光電二極管區(qū)，響應于圖像光產生電荷;浮動擴散區(qū)；電荷轉移晶體管，被配置為將所產生的電荷從所述光電二極管區(qū)轉移到所述浮動擴散區(qū)；η溝道結型柵極場效應JFET源極跟隨器晶體管，形成于所述半導體襯底上的所述浮動擴散區(qū)內；以及ρ溝道JFET重置晶體管，耦合到所述浮動擴散區(qū)并且被配置為將所述浮動擴散區(qū)重置到重置電壓。
[0026]根據一個實施例，所述η溝道JFET源極跟隨器晶體管具有被所述半導體襯底上的所述浮動擴散區(qū)包圍的Ρ+型摻雜柵極區(qū)以及形成于所述Ρ+型摻雜柵極區(qū)下的η型摻雜溝道區(qū)。
[0027]根據一個實施例，所述η溝道JFET源極跟隨器晶體管的所述ρ+型摻雜柵極區(qū)在不用導線的情況下電連接到所述浮動擴散區(qū)。
[0028]本實用新型的一個優(yōu)點是像素可以在不具有行選擇晶體管的情況下形成以增加光電二極管的面積和電荷存儲能力。
【附圖說明】
[0029]圖1是常規(guī)的圖像傳感器像素的簡化的電路圖，具有共享相同的像素電路的兩個光電二極管，所述像素電路包括兩個轉移柵極、金屬氧化物半導體場效應晶體管(M0SFET)源極跟隨器、尋址晶體管和重置晶體管。
[0030]圖2是圖像傳感器像素的例示性電路圖，具有共享公共的浮動擴散區(qū)的兩個光電二極管，具有兩個電荷轉移晶體管、源極跟隨器晶體管和重置晶體管，其中根據本實用新型的實施例，源極跟隨器晶體管是P溝道型晶體管。
[0031]圖3是兩個光電二極管的例示性布局圖，具有每個共享的浮動擴散區(qū)像素拓撲結構(例如具有圖2中所示的類型的電路的像素)相應的轉移柵極，其中根據本實用新型的實施例，P溝道型M0SFET源極跟隨器晶體管和η溝道型M0SFET重置晶體管位于光電二極管行之間的淺槽隔離(STI)主干(trunk)。
[0032]圖4是圖2和圖3中所示的類型的像素沿著圖3的線A’-A”的例示性剖面圖，其中微型η阱區(qū)與ρ溝道型M0SFET源極跟隨器晶體管一起形成。在微型η阱區(qū)和n+型摻雜M0SFET重置晶體管之間設置連接。根據本實用新型的實施例設置P+型摻雜RPW層。
[0033]圖5是圖2和圖3中所示的類型的像素跨過根據本實用新型的實施例的像素中的ρ溝道型M0SFET源極跟隨器晶體管的位置處的STI隔離主干的例示性剖面圖。
[0034]圖6是四個光電二極管的例示性布局圖，具有每個共享的浮動擴散區(qū)像素拓撲結構相應的電荷轉移柵極，其中根據本實用新型的實施例，P溝道型M0SFET源極跟隨器晶體管和η溝道型M0SFET重置晶體管位于光電二極管行之間的淺槽隔離(STI)主干。
[0035]圖7是根據本實用新型的實施例，示出了圖2到圖6中所示的類型的ρ溝道型M0SFET源極跟隨器晶體管之下的完全耗盡微型η阱中的偏置電勢的例示性圖和能帶圖。
[0036]圖8是四個光電二極管的例示性布局圖，具有每個共享的浮動擴散區(qū)像素拓撲結構相應的電荷轉移柵極，其中根據本實用新型的實施例，像素源極跟隨器是直接位于浮動擴散電荷檢測區(qū)內的Ρ溝道結型柵極場效應晶體管(JFET)。
[0037]圖9是根據本實用新型的實施例，采用圖2到圖8的圖像傳感器像素的處理器系統的框圖。
【具體實施方式】
[0038]圖2中示出了例示性圖像傳感器像素的簡化的電路圖，所述圖像傳感器像素具有共享公共的浮動擴散節(jié)點的具有相應的電荷轉移柵極的兩個光電二極管。如圖2中所示，像素電路200可以包括共享相同的浮動擴散節(jié)點213 (此處有時被稱為電荷儲存節(jié)點213、電荷儲存區(qū)213、浮動擴散213、浮動擴散區(qū)213或浮動擴散結區(qū)213)的第一光電二極管201 (Η) 1)和第二光電二極管202(PD2)。此示例僅僅是例示性的，并且如果期望的話，像素200可以包括任何要求的數量的共享公共的電荷檢測電路的光電二極管(例如，四個或更多光電二極管)。像素200可以包括具有耦合到浮動擴散節(jié)點213的柵極端子的源極跟隨器(SF)晶體管203。源極跟隨器晶體管203可以是ρ溝道型M0SFET(例如，具有ρ型摻雜溝道區(qū)的M0SFET晶體管)。源極跟隨器203的漏極可以耦合到接地(GND)端子204，而源極跟隨器晶體管203的源極端子連接到公共的列信號線208(例如，由像素陣列的相應列中的所有像素共享的列讀出線)。
[0039]電荷檢測節(jié)點213可以由耦合到列參考偏置線209(例如，其上斷言偏置電壓Vref)的η溝道型M0SFET晶體管205(例如，具有η型摻雜溝道區(qū)的M0SFET)重置。來自光電二極管201和202的電荷分別通過電荷轉移晶體管206和207轉移到浮動擴散節(jié)點213上。重置晶體管柵極205可以接收來自行重置線210上的行控制電路(為了簡明的目的未示出)的重置控制信號。電荷轉移晶體管206和207可以接收分別來自行重置線211和212上的行控制電路的電荷轉移控制信號。在圖2的示例中，沒有形成行尋址晶體管(例如，行選擇晶體管)或相應的行選擇控制線(例如，節(jié)約像素中的空間)。因此，清楚的是，每對兩個光電二極管總共包括4個晶體管，每個像素PD 2個晶體管。當與常規(guī)的圖像像素比較時，這導致可觀地節(jié)約了有價值的像素面積，所述節(jié)約的面積可以分配給光電二極管，導致增加的電荷存儲能力。
[0040]此像素布置的操作的魯棒性源于所有的非尋址行像素讓其重置晶體管205恒定地開啟而只有尋址行像素讓其重置晶體管205關閉這一事實。這使所有來自非尋址像素的溢出(overflow)電荷安全地漏到重置電壓參考偏置線209上并且從陣列漏出到相關聯的電源。對于尋址像素信號不可以存在任何干擾。另外，當重置晶體管205關閉時，此晶體管的柵極到漏極的電容性耦合使小的饋通信號輸入到浮動擴散電荷檢測節(jié)點213上。這開啟尋址像素行的源極跟隨器晶體管203并且提供了相同列中的尋址源極跟隨器晶體管203和非尋址源極跟隨器晶體管203之間的安全的操作裕度。作為結果的輸出信號然后準備作為相關雙采樣(CDS)操作的參考被取樣。當光產生信號電荷轉移到尋址行的浮動擴散節(jié)點213上時，非尋址源極跟隨器晶體管柵極203和尋址源極跟隨器晶體管柵極203之間的電壓裕度更大幅地增大，使得對于非尋址線沒有干擾可以發(fā)生，即使對于具有相對高幅度的信號。
[0041]圖3是具有ρ溝道型M0SFET源極跟隨器晶體管203和2個光電二極管共享配置的像素電路200的拓撲結構的例示性布局圖的示例。如圖3所示，像素300 (對應于圖2的像素200)可以具有如區(qū)域301所示的活動的(ac t i