半導(dǎo)體器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，特別是涉及一種具有高迀移率鰭片的FinFET及其制造方法。
【背景技術(shù)】
[0002]隨著器件尺寸等比例縮減至22nm技術(shù)以及以下，諸如鰭片場效應(yīng)晶體管(FinFET)和三柵(tr1-gate)器件的三維多柵器件成為最有前途的新器件技術(shù)之一，這些結(jié)構(gòu)增強(qiáng)了柵極控制能力、抑制了漏電與短溝道效應(yīng)。
[0003]對于傳統(tǒng)工藝而言，通過如下的步驟來對包括FinFET、tr1-gate器件的CMOS器件進(jìn)行柵極圖形化以及形成接觸，以便實(shí)現(xiàn)隔離的功能器件:
[0004]1、采用布線-切割(line-and-cut)雙光刻圖形化技術(shù)以及隨后刻蝕柵極堆疊來對柵極圖形化；
[0005]2、采用統(tǒng)一特征尺寸和節(jié)距(pitch)來沿一個方向印刷用于柵極圖形化的平行線條；
[0006]3、僅在預(yù)定的網(wǎng)格節(jié)點(diǎn)處布置柵極線端(尖端)；
[0007]4、通過在形成器件間絕緣介質(zhì)層之后光刻以及刻蝕來形成用于器件柵極電極和源/漏極的導(dǎo)電接觸孔。
[0008]上述方法具有一些優(yōu)點(diǎn):
[0009]1、簡化了適用于特殊照明模式的光刻；
[0010]2、消除了使光刻、刻蝕和OPC復(fù)雜化的許多鄰近效應(yīng)。
[0011]FinFET和三柵器件與平面CMOS器件不同，是三維(3D)器件。通常，通過選擇性干法或者濕法刻蝕在體襯底或者SOI襯底上形成半導(dǎo)體鰭片，然后橫跨鰭片而形成柵極堆疊。三維三柵晶體管在垂直鰭片結(jié)構(gòu)的三個側(cè)邊上均形成了導(dǎo)電溝道，由此提供了“全耗盡”運(yùn)行模式。三柵晶體管也可以具有連接起來的多個鰭片以增大用于更高性能的總驅(qū)動能力。
[0012]然而，隨著FinFET器件進(jìn)入22nm技術(shù)節(jié)點(diǎn)并且進(jìn)一步縮減，對于3D FinFET、尤其是對于SOI FinFET而言，難以形成具有合適的應(yīng)力的Si或SiGe鰭片結(jié)構(gòu)，或者諸如在Si襯底上形成諸如GaAs、GaN等II1-V族化合物半導(dǎo)體材料。這是因?yàn)镾i相對而言是硬質(zhì)材料，(晶格失配的)高迀移率材料的外延生長可以導(dǎo)致位錯，使得襯底中的Si或SiGe與上方外延生長的其他高迀移率材質(zhì)的鰭片結(jié)構(gòu)之間存在較大的界面缺陷，應(yīng)變增大、可靠性降低。

【發(fā)明內(nèi)容】

[0013]由上所述，本發(fā)明的目的在于克服上述技術(shù)困難，提高FinFET器件高迀移率材料的鰭片結(jié)構(gòu)與襯底之間界面的可靠性。
[0014]為此，本發(fā)明提供了一種半導(dǎo)體器件，包括在襯底上沿第一方向延伸分布的多個鰭片結(jié)構(gòu)、橫跨多個鰭片結(jié)構(gòu)沿第二方向延伸分布的柵極堆疊結(jié)構(gòu)、在柵極堆疊結(jié)構(gòu)沿第一方向兩側(cè)的源漏區(qū)，其中，襯底與多個鰭片結(jié)構(gòu)之間界面處具有多孔結(jié)構(gòu)。
[0015]其中，多孔結(jié)構(gòu)的多孔率為55%?70%。
[0016]其中，多個鰭片結(jié)構(gòu)的晶格常數(shù)不同于襯底。其中，多個鰭片結(jié)構(gòu)的材料選自S1、SiGe、SiGeC、SiC、S1:H、II1-V族化合物半導(dǎo)體、I1-VI族化合物半導(dǎo)體的任一種及其組合。
[0017]其中，多個鰭片結(jié)構(gòu)與多孔結(jié)構(gòu)之間還具有緩沖層。
[0018]其中，襯底為具有4?10度傾斜角的P+襯底。
[0019]本發(fā)明還提供了一種半導(dǎo)體器件制造方法，包括:
[0020]在襯底上形成沿第一方向延伸分布的多個第一鰭片結(jié)構(gòu)；
[0021]在多個第一鰭片結(jié)構(gòu)之間填充絕緣層，并平坦化直至暴露多個第一鰭片結(jié)構(gòu)；
[0022]刻蝕去除多個第一鰭片結(jié)構(gòu)，形成暴露襯底的溝槽，并在襯底表面中形成多孔結(jié)構(gòu)；
[0023]生長外延層填充溝槽和多孔結(jié)構(gòu)；
[0024]刻蝕去除部分絕緣層，暴露外延層的頂部和一部分側(cè)壁以形成多個第二鰭片結(jié)構(gòu)。
[0025]其中，刻蝕去除多個第一鰭片結(jié)構(gòu)的刻蝕工藝包括電化學(xué)刻蝕、等離子干法刻蝕、反應(yīng)離子刻蝕。
[0026]其中，電化學(xué)刻蝕溶液包含刻蝕劑和清除劑，刻蝕劑選自包含有Br、Br2, SO42、Cl-、PO33、Cr2O72、CrO42、Cr3、CrO2、OH、F、異丙醇基團(tuán)之中的任一種及其組合，清除劑選自含有巰基(-SH)的氨基酸類化合物、苯酚、無機(jī)亞砷酸、二甲基酰胺、乙醇的任一種及其組合。
[0027]其中，生長外延層之前進(jìn)一步包括，在多孔結(jié)構(gòu)上形成緩沖層，緩沖層的晶格常數(shù)介于外延層與襯底之間。
[0028]其中，外延層的晶格常數(shù)不同于襯底。其中，外延層的材料選自S1、SiGe、SiGeC、SiC、S1:H、II1-V族化合物半導(dǎo)體、I1-VI族化合物半導(dǎo)體的任一種及其組合。
[0029]其中，襯底為具有4?10度傾斜角的P+襯底。
[0030]其中，多孔結(jié)構(gòu)的多孔率為55%?70%。
[0031]其中，形成多個第二鰭片結(jié)構(gòu)之后進(jìn)一步包括，形成橫跨多個鰭片結(jié)構(gòu)沿第二方向延伸分布的柵極堆疊結(jié)構(gòu)，以及形成在柵極堆疊結(jié)構(gòu)沿第一方向兩側(cè)的源漏區(qū)。
[0032]依照本發(fā)明的半導(dǎo)體器件及其制造方法，通過電化學(xué)刻蝕工藝在襯底表面形成多孔結(jié)構(gòu)之后再外延生長鰭片結(jié)構(gòu)，通過填充了外延層的多孔結(jié)構(gòu)吸收一部分失配應(yīng)變以允許上部鰭片結(jié)構(gòu)弛豫，提高FinFET器件高迀移率材料的鰭片結(jié)構(gòu)與襯底之間界面的可靠性。
【附圖說明】
[0033]以下參照附圖來詳細(xì)說明本發(fā)明的技術(shù)方案，其中:
[0034]圖1至圖5為依照本發(fā)明的半導(dǎo)體器件的制造方法各步驟的示意圖。
【具體實(shí)施方式】
[0035]以下參照附圖并結(jié)合示意性的實(shí)施例來詳細(xì)說明本發(fā)明技術(shù)方案的特征及其技術(shù)效果，公開了能提高FinFET器件高迀移率材料的鰭片結(jié)構(gòu)與襯底之間界面的可靠性的FinFET及其制造方法。需要指出的是，類似的附圖標(biāo)記表示類似的結(jié)構(gòu)，本申請中所用的術(shù)語“第一”、“第二”、“上”、“下”等等可用于修飾各種器件結(jié)構(gòu)或制造工序。這些修飾除非特別說明并非暗示所修飾器件結(jié)構(gòu)或制造工序的空間、次序或?qū)蛹夑P(guān)系。
[0036]值得注意的是，以下附圖1至圖5中，每個圖的左部所示為器件的頂視圖，右部所示為沿頂視圖中Α1-ΑΓ剖面線(垂直鰭片延伸分布的第一方向的剖面線，也即沿第二方向，穿過柵極堆疊結(jié)構(gòu))得到的剖視圖。
[0037]如圖1所示，在襯底I上形成多個第一鰭片1F。提供襯底1，襯底I依照器件用途需要而合理選擇，可包括單晶體娃(Si)、單晶體鍺(Ge)、SO1、GeO1、應(yīng)變娃(Strained Si)、鍺硅(SiGe)，或是化合物半導(dǎo)體材料，例如氮化鎵(GaN)、砷化鎵(GaAs)、磷化銦(InP)、銻化銦(InSb)，以及碳基半導(dǎo)體例如石墨烯、SiC、碳納管等等。出于與CMOS工藝兼容的考慮，襯底I優(yōu)選地為體Si或SOI。優(yōu)選地，在襯底I上通過LPCVD、PECVD、HDPCVD、MOCVD、MBE、ALD、蒸發(fā)、濺射等常規(guī)工藝形成硬掩模層(未示出)，其材料可以選自氧化硅、氮化硅、氮氧化硅、非晶碳、類金剛石無定形碳(DLC)等及其組合。在絕緣材料上通過旋涂、噴涂、絲網(wǎng)印刷等工藝形成聚合物材料的光刻膠，隨后采用預(yù)設(shè)的模板曝光、顯影，得到多個平行的光刻膠線條。以光刻膠線條為掩模，對絕緣材料進(jìn)行干法刻蝕，在襯底I形成多個平行的絕緣材料線條構(gòu)成的第一硬掩模線條，沿第一方向延伸分布。例如，硬掩模線條自身的長度/寬度(沿圖1中Α1-ΑΓ方向，也即沿最終器件柵極堆疊延伸方向或稱作第二方向)為50?200nm，平行線條之間的間距、節(jié)距為10?50nm。雖然本發(fā)明圖示中均顯示了周期性的線條，然而實(shí)際上可以依據(jù)版圖設(shè)計需要合理設(shè)置線條自身寬度與節(jié)距，也即線條布局可以是離散、分立的。隨后，以硬掩模層圖形為掩模，刻蝕襯底1，在襯底I中形成多個沿第一方向平行分布的第一溝槽IG以及第一溝槽IG之間剩余的襯底I材料所構(gòu)成的第一鰭片1F。溝槽IG的深寬比優(yōu)選地大于5:1。在本發(fā)明一個實(shí)施例中，刻蝕工藝可以是濕法腐蝕，對于Si(單晶體Si或者SOI)材質(zhì)的襯底I而言，濕法腐蝕的刻蝕劑為四甲基氫氧化銨(TMAH)或者KOH溶液，對于其他材質(zhì)(SiGe、Ge、GaN等)可以采用強(qiáng)酸(例如硫酸、硝酸)與強(qiáng)氧化劑(例如雙氧水、含臭氧的去離子水)的組合。在本發(fā)明另一實(shí)施例中，刻蝕工藝?yán)缡堑入x子干法刻蝕或者反應(yīng)離子刻蝕，反應(yīng)氣體可以是碳氟基刻蝕氣體或其他齒素基刻蝕氣體(例如氯氣、氯化氫、溴蒸氣、溴化氫等)。在本發(fā)明一個實(shí)施例中，在整個晶片(襯底I)之上，多個鰭片IF之間具有相同的節(jié)距(pitch)以及相同的尺寸(例如沿A1-A1’方向的寬度，以及沿垂直于Α1-ΑΓ方向的長度和高度)。在本發(fā)明另一優(yōu)選實(shí)施例中，可以由SOI襯底上島狀分布的頂薄Si層(例如通過刻蝕或者通過選擇性外延生長)構(gòu)成如圖1所示的鰭片結(jié)構(gòu)1F。
[0038]接著如圖2所示，通過熱氧化、熱氮化、PECVD, HDPCVD等工藝，在鰭片IF之間的溝槽IG中形成氧化硅或氮化硅等絕緣層2 (或稱作場介質(zhì)層)直至完全覆蓋鰭片結(jié)構(gòu)1F，隨后采用CMP等工藝平坦化直至露出鰭片結(jié)構(gòu)IF頂部(或一并去除未示出的硬掩模層圖形)。
[0039]隨后，如圖3所示，向下刻蝕去除第一鰭片結(jié)構(gòu)1F，直至暴露襯底1，并且進(jìn)一步在絕緣層2底部暴露的襯底I表面上/中形成多孔結(jié)構(gòu)1P。
[0040]在本發(fā)明的實(shí)施例中，采用電化學(xué)刻蝕工藝完全刻蝕去除第一鰭片結(jié)構(gòu)IF并且形成多孔結(jié)構(gòu)1P。電化學(xué)刻蝕溶液(陽極氧化溶液)包含刻蝕劑和清除劑，刻蝕劑例如選自包含有 Br、Br2, SO42、Cl-、PO33、Cr2O72、CrO42、Cr3、CrO2、OH、F、異丙醇基團(tuán)之中的至少一種，濃度范圍為0.01?0.5M(mol/L)并優(yōu)選0.1?0.15M ;清除劑選自含有巰基(-SH)的氨基酸類化合物、苯酚、無機(jī)亞砷酸、二甲基酰胺、乙醇等，濃度范圍為0.001?0..2M并優(yōu)選0.0SM0電化學(xué)刻蝕時，用上述陽極氧化溶液對從