件測試結(jié)構(gòu)及其去嵌結(jié)構(gòu);選取所述輔助器件測試結(jié)構(gòu) 的去嵌平面，該去嵌平面與步驟02中所選取的去嵌平面一致，對所述輔助器件測試結(jié)構(gòu)及 其去嵌結(jié)構(gòu)進行S參數(shù)測試，對所述輔助測試結(jié)構(gòu)進行去嵌到所選取的去嵌平面，得到所述 輔助器件測試結(jié)構(gòu)的去嵌后的S參數(shù)；
[0023]步驟05:對所述輔助器件測試結(jié)構(gòu)進行電學(xué)分析，提取所述輔助器件測試結(jié)構(gòu)的 子電路結(jié)構(gòu)，采用所述步驟04中的S參數(shù)計算得到所述輔助器件測試結(jié)構(gòu)的所述子電路結(jié) 構(gòu)中柵極與源區(qū)和漏區(qū)平面(PA)到所述去嵌平面之間的寄生元件值；
[0024]步驟06:根據(jù)所述MOS器件測試結(jié)構(gòu)的版圖和所述輔助器件測試結(jié)構(gòu)的版圖的對 應(yīng)關(guān)系，建立電學(xué)方程，根據(jù)所述步驟05得到的寄生元件值計算得到所述MOS器件測試結(jié)構(gòu) 原始模型中未被去除的寄生元件值；
[0025]步驟07:將所述MOS器件測試結(jié)構(gòu)的模型中的所述源區(qū)和所述漏區(qū)的原始寄生元 件值減去所述步驟06得到的所述未被去除的寄生元件值來對所述MOS器件測試結(jié)構(gòu)原始模 型進行修正，從而得到去嵌到柵極與源區(qū)和漏區(qū)平面(PA)的所述本征MOS器件的模型。
[0026]優(yōu)選地，所述步驟02包括:分別對所述MOS器件測試結(jié)構(gòu)及其去嵌結(jié)構(gòu)進行S參數(shù) 測試，得到所述MOS器件測試結(jié)構(gòu)及其去嵌結(jié)構(gòu)的S參數(shù);根據(jù)〇9611-311〇的去嵌方法，得到所 述MOS器件的測試結(jié)構(gòu)的去嵌后的S參數(shù)，Y參數(shù)，Z參數(shù)。
[0027]優(yōu)選地，所述步驟05中，所述采用所述步驟04中的S參數(shù)得到所述輔助器件測試結(jié) 構(gòu)的子電路結(jié)構(gòu)中的原始寄生元件值包括：
[0028]步驟051:分別對所述輔助器件測試結(jié)構(gòu)、所述輔助開路測試結(jié)構(gòu)，W及所述輔助 短路測試結(jié)構(gòu)進行S參數(shù)測試，得到所述輔助器件測試結(jié)構(gòu)的S參數(shù)、所述輔助開路測試結(jié) 構(gòu)的S參數(shù)、W及所述輔助短路測試結(jié)構(gòu)的S參數(shù);按照09611-3110的去嵌方法，對輔助測試結(jié) 構(gòu)進行去嵌，得到輔助器件測試結(jié)構(gòu)的去嵌后的S參數(shù)，Y參數(shù)，Z參數(shù)；
[0029]步驟052:根據(jù)所述步驟051中得到的去嵌后的Z參數(shù)和Y參數(shù)確定第一柵極與源區(qū) 和漏區(qū)平面(PA)到所述輔助器件測試結(jié)構(gòu)的去嵌平面之間的寄生電容值Cpa和寄生電阻值 化a;其中，寄生電容值Cpa和寄生電阻值化a為：
w= 2村，Rpa=Real(Z22-Z12)，其中，Imag為取虛部，f為頻 率，Real為取實部，Y12為輔助器件測試結(jié)構(gòu)去嵌后Y參數(shù)矩陣對應(yīng)的第一行第二列數(shù)值，Zi2為輔助器件測試結(jié)構(gòu)去嵌后Z參數(shù)矩陣對應(yīng)的第一行第二列數(shù)值，Z22為輔助器件測試結(jié)構(gòu) 去嵌后Z參數(shù)矩陣對應(yīng)的第二行第二列數(shù)值。
[0031] 優(yōu)選地，所述MOS器件測試結(jié)構(gòu)模型的子電路結(jié)構(gòu)中的原始寄生元件值包括:RcU Rs、Cgdo和Cgso;所述MOS器件測試結(jié)構(gòu)原始模型中未被去除的寄生元件值包括ARd、ARs、 ACgdo和ACgso;
[0032]所述MOS器件測試結(jié)構(gòu)的引出極的多個叉指在漏區(qū)的叉指指數(shù)為N，在源區(qū)的叉指 指數(shù)為N+1，所述輔助器件測試結(jié)構(gòu)的引出極的多個叉指在假漏區(qū)的叉指指數(shù)為N，在假源 區(qū)的叉指指數(shù)為N+1，所述MOS器件測試結(jié)構(gòu)原始模型中未被去除的寄生元件值A(chǔ)RcUARs、 ACgdo和ACgso與所述步驟052得到的所述寄生電容值Cpa和所述寄生電阻值化a的關(guān)系如 下：
[0033] ARd//ARs=I^pa
[0034]ARd/ARs= (r^+l)/N
[0035]ACgdo+ACgso=Cpa
[0036] ACgdo/ACgso=N/(化1);
[0037] 所述步驟06中，根據(jù)上述關(guān)系得到ARcUARs,ACgdo和ACgso。
[0038] 優(yōu)選地，所述步驟07中包括:將所述MOS器件測試結(jié)構(gòu)模型的子電路結(jié)構(gòu)中的原始 寄生元件值Rd、Rs、Cgdo、Cgso分別減去未被去除的寄生元件值A(chǔ)Rd、ARs、ACgdo、ACgso， 得到修正后的Rd、Rs、Cgdo、Cgso,從而對所述MOS器件測試結(jié)構(gòu)原始模型進行修正，W得到 去嵌到柵極與源區(qū)和漏區(qū)平面(PA)的本征MOS器件模型。
[0039]本發(fā)明借助一組輔助器件測試結(jié)構(gòu)表征現(xiàn)有去嵌方法無法去除的寄生因素，并使 用該寄生因素對現(xiàn)有去嵌方法得到的器件模型進行修正，從而完整地去除測試結(jié)構(gòu)帶來的 寄生因素，實現(xiàn)將器件的去嵌平面由后道互連線的金屬平面推進到多晶娃/有源區(qū)（PA)平 面，得到本征MOS器件的模型。本發(fā)明的優(yōu)點在于:將器件之外的寄生因素全部分離，即可分 別得到器件本征模型與后道寄生模型，對不同尺寸的MOS器件，有利于構(gòu)建物理基scalable 的MOS器件模型，并且可W利用業(yè)界成熟的后道互連建模方案提高后道模型的精度。設(shè)計人 員在選擇器件時脫離了測試結(jié)構(gòu)的限制，從而提高了器件選型和版圖優(yōu)化的靈活性。
【附圖說明】
[0040]圖1為本發(fā)明的一個較佳實施例的射頻MOS器件測試結(jié)構(gòu)的截面結(jié)構(gòu)示意圖
[0041]圖2為本發(fā)明的上述較佳實施例的射頻MOS器件測試結(jié)構(gòu)版圖連接示意圖和相應(yīng) 的MOS器件測試結(jié)構(gòu)的關(guān)鍵區(qū)域俯視結(jié)構(gòu)示意圖
[0042]圖3為本發(fā)明的上述較佳實施例的開路測試結(jié)構(gòu)版圖連接示意圖和相應(yīng)的開路測 試結(jié)構(gòu)的關(guān)鍵區(qū)域俯視結(jié)構(gòu)示意圖
[0043]圖4為本發(fā)明的上述較佳實施例的短路測試結(jié)構(gòu)版圖連接示意圖和相應(yīng)的短路測 試結(jié)構(gòu)的關(guān)鍵區(qū)域俯視結(jié)構(gòu)示意圖
[0044]圖5為本發(fā)明的上述較佳實施例的MOS器件測試結(jié)構(gòu)模型的子電路結(jié)構(gòu)示意圖
[0045]圖6為本發(fā)明的上述較佳實施例的輔助器件測試結(jié)構(gòu)的截面示意圖
[0046]圖7為本發(fā)明的上述較佳實施例的輔助器件測試結(jié)構(gòu)版圖連接示意圖和相應(yīng)的輔 助器件測試結(jié)構(gòu)的關(guān)鍵區(qū)域俯視結(jié)構(gòu)示意圖
[0047]圖8為本發(fā)明的上述較佳實施例的輔助開路測試結(jié)構(gòu)版圖連接示意圖和相應(yīng)的開 路測試結(jié)構(gòu)的關(guān)鍵區(qū)域俯視結(jié)構(gòu)示意圖
[0048]圖9為本發(fā)明的上述較佳實施例的輔助短路測試結(jié)構(gòu)版圖連接示意圖和相應(yīng)的短 路測試結(jié)構(gòu)的關(guān)鍵區(qū)域俯視結(jié)構(gòu)示意圖
[0049]圖10為本發(fā)明的上述較佳實施例的輔助器件測試結(jié)構(gòu)的子電路結(jié)構(gòu)示意圖
[0050]圖11為本發(fā)明的上述較佳實施例的射頻MOS器件建模方法的流程示意圖
【具體實施方式】
[0051]為使本發(fā)明的內(nèi)容更加清楚易懂，W下結(jié)合說明書附圖，對本發(fā)明的內(nèi)容作進一 步說明。當(dāng)然本發(fā)明并不局限于該具體實施例，本領(lǐng)域內(nèi)的技術(shù)人員所熟知的一般替換也 涵蓋在本發(fā)明的保護范圍內(nèi)。
[0052]W下結(jié)合附圖1-11和具體實施例對本發(fā)明作進一步詳細(xì)說明。需說明的是，附圖 均采用非常簡化的形式、使用非精準(zhǔn)的比例，且僅用W方便、清晰地達(dá)到輔助說明本實施例 的目的。
[0053] 本實施例中，請參閱圖1，M0S器件測試結(jié)構(gòu)包括本征MOS器件、位于所述本征MOS器 件上的第一互連層、第一引出極和第一接觸結(jié)構(gòu);本征MOS器件具有第一半導(dǎo)體襯底101、位 于第一半導(dǎo)體襯底101上的有源區(qū)102,位于有源區(qū)102上的柵氧層106和第一柵極105、位于 第一柵極105兩側(cè)的有源區(qū)102中的源區(qū)107和漏區(qū)108;第一互連層位于第一柵極105、源區(qū) 107和漏區(qū)108上，運里第一互連層可為多層，至少為一層，每層互連層包括通孔103和金屬 層104,在圖1所示的MOS器件測試結(jié)構(gòu)中的去嵌平面包括PA、M1和M2(粗虛線所示）;M0S器件 測試結(jié)構(gòu)中，第一引出極包括在第一互連層上的第一柵極引出極、與第一柵極引出極通過 通孔連接的由第一柵極構(gòu)成的多個第一柵極叉指、漏區(qū)引出極、W及漏區(qū)引出極的多個叉 指;第一接觸結(jié)構(gòu)包括第一接地接觸端和第一信號接觸端；圖1中，顯示了多層互連金屬層， 粗虛線表示可W選擇的去嵌平面，運里，W選擇去嵌平面Ml為例，后續(xù)W選擇去嵌平面Ml為 例進行說明，但運不用于限制本發(fā)明的范圍；在MOS器件測試結(jié)構(gòu)中，第一柵極引出極和漏 區(qū)引出極分別與第一信號接觸端連接;與源區(qū)相連接的源區(qū)引出極與第一接地接觸端相連 接;請參閱圖2,圖2中左邊為MOS器件測試結(jié)構(gòu)版圖連接示意圖，右邊為對應(yīng)的MOS器件測試 結(jié)構(gòu)俯視示意圖；MOS器件測試結(jié)構(gòu)的引出極為多叉指結(jié)構(gòu);MOS器件測試結(jié)構(gòu)版圖中，S表 示第一信號接觸端的圖案，G表示第一接地接觸端的圖案，圖中的四個第一接地接觸端之間 短接并且接地;該圖中左右兩側(cè)分別有兩個G和一個S，因此稱為GSG接觸(GSGpad) ,DUTl為 右邊的MOS器件測試結(jié)構(gòu)的位置;MOS器件測試結(jié)構(gòu)中，漏區(qū)引出極Dl圖案的叉指圖案位于 漏區(qū)圖案上（圖2中右圖中的虛線方塊表示下方為通孔圖案），第一柵極引