射頻mos器件的建模方法及測(cè)試結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明設(shè)及半導(dǎo)體技術(shù)領(lǐng)域，具體設(shè)及一種射頻MOS器件的建模方法，W及應(yīng)用到 該建模方法中的輔助測(cè)試結(jié)構(gòu)。
【背景技術(shù)】
[0002] 半導(dǎo)體器件的精確建模對(duì)電路設(shè)計(jì)有非常重要的作用，建模過(guò)程主要基于對(duì)表征 結(jié)構(gòu)的測(cè)試數(shù)據(jù)進(jìn)行，而應(yīng)用在射頻領(lǐng)域的器件，通常通過(guò)測(cè)試其散射參數(shù)(S參數(shù))進(jìn)行建 模，測(cè)試頻率的范圍必須覆蓋器件的工作頻率范圍。在器件的測(cè)試結(jié)構(gòu)中，除去待測(cè)的本征 器件外，不可避免的要引入測(cè)試接觸塊(pad)及pad與器件之間的互連線。在射頻或更高頻 率應(yīng)用范圍內(nèi)，由于器件的測(cè)試pad,及與pad之間的互連線帶來(lái)的寄生因素已不可忽略，使 得直接測(cè)試器件得到的S參數(shù)無(wú)法準(zhǔn)確表征本征器件本身的性能，必須將寄生因素去除，運(yùn) 一過(guò)程稱(chēng)為器件去嵌。
[0003] 現(xiàn)有的去嵌技術(shù)已經(jīng)比較豐富，比如，open-short去嵌法，S步去嵌法，改進(jìn)S步 去嵌法，四步去嵌法，五步去嵌法，四端口去嵌法等，運(yùn)些去嵌技術(shù)使得對(duì)器件可去嵌的適 用頻率范圍越來(lái)越高，但運(yùn)些方法卻忽視了去除寄生因素的完整程度的提高。
[0004]現(xiàn)有的技術(shù)方案的去嵌平面都定義在器件與pad連接使用的某層金屬連線處，一 般為M2平面或Ml平面，而本征MOS器件的定義平面應(yīng)在多晶娃(poly)和有源區(qū)(AA)平面，稱(chēng) 為PA平面。如圖1所示，給出了MOS器件不同的去嵌平面示意圖（如M2平面，Ml平面，PA平面）， 圖中POLY指柵極多晶娃，S，D分別指MOS器件的源極和漏極，CT指源漏引出至金屬層的通孔， M1，M2指用于后道互連的第一，第二層金屬，Vl指Ml，M2之間的通孔。去嵌平面主要是由去嵌 方法使用的開(kāi)路測(cè)試結(jié)構(gòu)(open)和短路測(cè)試結(jié)構(gòu)（shod)的版圖結(jié)構(gòu)來(lái)決定的。比如open 測(cè)試結(jié)構(gòu)斷開(kāi)在Ml處，shod測(cè)試結(jié)構(gòu)也在Ml平面進(jìn)行短接，去嵌平面即為Ml平面，基于該 去嵌方法得到的測(cè)試數(shù)據(jù)即可建立去嵌到Ml平面的MOS器件模型。此時(shí)模型除包含本征MOS 器件外，還包含了器件的gate端對(duì)CT的寄生電容W及CT本身的寄生電阻等因素。直接去嵌 到PA平面的open/shod結(jié)構(gòu)設(shè)計(jì)都存在困難，所W現(xiàn)有技術(shù)去嵌平面都為Mx平面(某一后 道金屬互連平面）。
[0005]由此可見(jiàn)，現(xiàn)有技術(shù)方案得到的去嵌數(shù)據(jù)仍然表征的是器件與部分金屬連線作為 一個(gè)整體的電學(xué)特性，也就是對(duì)器件與運(yùn)部分金屬連線作為一個(gè)整體建模。一旦模型建立 完成，在去嵌平面W內(nèi)的運(yùn)部分金屬連線的布局設(shè)計(jì)將W測(cè)試結(jié)構(gòu)為準(zhǔn)，在后續(xù)使用中不 允許再做改變，否則模型將不再準(zhǔn)確。運(yùn)種做法使去嵌輔助結(jié)構(gòu)的設(shè)計(jì)較為簡(jiǎn)單，但是卻限 制了去嵌平面下后道互連布局的靈活性，為電路的優(yōu)化設(shè)計(jì)帶來(lái)一定局限。此外，本征器件 部分與后道互連線部分的器件模型對(duì)應(yīng)著不同的工作機(jī)理，隨器件隨尺寸變化有不同的變 化規(guī)律，運(yùn)就要求選擇同一組公式同時(shí)反映上述兩種工作機(jī)理，運(yùn)對(duì)建立合理的精確的可 伸縮性(scalable)模型帶來(lái)一定困難，W及對(duì)模型的校正手段也有一定限制。

【發(fā)明內(nèi)容】

[0006] 為了克服W上問(wèn)題，本發(fā)明提供了一種射頻MOS器件的建模方法，使得所建立的 MOS模型能夠去除測(cè)試結(jié)構(gòu)引入的所有寄生因素，實(shí)現(xiàn)將器件的去嵌平面由后道互聯(lián)線的 金屬平面推進(jìn)到多晶娃/有源區(qū)(PA)平面，從而達(dá)到對(duì)本征MOS器件的建模的目的。
[0007] 為了實(shí)現(xiàn)上述目的，本發(fā)明提供了一種用于射頻MOS器件建模的輔助器件測(cè)試結(jié) 構(gòu)，所述輔助器件測(cè)試結(jié)構(gòu)包括:本征輔助器件、位于所述本征輔助器件上的多層互連層、 W及引出極;所述本征輔助器件包括半導(dǎo)體襯底，位于所述半導(dǎo)體襯底上的淺溝槽隔離結(jié) 構(gòu)，位于所述淺溝槽隔離結(jié)構(gòu)表面的柵極，W及位于所述柵極兩側(cè)的所述淺溝槽隔離結(jié)構(gòu) 中的假源區(qū)和假漏區(qū)，所述假源區(qū)和所述假漏區(qū)之間短接;所述互連層位于所述淺溝槽隔 離結(jié)構(gòu)表面且在所述柵極兩側(cè)，每層所述互連層包括金屬層和通孔，其中，通孔位于所述假 源區(qū)上、所述假漏區(qū)上和所述柵極上;所述引出極包括在所述互連層上的柵極引出極、由柵 極構(gòu)成的多個(gè)柵極叉指、源漏引出極、W及源漏引出極的多個(gè)叉指;所述柵極引出極位于所 述柵極叉指上的通孔上，所述源漏引出極的叉指位于所述假源區(qū)和所述假漏區(qū)上的通孔 上。
[000引為了達(dá)到上述目的，本發(fā)明還提供了一種用于射頻MOS器件建模的輔助測(cè)試結(jié)構(gòu)， 所述輔助測(cè)試結(jié)構(gòu)包括:上述的輔助器件測(cè)試結(jié)構(gòu)、接觸結(jié)構(gòu)和輔助器件測(cè)試結(jié)構(gòu)的去嵌 結(jié)構(gòu);所述輔助器件測(cè)試結(jié)構(gòu)的去嵌結(jié)構(gòu)包括輔助開(kāi)路測(cè)試結(jié)構(gòu)和輔助短路測(cè)試結(jié)構(gòu)；其 中，
[0009] 所述接觸結(jié)構(gòu)包括接地接觸端和信號(hào)接觸端;在所述輔助器件測(cè)試結(jié)構(gòu)中，所述 柵極引出極和所述源漏引出極分別與所述信號(hào)接觸端連接；
[0010] 所述輔助開(kāi)路測(cè)試結(jié)構(gòu)包括:在所述輔助器件測(cè)試結(jié)構(gòu)的基礎(chǔ)上，在所述輔助器 件結(jié)構(gòu)所選擇的去嵌平面中，將所述去嵌平面下方的金屬層、通孔和柵極叉指去除，用介質(zhì) 填充所述金屬層的位置、所述通孔的位置和所述柵極的位置，W使所述信號(hào)接觸端與所述 柵極叉指與所述假源區(qū)和所述假漏區(qū)的連接在所述去嵌平面位置斷開(kāi)，從而只存在所述信 號(hào)接觸端與所述的去嵌平面的金屬層的連接。
[0011] 所述輔助短路測(cè)試結(jié)構(gòu)包括:在所述輔助開(kāi)路測(cè)試結(jié)構(gòu)的基礎(chǔ)上，在所述去嵌平 面中，將所述源漏引出極的所有叉指連接到所述柵極引出極上，W實(shí)現(xiàn)所述柵極引出極與 所述源漏引出極之間的短接，同時(shí)與接地接觸端短接。
[0012]優(yōu)選地，所述射頻MOS器件建模時(shí)，還采用MOS器件測(cè)試結(jié)構(gòu)、第一接觸結(jié)構(gòu)W及 MOS器件測(cè)試結(jié)構(gòu)的去嵌結(jié)構(gòu);所述MOS器件測(cè)試結(jié)構(gòu)的去嵌結(jié)構(gòu)包括開(kāi)路測(cè)試結(jié)構(gòu)和短路 測(cè)試結(jié)構(gòu);其中，
[0013] 所述MOS器件測(cè)試結(jié)構(gòu)包括：本征MOS器件、位于所述本征MOS器件上的第一互連 層、W及第一引出極;所述本征MOS器件包括半導(dǎo)體襯底，位于所述半導(dǎo)體襯底上的有源區(qū)， 位于所述有源區(qū)上的第一柵極，位于所述第一柵極兩側(cè)的有源區(qū)中的源區(qū)和漏區(qū)；所述第 一互連層位于所述柵極、所述源區(qū)和所述漏區(qū)上，所述第一互連層的每個(gè)層次均包括金屬 層和通孔，其中，所述第一互連層的通孔位于所述源區(qū)上、所述漏區(qū)上和所述柵極上，源區(qū) 接地;所述第一引出極包括在所述第一互連層上的第一柵極引出極、由第一柵極構(gòu)成的多 個(gè)第一柵極叉指、漏區(qū)引出極、W及漏區(qū)引出極的多個(gè)叉指;所述第一柵極引出極的叉指位 于所述第一柵極上的通孔上，所述漏區(qū)引出極的叉指位于所述漏區(qū)上的通孔上；
[0014]所述第一接觸結(jié)構(gòu)包括第一接地接觸端和第一信號(hào)接觸端;在所述MOS器件測(cè)試 結(jié)構(gòu)中，所述第一柵極引出極和所述漏區(qū)引出極分別與所述第一信號(hào)接觸端連接；
[0015] 所述開(kāi)路測(cè)試結(jié)構(gòu)包括:在所述MOS器件測(cè)試結(jié)構(gòu)的基礎(chǔ)上，在所述MOS器件結(jié)構(gòu) 所選擇的去嵌平面中，將該去嵌平面下方的金屬層、通孔和所述第一柵極叉指去除，用介質(zhì) 填充所去除的金屬層的位置、所去除的通孔的位置和所去除的第一柵極的位置，W使所述 信號(hào)接觸端與所述柵極、和所述漏區(qū)的連接在所述去嵌平面位置斷開(kāi)，從而只存在所述信 號(hào)接觸端與所述去嵌平面的金屬層的連接。
[0016]所述短路測(cè)試結(jié)構(gòu)包括:在所述開(kāi)路測(cè)試結(jié)構(gòu)的基礎(chǔ)上，在所述去嵌平面中，將所 述漏區(qū)引出極的所有叉指連接到所述第一柵極引出極上，W實(shí)現(xiàn)所述第一柵極引出極與所 述漏區(qū)引出極之間的短接，并同時(shí)與所述第一接地接觸端短接。
[0017]優(yōu)選地，在所述MOS器件測(cè)試結(jié)構(gòu)的基礎(chǔ)上，用所述輔助測(cè)試結(jié)構(gòu)中的所述淺溝槽 隔離結(jié)構(gòu)替換所述MOS器件測(cè)試結(jié)構(gòu)中的有源區(qū)，從而得到所述輔助測(cè)試結(jié)構(gòu);所述輔助測(cè) 試結(jié)構(gòu)中的淺溝槽隔離結(jié)構(gòu)的圖案與所述的MOS器件測(cè)試結(jié)構(gòu)中的有源區(qū)的圖案相同，所 述輔助測(cè)試結(jié)構(gòu)中的柵極，假源區(qū)，假漏區(qū)與所述MOS器件測(cè)試結(jié)構(gòu)中的第一柵極，源區(qū)，漏 區(qū)的位置和叉指的數(shù)量相同。
[0018]為了達(dá)到上述目的，本發(fā)明還提供了一種根據(jù)上述的輔助測(cè)試結(jié)構(gòu)進(jìn)行的射頻 MOS器件的建模方法，其包括：
[0019]步驟Ol:提供射頻MOS器件測(cè)試結(jié)構(gòu)及其去嵌結(jié)構(gòu)；
[0020]步驟02:選取所述MOS器件測(cè)試結(jié)構(gòu)的去嵌平面，對(duì)所述MOS器件測(cè)試結(jié)構(gòu)及其去 嵌結(jié)構(gòu)進(jìn)行S參數(shù)測(cè)試，對(duì)所述MOS器件進(jìn)行去嵌到所述第一互連層的所選取的去嵌平面， 得到所述MOS器件的測(cè)試結(jié)構(gòu)的去嵌后的S參數(shù)；
[0021]步驟03:采用所述步驟02中的S參數(shù)，選定用于建立MOS器件測(cè)試結(jié)構(gòu)模型的子電 路結(jié)構(gòu)，抽取所述子電路結(jié)構(gòu)中的原始寄生元件值，對(duì)所述MOS器件測(cè)試結(jié)構(gòu)進(jìn)行建模得到 MOS器件測(cè)試結(jié)構(gòu)原始模型；
[0022] 步驟04:提供所述輔助器