一種提高半導(dǎo)體器件性能的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體領(lǐng)域，尤其涉及一種提高半導(dǎo)體器件性能的方法。
【背景技術(shù)】
[0002]半導(dǎo)體器件的襯底區(qū)域與柵極氧化層的縮小會導(dǎo)致載流子的迀移率降低，進(jìn)而半導(dǎo)體器件的開態(tài)電流也會降低影響半導(dǎo)體的性能，空穴迀移率、鍺的電子迀移率都影響著半導(dǎo)體器件的性能，所以目前主要通過提高載流子的迀移率來提高半導(dǎo)體器件的性能。
[0003]圖1為現(xiàn)有技術(shù)中由干法刻蝕形成的U型硅腔1的結(jié)構(gòu)示意圖，通過硅腔1將引入的嵌入式鍺硅的含量增加，從而增加半導(dǎo)體器件的性能，但是U型硅腔1的容積較小，增加錯娃與娃間的應(yīng)力，如此設(shè)計的娃腔1窗口反而不能有效的提尚錯娃間的應(yīng)力，載流子的迀移率降低。
[0004]故現(xiàn)有技術(shù)中采用干法刻蝕以形成U型硅腔1的形貌有其局限性，硅腔1的容積小，外延生長的鍺硅的容量較小，進(jìn)而鍺硅之間的應(yīng)力不能得到有效的提高，所以載流子的迀移率較低，半導(dǎo)體器件的性能也相對較差。

【發(fā)明內(nèi)容】

[0005]針對現(xiàn)有技術(shù)中的硅腔形貌產(chǎn)生的半導(dǎo)體器件的性能問題，本發(fā)明提供了一種提高半導(dǎo)體器件性能的方法，使得硅腔的容積增大，進(jìn)而提高半導(dǎo)體的性能。
[0006]本發(fā)明采用如下技術(shù)方案:
[0007]—種提高半導(dǎo)體器件性能的方法，所述方法包括:
[0008]提供一襯底，于所述襯底上形成側(cè)墻；
[0009]于所述側(cè)墻間隔的襯底內(nèi)形成U型硅腔；
[0010]處理所述U型硅腔，以形成Σ型硅腔。
[0011]優(yōu)選的，所述方法還包括，于所述襯底內(nèi)形成若干個Σ型硅腔。
[0012]優(yōu)選的，采用干法刻蝕所述襯底形成所述U型硅腔。
[0013]優(yōu)選的，采用化學(xué)液對晶面的高選擇比進(jìn)行刻蝕，以形成菱形硅腔。
[0014]優(yōu)選的，所述化學(xué)液為TMAH和/或NH40H。
[0015]優(yōu)選的，所述方法還包括:
[0016]于所述襯底內(nèi)形成若干個Σ型硅腔。
[0017]優(yōu)選的，所述方法中:
[0018]刻蝕所述菱型硅腔，以形成箭簇的硅腔；
[0019]刻蝕所述箭簇的硅腔，以形成所述Σ型硅腔。
[0020]優(yōu)選的，所述方法中:采用干法刻蝕工藝形成所述箭簇的硅腔。
[0021]優(yōu)選的，所述方法中:采用化學(xué)液高選擇比刻蝕所述箭簇的硅腔，以形成所述Σ型硅腔。
[0022]優(yōu)選的，所述方法還包括，形成所述菱型硅腔后，外延生長鍺硅。
[0023]本發(fā)明的有益效果是:
[0024]本發(fā)明增加了硅腔的容積，使得外延生長的鍺硅的容量增加，進(jìn)而提高了鍺硅間的應(yīng)力，大大削弱了鍺硅和硅間的應(yīng)力，在此基礎(chǔ)上外延生長鍺硅可以提高半導(dǎo)體器件的性能。本發(fā)明主要是通過改變硅腔基底的形貌，形成一個新的形貌的硅腔，以提高載流子的迀移率，進(jìn)而提高半導(dǎo)體器件的性能。
【附圖說明】
[0025]圖1為現(xiàn)有技術(shù)中由干法刻蝕形成的U型硅腔1的結(jié)構(gòu)示意圖；
[0026]圖2為本發(fā)明一種提高半導(dǎo)體器件性能實施例的方法示意圖；
[0027]圖3a_3d為本發(fā)明一種提高半導(dǎo)體器件性能的方法實施例的結(jié)構(gòu)示意圖。
【具體實施方式】
[0028]下面結(jié)合附圖對本發(fā)明進(jìn)行進(jìn)一步說明。
[0029]圖2為本發(fā)明一種提高半導(dǎo)體器件性能實施例的方法示意圖，如圖2所示，一種提高半導(dǎo)體器件性能實施例的方法包括:提供一襯底，于襯底上形成側(cè)墻；于側(cè)墻間隔的襯底內(nèi)形成U型硅腔；處理U型硅腔，以形成菱型硅腔。
[0030]圖3a_3d為本發(fā)明一種提高半導(dǎo)體器件性能的方法實施例的結(jié)構(gòu)示意圖，如圖3a所示，與襯底101表面沉積多晶硅層103，采用刻蝕工藝對多晶硅層103進(jìn)行刻蝕，形成若干分立的多晶硅層103，之后采用原子層氣相沉積的方法于若干分立的多晶硅層103的表面沉積氮化硅膜，形成氮化硅膜可以采用依次通入含氮氣體與含硅氣體并進(jìn)行爐內(nèi)反應(yīng)的方法進(jìn)行沉積，使得氮化硅膜的厚的及密度較為均勻，以形成側(cè)墻102。于側(cè)墻間隔的襯底101上通過干法刻蝕，形成一個U型的硅腔100，此處可采用現(xiàn)有技術(shù)中的其他方法進(jìn)行形成娃腔。
[0031]如圖3b所示，采用化學(xué)液對晶面的高選擇比進(jìn)行刻蝕處理，經(jīng)過一段時間的處理后形成菱形硅腔200，其中化學(xué)液可以為TMAH、NH40H。其中菱形硅腔200的深度與寬度可以通過形成U型硅腔的干法刻蝕的工藝中進(jìn)行適當(dāng)?shù)恼{(diào)整。
[0032]如圖3c所示，在菱形硅腔200的基礎(chǔ)上，采用干法刻蝕得到深度更深的箭簇的硅腔300，此處的干法刻蝕可以對硅腔300的深度進(jìn)行適當(dāng)?shù)恼{(diào)整。
[0033]如圖3d所示，采用化學(xué)液高選擇比刻蝕箭簇的硅腔300，于襯底內(nèi)形成Σ型硅腔400，Σ型硅腔400的寬度亦可以在干法刻蝕工藝中進(jìn)行適當(dāng)?shù)恼{(diào)整。在形成Σ型硅腔后，外延生長鍺硅(圖中未示出)。
[0034]本發(fā)明包括但不限于上述兩次的干法刻蝕與化學(xué)液高選擇比刻蝕。
[0035]綜上所述，本發(fā)明可以應(yīng)用于在40nm技術(shù)節(jié)點以下高性能器件的設(shè)計，尤其對于22nm技術(shù)節(jié)點高性能的工藝來說，較小的硅腔已經(jīng)無法滿足高性能半導(dǎo)體器件的需要，尤其是PM0S器件，因為空穴迀移率比電子迀移率要低兩倍，鍺的電子迀移率是硅中的2倍，空穴迀移率是硅的4倍，本發(fā)明通過提高載流子的迀移率來提高半導(dǎo)體器件的性能。嵌入式外延生長鍺硅源極、漏極技術(shù)被大量應(yīng)用于增強PM0S驅(qū)動電流，本發(fā)明中的Σ型硅腔可以大大削弱鍺硅和硅間的應(yīng)力，從而大大提高器件性能。在本發(fā)明的菱型和Σ型硅腔窗口的基礎(chǔ)上外延生長錯娃，可以提尚錯娃間的應(yīng)力，從而提尚器件性能。
[0036]對于本領(lǐng)域的技術(shù)人員而言，閱讀上述說明后，各種變化和修正無疑將顯而易見。因此，所附的權(quán)利要求書應(yīng)看作是涵蓋本發(fā)明的真實意圖和范圍的全部變化和修正。在權(quán)利要求書范圍內(nèi)任何和所有等價的范圍與內(nèi)容，都應(yīng)認(rèn)為仍屬本發(fā)明的意圖和范圍內(nèi)。
【主權(quán)項】
1.一種提高半導(dǎo)體器件性能的方法，其特征在于，所述方法包括: 提供一襯底，于所述襯底上形成側(cè)墻； 于所述側(cè)墻間隔的襯底內(nèi)形成U型硅腔； 處理所述U型硅腔，以形成菱型硅腔。2.根據(jù)權(quán)利要求1所述的提高半導(dǎo)體器件性能的方法，其特征在于，所述側(cè)墻的形成方法為: 于所述襯底上沉積多晶硅層，刻蝕所述對晶硅層形成若干分立的多晶硅層； 采用原子層氣相沉積法于所述多晶硅層的表面沉積氮化硅薄膜，形成側(cè)墻。3.根據(jù)權(quán)利要求1所述的提高半導(dǎo)體器件性能的方法，其特征在于，采用干法刻蝕所述襯底形成所述U型硅腔。4.根據(jù)權(quán)利要求1所述的提高半導(dǎo)體器件性能的方法，其特征在于，采用化學(xué)液對晶面的高選擇比進(jìn)行刻蝕，以形成菱形硅腔。5.根據(jù)權(quán)利要求4所述的提高半導(dǎo)體器件性能的方法，其特征在于，所述化學(xué)液為TMAH 和 / 或 NH40H。6.根據(jù)權(quán)利要求1所述的提高半導(dǎo)體器件性能的方法，其特征在于，所述方法還包括，于所述襯底內(nèi)形成若干個Σ型硅腔。7.根據(jù)權(quán)利要求6所述的提高半導(dǎo)體器件性能的方法，其特征在于，所述方法中: 刻蝕所述菱型硅腔，以形成箭簇的硅腔； 刻蝕所述箭簇的硅腔，以形成所述Σ型硅腔。8.根據(jù)權(quán)利要求7所述的提高半導(dǎo)體器件性能的方法，其特征在于，所述方法中:采用干法刻蝕工藝形成所述箭簇的娃腔。9.根據(jù)權(quán)利要求7所述的提高半導(dǎo)體器件性能的方法，其特征在于，所述方法中:采用化學(xué)液高選擇比刻蝕所述箭簇的硅腔，以形成所述Σ型硅腔。10.根據(jù)權(quán)利要求1所述的提高半導(dǎo)體器件性能的方法，其特征在于，所述方法還包括，形成所述菱型硅腔后，外延生長鍺硅。
【專利摘要】本發(fā)明涉及半導(dǎo)體領(lǐng)域，尤其涉及一種提高半導(dǎo)體器件性能的方法。本方法包括：提供一襯底，于襯底上形成側(cè)墻；于側(cè)墻間隔的襯底內(nèi)形成U型硅腔；處理U型硅腔，以形成Σ型硅腔。本發(fā)明通過改變硅腔基底的形貌，形成一個新的形貌的硅腔，以提高載流子的遷移率，進(jìn)而提高半導(dǎo)體器件的性能。
【IPC分類】H01L21/336
【公開號】CN105304496
【申請?zhí)枴緾N201510608924
【發(fā)明人】周海鋒, 譚俊
【申請人】上海華力微電子有限公司
【公開日】2016年2月3日
【申請日】2015年9月22日