一種提高器件性能均一性的方法
【技術領域】 W01] 本發(fā)明設及半導體集成電路制造技術領域，尤其設及互補金屬氧化物(ComplementaryMetalOxideSemiconductor,簡稱CMO巧半導體器件工藝；更具體地說， 設及一種在半導體大規(guī)模生產過程中提高CMOS、電阻、雙極型晶體管等器件性能均一性的 方法。
【背景技術】
[0002] 隨著半導體制造技術的不斷發(fā)展，特征尺寸越來越小，工藝難度越來越大。對于典 型的半導體CMOS器件而言，對其特性造成影響的因素也越來越多。比如，關鍵尺寸控制、離 子注入精度、熱退火方式等各種工藝問題都會對CMOS器件的典型特性參數如開啟電壓、飽 和電流等產生明顯的影響。運種影響造成了晶圓之間CMOS等器件性能的差異，當運種差異 超過一定的程度時就會對產品良率穩(wěn)定性造成明顯的負面影響。
[0003] 在整個半導體制造流程中，薄膜的形成基本有兩種方式，一種是只在晶圓正面沉 積，運種沉積方式一般在腔體類的機臺里進行，由于該種在機臺里進行的沉積方式，晶圓背 面不暴露在薄膜沉積環(huán)境中，所W背面沒有薄膜形成；另外一種是正反兩面都沉積薄膜的 方式，運種正反兩面都沉積薄膜方式的工藝一般在爐管機臺里實現，而且，由于整片晶圓都 暴露在薄膜沉積環(huán)境里，所W正反兩面都有薄膜形成。
[0004] 請參閱圖1，圖1所示為現有技術中經過典型的CMOS制造工藝流程后，晶圓正反兩 面的薄膜結構和各層所采用的材料示意圖。如圖1所示，在完整的半導體工藝流程完成后， 晶圓背面留下的薄膜全部是在各種爐管工藝后形成，而且最后也沒有被清洗等工藝去除掉 的。從襯底往下分別為柵氧化層，柵極多晶和側墻氮化娃層。與此相對應的，晶圓正面留下 的薄膜從襯底往上分別為柵氧化層和柵極多晶，還有側墻氮化娃層存在于柵極的兩側形成 了所謂的側墻。 陽0化]在圖1中，柵極側墻形成后需進行CMOS器件所需的最后一個離子注入工藝（即源 漏離子注入工藝），隨后還要進行的就是高溫快速熱退火工藝，該高溫快速熱退火工藝用來 活化注入的離子W形成可導電的源漏極。
[0006] 在上述傳統(tǒng)工藝中，源漏離子注入工藝后的快速熱退火工藝主要參數如溫度和時 間等是固定的，其不會根據不同晶圓的具體情況做動態(tài)調整。
[0007] 然而，本領域人員清楚，晶圓背面的薄膜厚度特別是側墻氮化娃的厚度對晶圓在 快速熱退火工藝過程中吸收熱量的能力有著很大的影響，氮化娃厚度的波動直接影響晶圓 實際吸收的用來活化注入離子的熱量，如圖2所示，圖2所示為晶背氮化娃厚度對晶圓吸熱 能力的影響曲線示意圖。
[0008] 請參閱圖3,圖3所示為晶圓吸熱能力對器件性能的影響曲線示意圖，如圖所示， 晶圓吸收熱量的能力又直接影響MOS器件的性能，圖中明顯看到隨著吸熱能力的增加源漏 極注入的離子被活化得越充分，最終使得MOS器件的速度越快。隨著器件尺寸的不斷減小， 運種因為熱退火過程中吸熱不一致導致的晶圓之間器件性能的波動逐漸成為了影響晶圓 間器件性能不一致性的重要原因。

【發(fā)明內容】

[0009] 本發(fā)明的目的在于提出一種提高器件性能均一性的方法，即根據晶圓背面薄膜材 料和厚度等因素對CMOS器件性能的影響，提出了一種在大規(guī)模生產過程中縮小晶圓之間 CMOS器件性能波動的方法；該方法通過對晶圓背面厚度的監(jiān)控，針對不同厚度情況下晶圓 對快速熱退火過程中的吸熱能力的差異來對晶圓進行熱量補償，而且通過自動反饋控制系 統(tǒng)來實現。通過運種方法，晶圓之間的CMOS器件性能趨于一致，均一性得到有效提升，進而 可W提局廣品的良率穩(wěn)定性。
[0010] 為實現上述目的，本發(fā)明的技術方案如下：
[0011] 一種提高器件性能均一性的方法，用于在半導體器件工藝流程完成后，晶圓背面 留下有在各種爐管工藝后形成且也沒有被后續(xù)清洗工藝去除掉的薄膜，和/或存在于柵極 兩側側墻的情況；所述薄膜具有第一厚度，所述側墻具有第二厚度；包括如下步驟：
[0012] 步驟Sl:在進行半導體工藝流程前，建立所述晶圓背面的薄膜厚度和側墻厚度對 晶圓在快速熱退火過程中吸收熱量能力的曲線；
[0013] 步驟S2 :在源漏極離子注入完成后和高溫快速熱退火之前，對所述晶圓背面薄膜 的第一厚度和/或所述側墻的第二厚度進行量測；
[0014] 步驟S3:根據所述晶圓背面的薄膜厚度和側墻厚度對晶圓在快速熱退火過程中 吸收熱量能力的曲線，將量測到的所述第一和/或第二厚度，與對應的晶圓吸熱能力進行 計算，確定一個適合運片晶圓的熱退火工藝條件；
[0015] 步驟S4 :根據所述的熱退火溫度值確定一個適合運片晶圓的熱退火工藝條件進 行高溫快速熱退火，W活化注入的離子來形成器件的源漏極。
[0016] 優(yōu)選地，所述的退火工藝條件為溫度和/或時間。
[0017] 優(yōu)選地，所述晶圓背面的薄膜和側墻的材料為氮化娃。
[0018] 優(yōu)選地，所述晶圓背面的薄膜厚度和側墻厚度對晶圓在快速熱退火過程中吸收熱 量能力的曲線與所述晶圓背面的薄膜和側墻的材料相關。
[0019] 優(yōu)選地，所述步驟S3和步驟S4中退火工藝條件是根據工藝過程中實時反饋的所 述第一和/或第二厚度，進行動態(tài)地調整的。
[0020] 優(yōu)選地，所述步驟S3和步驟S4中退火工藝條件是根據工藝過程中實時反饋的所 述第二厚度，進行動態(tài)地調整的。
[0021] 優(yōu)選地，所述器件為CMOS器件或雙極型晶體管。
[0022] 優(yōu)選地，所述晶圓背面薄膜的第一厚度與所述側墻的第二厚度相同。
[0023] 從上述技術方案可W看出，本發(fā)明提出一種提高器件性能均一性的方法，其首先 對晶圓背面的氮化娃厚度進行量測；然后根據該厚度與對應的晶圓吸熱能力進行計算，動 態(tài)地確定一個適合運片晶圓的熱退火溫度值；最后根據源漏極離子注入后的熱退火溫度進 行調節(jié)和控制，有效地減小因晶圓背面氮化娃厚度對晶圓吸熱的影響所帶來的晶圓之間器 件性能的大幅波動。
[0024] 因此，很明顯，通過本發(fā)明的方法，可W提高大規(guī)模量產中半導體產品良率的穩(wěn)定 性。
【附圖說明】
[00巧]圖1所示為現有技術中經過典型的CMOS制造工藝流程后，晶圓正反兩面的薄膜結 構和各層所采用的材料示意圖 陽0%] 圖2所示為晶背氮化娃厚度對晶圓吸熱能力的影響曲線示意圖
[0027]圖3所示為晶圓吸熱能力對器件性能的影響曲線示意圖 [002引圖4為本發(fā)明一種提高器件性能均一性的方法的流程示意圖
[0029] 圖5本發(fā)明工藝流程與傳統(tǒng)工藝流程比較示意圖
【具體實施方式】
[0030] 下面結合附圖4-5,對本發(fā)明的【具體實施方式】作進一步的詳細說明。
[0031] 需要說明的是，本發(fā)明提出的技術方案用于在半導體CMOS器件工藝流程完成后， 晶圓背面留下有在各種爐管工藝后形成且也沒有被后續(xù)清洗工藝去除掉的薄膜和/或存 在于柵極兩側側墻的情況；該薄膜具有第一厚度，該側墻具有第二厚度。當然，除了CMOS器 件外，其他器件如電阻，雙極型晶體管等器件同樣可W應用運一方法來提升器件性能的均 一性。
[0032] 請參閱圖4,圖4為本發(fā)明一種提高器件性能均一性的方法的流程示意圖。如圖4 所示，本實施例中的提高器件性能均一性的方法，具體包括如下步驟：
[0033] 步驟Sl:在進行半導體工藝流程前，建立晶圓背面的薄膜厚度和側墻厚度對晶圓 在快速熱退火過程中吸收熱量能力的曲線。
[0034]本領域技術人員清楚，晶圓背面的薄膜厚度特別是側墻氮化娃的厚度對晶圓在快 速熱退火過程中吸收熱量的能力有著很大的影響，并且，晶圓背面的薄膜厚度和側墻厚度 對晶圓在快速熱退