或數(shù)個裸片。如圖14或15所示，開口 1412c及1512c的尺寸可設計為涵蓋單排3個或5個裸片，以減少所述電介質(zhì)膜的開口數(shù)目。此外，如圖14所示，所述第一電介質(zhì)層1412可具有多個開口沿著所述第一電介質(zhì)層1412的長邊及短邊排列；且如圖15所示，所述第一電介質(zhì)層1512可具有多個開口沿著所述第一電介質(zhì)層1512的長邊排列。
[0050]參考圖13E，半固化的電介質(zhì)材料填入所述第一電介質(zhì)層112與所述裸片104間的空隙及覆蓋至少部分所述第一電介質(zhì)層112的上表面112a及所述裸片104的作用面104a上，以形成第二電介質(zhì)層114。所述第二電介質(zhì)層114的部分表面可與所述粘著層110的表面接觸。在一實施例中，所述半固化電介質(zhì)材料可利用層壓方式填入所述第一電介質(zhì)層112與所述裸片104間的空隙且覆蓋至少部分所述第一電介質(zhì)層112的上表面112a及所述裸片104的作用面104a，以形成第二電介質(zhì)層114。因所述第二電介質(zhì)層114的材質(zhì)可為半固化硬化材料，如預浸材襯底材料、ABF類材料、樹脂涂布銅箔樹脂材料或其類似物或其它合適的材料等，故其可很容易地滲入并填補第一電介質(zhì)層112與裸片104間的空隙，使所述裸片完全受到保護，避免外界環(huán)境的影響，且可增強元件嵌入式封裝結(jié)構(gòu)的機械性質(zhì)。在施加所述半固化的電介質(zhì)材料后，所述半固化的電介質(zhì)材料可進行加熱，以硬化形成全固化的電介質(zhì)層。
[0051]如圖13E所示，所述第二電介質(zhì)層114可具有至少一個開口 125，以露出所述裸片104的接墊122。所述開口可利用各種方式形成。舉例來說，所述開口可利用光刻/蝕刻、激光鉆孔或機械鉆孔方式形成。在一實施例中，所述開口利用激光鉆孔方式形成。所述開口可為任意形狀，例如包含但不限于柱狀或非柱狀。柱狀例如是圓柱狀、橢圓柱狀、方形柱狀或矩形柱狀。非柱狀例如是圓錐、漏斗或錐狀。所述開口的側(cè)面邊界也可以是曲線狀或大體上呈特定形狀。
[0052]所述第二電介質(zhì)層114可另外進行去膠密(desmear)工藝，使第二電介質(zhì)層114表面粗糙化，以幫助后續(xù)形成第二圖案化導電層116于其上。
[0053]請參考圖13F，形成電性互連件124于所述開口的接墊122上，且形成第二圖案化導電層116于所述第二電介質(zhì)層114的上表面114a上。所述第二圖案化導電層116經(jīng)由所述電性互連件124與所述裸片104的接墊122電性連接。前述電性互連件124由所述第二圖案化導電層116實質(zhì)上垂直延伸，可實質(zhì)上填充開口。所述電性互連件124可用任意一種鍍膜技術形成，例如電鍍或填入由導電材料組成的糊狀物。所述第二圖案化導電層116可以利用任意一種鍍膜技術先形成于所述第二電介質(zhì)層114的上表面114a上，再利用光刻及蝕刻方式形成。
[0054]參考圖13G，保護層1130填入所述第二圖案化導電層116所界定出的開口。接著，圖案化所述保護層1130，以形成露出部分所述第二圖案化導電層116的開口。參考圖13H，顯露的部分可作為或形成球墊1132，例如球柵陣列端點，以供球柵陣列焊球1134形成于其上。形成焊球后，可對所述元件嵌入式封裝結(jié)構(gòu)進行個別元件的切割。舉例來說，可沿著鋸切線進行單切步驟，以形成多個獨立的芯片封裝體，其中因所述多個裸片的排列方式，所述些芯片封裝體經(jīng)切割后所形成的幾何結(jié)構(gòu)相同(圖2及3)。
[0055]本案的說明書及圖式僅用于闡釋本發(fā)明，并非意圖限制本發(fā)明的權(quán)利范圍；此外，本案圖式中所繪示的各技術特征及元件僅用于使所屬領域的技術人員更了解本發(fā)明，其繪示的尺寸及其對應關系未必表示其實際關系。所屬領域的技術人員應能根據(jù)本案所提供的權(quán)利要求書、發(fā)明說明及圖式而了解本案權(quán)利要求書所涵蓋的發(fā)明范圍，本發(fā)明的權(quán)利范圍當以本案權(quán)利要求書為準，涵蓋所屬領域的技術人員從本案的說明書及圖式所能合理推知的范圍。
【主權(quán)項】
1.一種元件嵌入式封裝結(jié)構(gòu)，其包含: 載體，所述載體具有上表面； 粘著層，其設置于所述載體的上表面上； 至少一個裸片，其通過所述粘著層附著于所述載體上，所述裸片具有至少一個接墊； 第一電介質(zhì)層，其通過所述粘著層附著于所述載體上，所述第一電介質(zhì)層具有容納所述至少一個裸片的開口；以及 第二電介質(zhì)層，其設置在所述第一電介質(zhì)層上，其中至少部分的所述第二電介質(zhì)層填入所述開口及圍繞所述至少一個裸片，所述第二電介質(zhì)層具有開口，其露出所述至少一個裸片的所述接墊。2.根據(jù)權(quán)利要求1所述的元件嵌入式封裝結(jié)構(gòu)，其進一步包含圖案化導電層，其設置于所述第二電介質(zhì)層的表面上，通過所述第二電介質(zhì)層的所述開口與所述裸片的所述接墊電性連接。3.根據(jù)權(quán)利要求2所述的元件嵌入式封裝結(jié)構(gòu)，其進一步包含第三電介質(zhì)層，其設置于所述第二電介質(zhì)層上，覆蓋所述圖案化導電層，其中所述第三電介質(zhì)層具有至少一個開口，其露出部分所述圖案化導電層。4.根據(jù)權(quán)利要求1所述的元件嵌入式封裝結(jié)構(gòu)，其中所述第一下電介質(zhì)層的上下兩面分別進一步包含金屬箱。5.根據(jù)權(quán)利要求4所述的元件嵌入式封裝結(jié)構(gòu)，其中所述金屬箔為電性浮接。6.根據(jù)權(quán)利要求1所述的元件嵌入式封裝結(jié)構(gòu)，其中所述載體的上表面相對于所述至少一個裸片的位置具有芯片墊，所述至少一個裸片通過所述粘著層附著于所述芯片墊上。7.根據(jù)權(quán)利要求6所述的元件嵌入式封裝結(jié)構(gòu)，其進一步包含設置于所述載體的下表面上的散熱金屬層，所述散熱金屬層通過所述載體的至少一個通孔與所述芯片墊連接。8.根據(jù)權(quán)利要求1所述的元件嵌入式封裝結(jié)構(gòu)，其中所述載體為引線框架。9.根據(jù)權(quán)利要求1所述的元件嵌入式封裝結(jié)構(gòu)，其中部分的所述第二電介質(zhì)層與所述粘著層接觸。10.一種制造元件嵌入式封裝結(jié)構(gòu)的方法，其包含: 提供載體，所述載體具有上表面； 設置粘著層于所述載體的上表面上； 提供至少一個裸片，所述至少一個裸片通過所述粘著層附著于所述載體上； 提供全固化電介質(zhì)層，所述全固化電介質(zhì)層通過所述粘著層附著于所述載體上，所述全固化電介質(zhì)層具有容納所述至少一個裸片的開口；以及 設置半固化電介質(zhì)層于所述全固化電介質(zhì)層上，其中至少部分的所述半固化電介質(zhì)層填入所述開口及圍繞所述至少一個裸片。11.根據(jù)權(quán)利要求10所述的制造元件嵌入式封裝結(jié)構(gòu)的方法，其中提供至少一個裸片的步驟包含提供多個裸片，所述些多個裸片采用單排的形式容納在所述全固化電介質(zhì)層的所述開口內(nèi)。12.根據(jù)權(quán)利要求11所述的制造元件嵌入式封裝結(jié)構(gòu)的方法，其中在設置所述半固化電介質(zhì)層于所述全固化電介質(zhì)層上的步驟后進一步包含沿著鋸切線進行的單切步驟，以形成多個獨立的芯片封裝體，其中所述些芯片封裝體幾何結(jié)構(gòu)相同。
【專利摘要】本發(fā)明涉及一種元件嵌入式封裝結(jié)構(gòu)及其制造方法。所述元件嵌入式封裝結(jié)構(gòu)包含：載體，所述載體具有上表面及相對于所述上表面的下表面；粘著層，其設置于所述載體的上表面上；至少一個裸片，其通過所述粘著層附著于所述載體上，所述至少一個裸片具有至少一個接墊；第一電介質(zhì)層，其通過所述粘著層附著于所述載體上，所述第一電介質(zhì)層具有容納所述至少一個裸片的開口；以及第二電介質(zhì)層，其設置在所述第一電介質(zhì)層上，其中至少部分所述第二電介質(zhì)層填入所述開口且圍繞所述至少一個裸片，所述第二電介質(zhì)層具有至少一個開口，其露出所述至少一個裸片的所述接墊。
【IPC分類】H01L21/56, H01L23/31
【公開號】CN105280574
【申請?zhí)枴緾N201410337955
【發(fā)明人】李志成
【申請人】日月光半導體制造股份有限公司
【公開日】2016年1月27日
【申請日】2014年7月16日