元件嵌入式封裝結(jié)構(gòu)及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體封裝及其制造方法。
【背景技術(shù)】
[0002]因應(yīng)電子產(chǎn)品小尺寸及性能的需求，電子產(chǎn)品的關(guān)鍵組件，即半導(dǎo)體元件的設(shè)計(jì)漸趨復(fù)雜且被要求更加微型化。一般來說，半導(dǎo)體元件先經(jīng)過封裝，再安裝于含有電路的襯底上。但，如此一來，襯底上的空間便有部分為半導(dǎo)體封裝件所占據(jù)。此外，半導(dǎo)體封裝、襯底制造及組裝如果分開進(jìn)行，可能會(huì)產(chǎn)生額外成本。因此，在此背景之下，便有元件嵌入式封裝結(jié)構(gòu)的相關(guān)研究提出，希望簡化及合并半導(dǎo)體封裝、襯底制造及組裝等工藝，且期望進(jìn)一步縮減電子產(chǎn)品的尺寸。目前一般常見的制造元件嵌入式封裝結(jié)構(gòu)的方法，可包含下列步驟:提供載體；設(shè)置裸片于所述載體上；施加B-stage的樹脂或預(yù)浸材于所述載體上以包覆所述裸片；以及加熱固化所述樹脂或預(yù)浸材材料。然而，此加熱固化的過程容易產(chǎn)生形變，導(dǎo)致良率下降。此外，因樹脂材料、裸片及載體的熱膨脹系數(shù)不同，此加熱固化的過程易造成襯底翹曲的問題。有鑒于此，目前針對(duì)制造元件嵌入式封裝結(jié)構(gòu)的方法仍有改進(jìn)的空間。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的實(shí)施例涉及一種元件嵌入式封裝結(jié)構(gòu)，其包含:載體，所述載體具有上表面；粘著層，設(shè)置于所述載體的上表面上；至少一個(gè)裸片，通過所述粘著層附著于所述載體上，所述裸片具有至少一個(gè)接墊；第一電介質(zhì)層，通過所述粘著層附著于所述載體上，所述電介質(zhì)層具有容納所述至少一個(gè)裸片的開口；以及第二電介質(zhì)層，設(shè)置于所述第一電介質(zhì)層上，其中至少部分的所述第二電介質(zhì)層填入所述開口及圍繞圍繞所述至少一個(gè)裸片，所述第二電介質(zhì)層具有至少一個(gè)開口，露出所述至少一個(gè)裸片的所述接墊。
[0004]本發(fā)明的另一實(shí)施例涉及一種制造元件嵌入式封裝結(jié)構(gòu)的方法，其包含:提供載體，所述載體具有上表面；設(shè)置粘著層于所述載體的上表面上；提供至少一個(gè)裸片，所述至少一個(gè)裸片通過所述粘著層附著于所述載體上；提供第一電介質(zhì)層，所述第一電介質(zhì)層通過所述粘著層附著于所述載體上，所述第一電介質(zhì)層具有容納所述至少一個(gè)裸片的開口 ；以及設(shè)置第二電介質(zhì)層于所述第一電介質(zhì)層上，其中至少部分的所述第二電介質(zhì)層填入所述開口及圍繞所述至少一個(gè)裸片。
【附圖說明】
[0005]圖1展示本發(fā)明元件嵌入式封裝結(jié)構(gòu)的實(shí)施例的剖面圖。
[0006]圖2展示展示形成本發(fā)明元件嵌入式封裝結(jié)構(gòu)的第一電介質(zhì)層后的實(shí)施例的俯視圖。
[0007]圖3展示展示形成本發(fā)明元件嵌入式封裝結(jié)構(gòu)的第一電介質(zhì)層后的實(shí)施例的俯視圖。
[0008]圖4展示本發(fā)明元件嵌入式封裝結(jié)構(gòu)的另一實(shí)施例的剖面圖。
[0009]圖5展示本發(fā)明元件嵌入式封裝結(jié)構(gòu)的另一實(shí)施例的剖面圖。
[0010]圖6展示本發(fā)明元件嵌入式封裝結(jié)構(gòu)的另一實(shí)施例的剖面圖。
[0011]圖7展示本發(fā)明元件嵌入式封裝結(jié)構(gòu)的另一實(shí)施例的剖面圖。
[0012]圖8展示本發(fā)明元件嵌入式封裝結(jié)構(gòu)的另一實(shí)施例的剖面圖。
[0013]圖9展示本發(fā)明元件嵌入式封裝結(jié)構(gòu)的另一實(shí)施例的剖面圖。
[0014]圖10展示本發(fā)明元件嵌入式封裝結(jié)構(gòu)的另一實(shí)施例的剖面圖。
[0015]圖11展示本發(fā)明元件嵌入式封裝結(jié)構(gòu)的另一實(shí)施例的剖面圖。
[0016]圖12展示本發(fā)明元件嵌入式封裝結(jié)構(gòu)的另一實(shí)施例的剖面圖。
[0017]圖13A至13H展示本發(fā)明元件嵌入式封裝結(jié)構(gòu)的制造方法的實(shí)施例的示意圖。
[0018]圖14展示本發(fā)明元件嵌入式封裝結(jié)構(gòu)的第一電介質(zhì)層開口設(shè)計(jì)的實(shí)施例的示意圖。
[0019]圖15展示本發(fā)明元件嵌入式封裝結(jié)構(gòu)的第一電介質(zhì)層開口設(shè)計(jì)的另一實(shí)施例的示意圖。
【具體實(shí)施方式】
[0020]請(qǐng)參考圖1，其展示本發(fā)明元件嵌入式封裝結(jié)構(gòu)的實(shí)施例的剖面圖。所述元件嵌入式封裝結(jié)構(gòu)100包括載體102、裸片104、裸片墊106、第一圖案化導(dǎo)電層108、粘著層110、第一電介質(zhì)層112、第二電介質(zhì)層114及第二圖案化導(dǎo)電層116。
[0021]所述載體102具有上表面102a及相對(duì)于所述上表面102a的下表面102b。如圖1所示，在一實(shí)施例中，所述載體102可包含設(shè)置于所述載體102的上表面102a上的裸片墊106及第一圖案化導(dǎo)電層，及設(shè)置于所述載體102的下表面102b上的導(dǎo)電箔118。所述裸片墊106與所述第一圖案化導(dǎo)電層在所述載體102的上表面102a上界定出開口，供填入粘著層110。所述載體2可利用本發(fā)明領(lǐng)域中任何可用材料組成，例如可為芯材襯底。芯材襯底的材質(zhì)可為 C 階段硬化材料(C-stage material)、ABF 類(Ajinomoto build-up film)材料、雙馬來酰亞胺-三氮雜苯(Bismaleimide Triazine,BT)樹脂材料或其類似物或其它合適材料。通過將所述載體102設(shè)置于所述裸片104相對(duì)于作用面104a的背面104b，可至少部分平衡所述裸片104與所述第一電介質(zhì)層112及所述第二電介質(zhì)層114因熱膨脹系數(shù)不同所造成的熱應(yīng)力，進(jìn)而改進(jìn)因所述熱應(yīng)力所造成的襯底翹曲問題，而改進(jìn)襯底的機(jī)械穩(wěn)定性。
[0022]所述裸片104具有作用面104a及相對(duì)于所述作用面的背面104b。所述裸片104可通過粘著層110附著于所述載體102上表面102a的芯片墊106上。
[0023]所述載體102的上表面102a上，所述芯片墊106的兩側(cè)可設(shè)置第一圖案化導(dǎo)電層108,在所述載體102的上表面102a上實(shí)質(zhì)側(cè)向延伸。所述第一圖案化導(dǎo)電層108可作為所述襯底100的內(nèi)部走線用，在所述第一電介質(zhì)層112與所述載體102間，或在所述裸片104的背面104b提供額外的線路設(shè)計(jì)彈性。
[0024]所述粘著層110具有上表面110a及下表面110b。所述粘著層110填入所述芯片墊106與所述第一圖案化導(dǎo)電層108所界定出的開口 120。如圖1所7K,在一實(shí)施例中，所述粘著層110圍繞至少部分所述芯片墊106及所述第一圖案化導(dǎo)電層108。在一實(shí)施例中，因所述載體102的上表面102a上另設(shè)有芯片墊106及第一圖案化導(dǎo)電層108，所述粘著層110僅有部分下表面110b與所述載體102的上表面102a接觸。所述粘著層110可包含本發(fā)明領(lǐng)域中任何可用的粘性材料，例如環(huán)氧樹脂、樹脂或其它合適的材料。所述粘性材料可具有導(dǎo)熱功能，例如為導(dǎo)熱膠。當(dāng)所述粘著層110包含具有導(dǎo)熱功能的粘性材料時(shí)，所述裸片104所產(chǎn)生的熱便可經(jīng)由所述粘著層110及所述裸片墊106散出。
[0025]所述第一電介質(zhì)層112具有上表面112a及下表面112b。所述第一電介質(zhì)層112的下表面112b鄰設(shè)于所述粘著層120的上表面120a上，與所述粘著層120的上表面120a共平面。所述第一電介質(zhì)層112通過所述粘著層120附著于所述載體102上表面102a的芯片墊106及第一圖案化導(dǎo)電層108上。所述第一電介質(zhì)層112具有開口 112c，用以容置裸片108。所述開口 112c的側(cè)壁112d與所述裸片104側(cè)邊可具有空隙，供填入另外的電介質(zhì)材料。所述第一電介質(zhì)層112需包含全固化的電介質(zhì)材料，例如可為但不限于C階段硬化材料、雙馬來酰亞胺-三氮雜苯樹脂材料、玻璃纖維及樹脂構(gòu)成材料或其類似物或其它合適的材料。因所述第一電介質(zhì)層112所利用者為全固化的電介質(zhì)材料，其所形成的電介質(zhì)層厚度較一致，均勻度較佳，使得后續(xù)如果要再形成電介質(zhì)層于其上時(shí)，其電介質(zhì)層總體厚度均勻度會(huì)較佳，且其厚度較