一種制作Sigma型鍺硅溝槽的方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于半導(dǎo)體制造技術(shù)領(lǐng)域，設(shè)及一種制作Sigma型錯娃溝槽的方法。
【背景技術(shù)】
[0002] 在半導(dǎo)體技術(shù)領(lǐng)域中，隨著納米加工技術(shù)的迅速發(fā)展，晶體管的特征尺寸已進(jìn)入 納米級。通過等比例縮小的方法來提高當(dāng)前主流的娃CMOS器件的性能運一方式，受到越來 越多的物理及工藝的限制。為了提高CMOS器件中NMOS和PMOS晶體管的性能，應(yīng)力技術(shù) (stress engineering)越來越受到業(yè)界的關(guān)注。
[0003] 在現(xiàn)有技術(shù)中，一般通過外延錯娃（SiGe)源漏引入溝道壓應(yīng)力（即錯娃技術(shù)），利 用源漏和溝道的晶格常數(shù)失配控制應(yīng)變大小，進(jìn)而改善空穴遷移率，來提高PMOS的性能。
[0004] 如圖1. 1至1. 7所示，圖1. 1至1. 7為現(xiàn)有形成Sigma型錯娃溝槽的結(jié)構(gòu)示意圖， 如圖1. 1所示，首先在具有PMOS區(qū)柵極2W及NMOS區(qū)柵極2的半導(dǎo)體襯底1上形成錯娃 掩膜層3W及光刻膠4 ;如圖1.2所示，對光刻膠4進(jìn)行曝光顯影；如圖1. 3所示，采用等離 子刻蝕工藝在PMOS區(qū)襯底中刻蝕U型溝槽5 ;如圖1. 4所示，采用氧化工藝去除NMOS區(qū)的 光刻膠4 ;如圖1. 5所示，采用TMAH(TetramethylammoniumHy化oxide四甲基氨氧化錠）處 理形成Sigma型溝槽6;如圖1.6所示，采用外延生長工藝在Sigma型溝槽6內(nèi)進(jìn)行錯娃7 沉積；如圖1. 7所示，去除半導(dǎo)體襯底1上的錯娃掩膜層3。
[0005] 在現(xiàn)有Sigma型錯娃溝槽的制作工藝中，圖1. 6中在在Sigma型溝槽內(nèi)進(jìn)行錯娃 沉積之后，需要采用憐酸去除娃片表面的錯娃掩膜層，而此時，NMOS區(qū)柵極上的錯娃掩膜層 的厚度最厚，其厚度大于PMOS區(qū)柵極上的錯娃掩膜層，同時也大于NMOS區(qū)柵極底部的錯娃 掩膜層。去除運些錯娃掩膜層采用的憐酸的作用時間是由NMOS區(qū)柵極上最厚的錯娃掩膜 層決定，即由NMOS區(qū)柵極頂層的錯娃掩膜層決定。在去除完NMOS區(qū)柵極頂層的錯娃掩膜 層時，NMOS區(qū)柵極底部的錯娃掩膜層由于厚度較薄，早已去除且過多的憐酸作用時間導(dǎo)致 其下方的娃襯底相應(yīng)的過多的損失，如圖1. 7所示，進(jìn)而影響器件性能。
[0006] 因此，本領(lǐng)域技術(shù)人員亟需提供一種制作Sigma型錯娃溝槽的方法，減少在制作 Sigma型錯娃溝槽過程中，由于PMOS區(qū)和NMOS區(qū)柵極頂層錯娃掩膜層厚度不均一，而去除 錯娃掩膜層時導(dǎo)致NMOS區(qū)娃襯底的損失，進(jìn)而提高NMOS器件性能。

【發(fā)明內(nèi)容】

[0007] 本發(fā)明所要解決的技術(shù)問題是提供一種制作Sigma型錯娃溝槽的方法，減少在制 作Sigma型錯娃溝槽過程中，由于PMOS區(qū)和NMOS區(qū)柵極頂層錯娃掩膜層厚度不均一，而導(dǎo) 致的去除錯娃掩膜層時NMOS區(qū)娃襯底的損失，進(jìn)而提高NMOS器件性能。
[0008] 為了解決上述技術(shù)問題，本發(fā)明提供了一種制作Sigma型錯娃溝槽的方法，包括 W下步驟：
[0009] 步驟SOI、在具有PMOS區(qū)柵極W及NMOS區(qū)柵極的半導(dǎo)體襯底上依次形成錯娃掩膜 層、富碳填充層、富娃硬膜層W及光刻膠；
[0010] 步驟S02、對所述光刻膠進(jìn)行曝光顯影，采用等離子刻蝕工藝刻蝕富娃硬膜層W及 富碳填充層，并在PMOS區(qū)襯底中形成預(yù)設(shè)深度的U型溝槽；
[0011] 步驟S03、去除PMOS區(qū)柵極W及NMOS區(qū)柵極頂層的富碳填充層；
[0012] 步驟S04、對所述PMOS區(qū)柵極W及NMOS區(qū)柵極頂層的錯娃掩膜層進(jìn)行減薄刻蝕， 并去除剩余的富碳填充層；
[0013] 步驟S05、對所述U型溝槽采用預(yù)設(shè)濃度的TMAH進(jìn)行處理W形成Sigma型溝槽；
[0014] 步驟S06、在所述Sigma型溝槽內(nèi)進(jìn)行錯娃沉積；
[0015] 步驟S07、去除剩余的錯娃掩膜層。
[0016] 優(yōu)選的，所述步驟SOl中，富碳填充層的厚度為500A~4000A，富娃硬膜層的厚 度為IOOA~1000A，光刻膠的厚度為沸0誠~3孤始。
[0017] 優(yōu)選的，所述步驟S02中，等離子刻蝕工藝后，所述錯娃掩膜層的厚度為 nOA~200A。
[0018] 優(yōu)選的，所述步驟S02中，采用CFa或CH2F2對富娃硬膜層進(jìn)行等離子刻蝕工藝，然 后采用化或SO2對富碳填充層進(jìn)行等離子刻蝕工藝，接著采用皿r或02對PMOS區(qū)襯底進(jìn) 行等離子刻蝕工藝，W在PMOS區(qū)襯底中形成預(yù)設(shè)深度的U型溝槽。
[0019] 優(yōu)選的，所述步驟S03中，采用化或S〇2對所述富碳填充層進(jìn)行若干秒的等離子刻 蝕工藝。
[0020] 優(yōu)選的，所述步驟S04中，采用CF4或〇2對所述錯娃掩膜層進(jìn)行若干秒等離子刻蝕 工藝，并采用氧化工藝去除剩余的富碳填充層。
[0021] 優(yōu)選的，所述步驟S04中，刻蝕后的PMOS區(qū)柵極、NMOS區(qū)柵極頂部的錯娃掩膜層 W及NMOS區(qū)柵極底部的錯娃掩膜層厚度相等。
[0022] 優(yōu)選的，所述步驟S05中，所述TMAH的濃度范圍為1.Owt%~30. 5wt%，溫度范圍 為20°C~80°C，并且TMAH中具有預(yù)設(shè)濃度的稀氣氨酸溶液。
[0023] 優(yōu)選的，所述步驟S06中，采用外延生長工藝在所述Sigma型溝槽內(nèi)進(jìn)行錯娃沉 積。
[0024] 優(yōu)選的，所述步驟S07中，采用預(yù)設(shè)濃度的H3PO4去除剩余的錯娃掩膜層。
[00巧]與現(xiàn)有的方案相比，本發(fā)明提供了一種制作Sigma型錯娃溝槽的方法，通過采用 =層光刻材料制作Sigma型錯娃溝槽，使后期娃片上PMOS區(qū)和NMOS區(qū)柵極頂層的錯娃掩 膜層W及NMOS區(qū)柵極底部的錯娃掩膜層的厚度保持相等，在后續(xù)去除錯娃掩膜層時，避免 了因錯娃掩膜層厚度不均一導(dǎo)致憐酸溶液消耗負(fù)荷不同導(dǎo)致的NMOS區(qū)娃襯底的損失，提 高了NMOS器件的性能。
【附圖說明】
[0026] 為了更清楚地說明本發(fā)明實施例中的技術(shù)方案，下面將對實施例中所需要使用的 附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng) 域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可W根據(jù)運些附圖獲得其他的附 圖。
[0027] 圖1. 1-1. 7是現(xiàn)有制作Sigma型錯娃溝槽的方法的結(jié)構(gòu)示意圖；
[0028] 圖2是本發(fā)明中制作Sigma型錯娃溝槽的方法的流程示意圖；
[0029] 圖3. 1-3. 7是本發(fā)明制作Sigma型錯娃溝槽的方法的結(jié)構(gòu)示意圖。
[0030] 附圖標(biāo)記為：
[0031] 1、半導(dǎo)體襯底；2、柵極；3、錯娃掩膜層；4、光刻膠；5、U型溝槽；6、Sigma型溝槽； 7、錯娃；10、半導(dǎo)體襯底；20、柵極；21、晶娃柵極；22、晶娃柵極掩膜層；23、晶娃柵極側(cè)墻 層；30、錯娃掩膜層；40、富碳填充層；50、富娃硬膜層；60、光刻膠；70、U型溝槽；80、Sigma 型溝槽；90、錯娃。
【具體實施方式】
[0032] 為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖對本發(fā)明的實施 方式作進(jìn)一步地詳細(xì)描述。本領(lǐng)域技術(shù)人員可由本說明書所掲露的內(nèi)容輕易地了解本發(fā)明 的其他優(yōu)點與功效。本發(fā)明還可W通過另外不同的【具體實施方式】加W實施或應(yīng)用，本說明 書中的各項細(xì)節(jié)也可W基于不同觀點與應(yīng)用，在沒有背離本發(fā)明的精神下進(jìn)行各種修飾或 改變。
[0033] 上述及其它技術(shù)特征和有益效果，將結(jié)合實施例及附圖2W及3. 1-3. 7對本發(fā)明 的制作Sigma型錯娃溝槽的方法進(jìn)行詳細(xì)說明。圖2是本發(fā)明中制作Sigma型錯娃溝槽的 方法的流程示意圖；圖3. 1-3. 7是本發(fā)明制作Sigma型錯娃溝槽的方法的結(jié)構(gòu)示意圖。
[0034] 如圖2所示，本發(fā)明提供了一種制作Sigma型錯娃溝槽的方法，包括W下步驟： W35]