一種特征尺寸收縮的半導(dǎo)體器件的封裝方法及結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體封裝技術(shù)領(lǐng)域，特別是涉及一種特征尺寸收縮的半導(dǎo)體器件的封裝方法及結(jié)構(gòu)。
【背景技術(shù)】
[0002]隨著半導(dǎo)體技術(shù)的不斷進(jìn)步，特征尺寸的工藝節(jié)點(diǎn)越來越小，產(chǎn)品性能呈指數(shù)提高，但同時(shí)制造成本也基本呈指數(shù)上升。在激烈的市場競爭中，要求從業(yè)者既要不斷革新工藝節(jié)點(diǎn)，跟上市場的腳步，同時(shí)也需要充分挖掘現(xiàn)有工藝的潛力，以獲得性價(jià)比更佳的產(chǎn)品O
[0003]因此，業(yè)界往往會(huì)在原有的工藝基礎(chǔ)上，嘗試進(jìn)行一定比例(一般在80%?95%之間)的尺寸收縮(Shrink)，由此便可在不增加或增加極少成本的情況下，增加一晶圓上可制造芯片的數(shù)量，進(jìn)一步提高產(chǎn)品的性能。
[0004]所謂晶圓級封裝(WLP)工藝是指不對晶圓進(jìn)行切割，直接在整片晶圓上實(shí)施封裝，因此具有成本更低、封裝時(shí)間更短等優(yōu)點(diǎn)。如圖1a所示，在原有工藝生產(chǎn)的第一產(chǎn)品的頂層金屬層中設(shè)置與WLP工藝上的PAD (焊盤)對應(yīng)的圖案PAD-1，WLP工藝上的PAD通過所述第一產(chǎn)品上的圖案PAD-1對第一產(chǎn)品進(jìn)行對位封裝。然而，如圖1b所示，采用WLP工藝對在原有的工藝基礎(chǔ)上進(jìn)行尺寸收縮的第二產(chǎn)品進(jìn)行封裝，第二產(chǎn)品收縮后由于WLP工藝上的PAD無法與收縮后的第二產(chǎn)品一一對應(yīng)，導(dǎo)致WLP工藝上的PAD位置與第二產(chǎn)品的頂層金屬層中設(shè)置的圖案PAD-2發(fā)生變化，因此WLP工藝上的PAD無法通過所述第二產(chǎn)品上的圖案PAD-2對第二產(chǎn)品進(jìn)行對位封裝。業(yè)界通常做法是對收縮后的第二產(chǎn)品重新調(diào)試整個(gè)WLP工藝，進(jìn)行性能測試，這無疑增加了性能測試中的不穩(wěn)定因素，且浪費(fèi)大量的時(shí)間，延長了新產(chǎn)品開發(fā)的周期。
[0005]為此，本發(fā)明提供一種方法，在所述第二產(chǎn)品上制作一過渡層，使收縮后的產(chǎn)品完全可以采用原有的封裝工藝進(jìn)行封裝。所述過渡層中包括在第二產(chǎn)品上形成的介質(zhì)層、在介質(zhì)層中制作連接孔、填在連接孔中的金屬及制作在介質(zhì)層及連接孔之上的第二頂層金屬層6A。按照一般填充孔的方法，是在孔中一步淀積出再分布層(孔中金屬和第二頂層金屬層6A)，但是該種方法會(huì)造成高度差和內(nèi)嵌角，如圖2所示，不利于后續(xù)封裝制程的進(jìn)行。

【發(fā)明內(nèi)容】

[0006]鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種特征尺寸收縮的半導(dǎo)體器件的封裝方法及結(jié)構(gòu)，用于解決現(xiàn)有技術(shù)中特征尺寸收縮后半導(dǎo)體器件無法用現(xiàn)有的封裝工藝進(jìn)行器件封裝的問題。
[0007]為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種特征尺寸收縮的半導(dǎo)體器件的封裝方法，所述特征尺寸收縮的半導(dǎo)體器件的封裝方法至少包括步驟:
[0008]提供用于制作第一產(chǎn)品的半導(dǎo)體基底，在所述半導(dǎo)體基底上制作按照所述第一產(chǎn)品的特征尺寸進(jìn)行收縮的第二產(chǎn)品，所述第二產(chǎn)品具有位于頂部的第一頂層金屬層；
[0009]在所述第一頂層金屬層上淀積介質(zhì)層，并在所述介質(zhì)層中制作暴露所述第一頂層金屬層的連接孔；
[0010]在所述連接孔中填充銅金屬，并平坦化所述銅金屬使銅金屬表面與介質(zhì)層表面齊平，，填充的銅金屬形成第一焊盤；
[0011]在所述第一焊盤以及介質(zhì)層表面上淀積鋁金屬形成第二頂層金屬層，采用光刻工藝保留用于連接所述第二產(chǎn)品的第一焊盤到所述第一產(chǎn)品的第二焊盤之間區(qū)域的第二頂層金屬層；
[0012]在所述第二頂層金屬層以及暴露的介質(zhì)層表面覆蓋絕緣層，并在所述絕緣層中制作暴露所述第二頂層金屬層的第二焊盤；
[0013]采用所述第一產(chǎn)品的晶圓級封裝測試工藝對準(zhǔn)所述第二焊盤，對包括所述半導(dǎo)體基底及位于所述半導(dǎo)體基底上的各部分進(jìn)行封裝測試。
[0014]優(yōu)選地，所述第二產(chǎn)品的特征尺寸收縮為第一產(chǎn)品特征尺寸的85%?97%。
[0015]優(yōu)選地，所述第二產(chǎn)品的特征尺寸收縮為第一產(chǎn)品特征尺寸的95%。
[0016]優(yōu)選地，所述第一焊盤和第二焊盤的特征尺寸為30?100 μ m。
[0017]優(yōu)選地，所述半導(dǎo)體基底至少包括半導(dǎo)體器件層以及在所述半導(dǎo)體器件層中形成的金屬互連層。
[0018]優(yōu)選地，所述第一產(chǎn)品為LDMOS、CMOS、MS、LG、CIS、EEPROM 或 FLASH 中的一種。
[0019]優(yōu)選地，在形成所述介質(zhì)層步驟后，還包括在所述介質(zhì)層上形成抗反射涂層，在所述介質(zhì)層和抗反射涂層中制作暴露所述第一頂層金屬層的連接孔。
[0020]優(yōu)選地，所述第二頂層金屬層的厚度范圍為0.5?2μπι。
[0021]本發(fā)明還提供一種特征尺寸收縮的半導(dǎo)體器件的封裝結(jié)構(gòu)，所述特征尺寸收縮的半導(dǎo)體器件的封裝結(jié)構(gòu)至少包括:
[0022]用于制作第一產(chǎn)品的半導(dǎo)體基底；
[0023]按照所述第一產(chǎn)品的特征尺寸收縮的第二產(chǎn)品，所述第二產(chǎn)品位于所述半導(dǎo)體基底上且所述第二產(chǎn)品具有位于頂部的第一頂層金屬層；
[0024]介質(zhì)層，淀積于所述第一頂層金屬層上；
[0025]第一焊盤，制作于所述介質(zhì)層中，所述第一焊盤為銅金屬；
[0026]第二頂層金屬層，形成于所述第一焊盤及介質(zhì)層的表面上且用于連接所述第一焊盤到所述第一產(chǎn)品的第二焊盤的之間區(qū)域，所述第二頂層金屬層為鋁金屬層；
[0027]絕緣層，覆蓋于所述第二頂層金屬層以及暴露的介質(zhì)層表面；
[0028]第二焊盤，制作于所述絕緣層中；
[0029]封裝體，采用所述第一產(chǎn)品的晶圓級封裝測試工藝對準(zhǔn)所述第二焊盤將所述半導(dǎo)體基底及位于所述半導(dǎo)體基底上的各部分進(jìn)行塑封。
[0030]優(yōu)選地，所述封裝結(jié)構(gòu)還包括位于所述介質(zhì)層和第二頂層金屬層間的抗反射涂層，所述第一焊盤還位于所述抗反射涂層中。
[0031]優(yōu)選地，所述第二頂層金屬層的厚度范圍為0.5?2μηι。
[0032]如上所述，本發(fā)明的特征尺寸收縮的半導(dǎo)體器件的封裝方法及結(jié)構(gòu)，包括步驟:提供用于制作第一產(chǎn)品的半導(dǎo)體基底，在所述半導(dǎo)體基底上制作按照所述第一產(chǎn)品的特征尺寸進(jìn)行收縮的第二產(chǎn)品，所述產(chǎn)品具有位于頂部第一金屬層；在所述第二產(chǎn)品上淀積介質(zhì)層，并在所述介質(zhì)層中制作暴露所述第一頂層金屬層的連接孔；在所述連接孔中填充銅金屬，并拋光所述銅金屬表面使銅金屬表面與介質(zhì)層表面齊平，填充的銅金屬形成第一焊盤；在所述第一焊盤以及介質(zhì)層表面上淀積鋁金屬形成第二頂層金屬層，采用光刻工藝保留用于連接所述第二產(chǎn)品的第一焊盤到所述第一產(chǎn)品的第二焊盤之間區(qū)域的第二頂層金屬層；在所述第二頂層金屬層以及暴露的介質(zhì)層表面覆蓋絕緣層，并在所述絕緣層中制作暴露所述第二頂層金屬層的第二焊盤；采用所述第一產(chǎn)品的晶圓級封裝測試工藝對準(zhǔn)所述第二焊盤，對包括所述半導(dǎo)體基底及位于所述半導(dǎo)體基底上的各部分進(jìn)行封裝測試。因此本發(fā)明通過增加第二產(chǎn)品中的第一焊盤以及用于連接第二產(chǎn)品的第一焊盤和第一產(chǎn)品中的第二焊盤的第二頂層金屬層作為過渡層，將尺寸收縮后的焊盤位置重新轉(zhuǎn)換為原有產(chǎn)品的焊盤位置，使尺寸收縮后的產(chǎn)品完全可以采用原有的封裝工藝進(jìn)行封裝，節(jié)省了封裝調(diào)試所用的時(shí)間，可大幅縮短產(chǎn)品開發(fā)周期。另外，本發(fā)明通過先在連接孔中填充銅金屬再將連接孔中的銅金屬拋光使與介質(zhì)層齊平，這樣既可以使銅金屬表面平坦，還可以保證后續(xù)鍵合等工藝中不需要另外制作聚合物層就能達(dá)到良好的鍵合質(zhì)量。
【附圖說明】
[0033]圖1a為現(xiàn)有技術(shù)中的晶圓級封裝工藝對第一產(chǎn)品進(jìn)行封裝的焊盤對位俯視示意圖。
[0034]圖1b為現(xiàn)有技術(shù)中的晶圓級封裝工藝對尺寸收縮后的第二產(chǎn)品進(jìn)行封裝的焊盤對位時(shí)位置和大小發(fā)生變化的俯視示意圖。
[0035]圖2為現(xiàn)有技術(shù)中半導(dǎo)體器件的第二頂層金屬層表面出現(xiàn)內(nèi)嵌角的結(jié)構(gòu)示意圖。