一種2.5d集成封裝半導(dǎo)體器件的制作方法
【專利摘要】本實(shí)用新型揭示了一種2.5D集成封裝半導(dǎo)體器件，包括轉(zhuǎn)接板，轉(zhuǎn)接板的頂面上設(shè)置有背金層，轉(zhuǎn)接板的底面通過若干錫球與PCB基板連接通信，且它們配合形成指定數(shù)量的半封閉屏蔽空間，每個屏蔽空間中設(shè)置有至少一個倒裝于轉(zhuǎn)接板底面的芯片，芯片的底面與PCB基板上的焊盤連接通信，PCB基板和轉(zhuǎn)接板之間設(shè)置有包裹錫球并填充屏蔽空間的填充膠層。本實(shí)用新型既保留了常規(guī)2.5D封裝工藝微細(xì)布線集成度高、功耗低、應(yīng)力低等優(yōu)點(diǎn)，又形成半封閉的屏蔽空間，再通過倒裝工藝將芯片安裝于轉(zhuǎn)接板的底面并位于上述的屏蔽空間內(nèi)，從而能夠有效提高最終產(chǎn)品的抗電磁干擾能力和防靜電沖擊能力。
【專利說明】
一種2.5D集成封裝半導(dǎo)體器件
技術(shù)領(lǐng)域
[0001]本實(shí)用新型涉及一種半導(dǎo)體器件，尤其涉及一種2.f5D集成封裝半導(dǎo)體器件?！颈尘凹夹g(shù)】
[0002]SIP(System In a Package系統(tǒng)級封裝)是將多種功能芯片，例如包括處理器、存儲器等功能芯片集成在一個封裝內(nèi)，從而實(shí)現(xiàn)一個基本完整的功能的封裝工藝。SIP適用于低成本、小面積、高頻高速，以及生產(chǎn)周期短的電子產(chǎn)品上，尤其如功率放大器(PA)、全球定位系統(tǒng)、藍(lán)芽模塊(Bluetooth)、影像感測模塊、記憶卡等可攜式產(chǎn)品市場。
[0003]但在許多體系中，常規(guī)的2D封裝工藝的SIP封裝基板上的走線要比硅基板上的走線寬幾個數(shù)量級，這種尺寸上的差異會影響到產(chǎn)品性能和功耗，另外，SIP封裝基板上更寬的走線很容易導(dǎo)致布線擁塞，因此對可實(shí)現(xiàn)的芯片類型以及芯片連接數(shù)量有很大的限制， 由此出現(xiàn)了 2.?封裝工藝。
[0004]如附圖1所示，傳統(tǒng)的2.5D封裝工藝是在SIP封裝基板20與至少兩個芯片30之間放置了一個硅中介層40,這個硅中介層40上有硅穿孔(TSV)50連接其上表面的金屬層和下表面的金屬層，并且，硅中介層40的正面和背面金屬層(兩種情況下都可能有多個金屬層)上的走線是使用與硅芯片上的走線相同的制程制作的，芯片30使用微型錫球60倒裝連接到硅中介層40,與此同時，硅中介層40使用普通的芯片連接焊錫凸塊70連接到SIP基板20。
[0005]使用2.5D封裝工藝的優(yōu)勢在于，這是在傳統(tǒng)2D封裝技術(shù)基礎(chǔ)上的升級，可以在容量和性能方面提供巨大的提升幅度，而且具有良率方面的優(yōu)勢，因?yàn)榕c制作單個大的芯片相較，制作許多小的芯片更加容易;然而這種封裝工藝制成的半導(dǎo)體器件，仍然存在一定的問題，主要表現(xiàn)在:
[0006]由于2.5D封裝工藝產(chǎn)品中的芯片缺少有效的電磁、靜電屏蔽結(jié)構(gòu)，因此芯片的抗電磁干擾性能差，防靜電沖擊能力弱，然而將采用2.5D封裝工藝的產(chǎn)品應(yīng)用于各種設(shè)備上時，由于設(shè)備上的電磁干擾源較多、易出現(xiàn)靜電沖擊，因此各芯片運(yùn)行的有效性和穩(wěn)定性往往無法保證，也就常常出現(xiàn)無法試用的情況;并且2.5D封裝工藝也無法滿足高功率類器件的散熱需求。
【發(fā)明內(nèi)容】

[0007]本實(shí)用新型的目的之一就是為了解決現(xiàn)有技術(shù)中存在的上述問題，通過轉(zhuǎn)接板正面的背金層與錫球、PCB基板配合形成半封閉的屏蔽空間，并通過倒裝工藝將芯片安裝于轉(zhuǎn)接板的底面且位于屏蔽空間內(nèi)，從而提供了一種抗電磁干擾能力好和防靜電沖擊能力強(qiáng)的 2.f5D集成封裝半導(dǎo)體器件。
[0008]本實(shí)用新型的目的通過以下技術(shù)方案來實(shí)現(xiàn):
[0009]一種2.5D集成封裝半導(dǎo)體器件，包括轉(zhuǎn)接板，所述轉(zhuǎn)接板的頂面上設(shè)置有背金層， 所述轉(zhuǎn)接板的底面通過若干錫球與PCB基板連接通信，且它們配合形成指定數(shù)量的半封閉屏蔽空間，每個所述屏蔽空間中設(shè)置有至少一個倒裝于所述轉(zhuǎn)接板底面的芯片，所述芯片的底面與PCB基板上的焊盤連接通信，所述PCB基板和轉(zhuǎn)接板之間設(shè)置有包裹所述錫球并填充所述屏蔽空間的填充膠層。
[0010]優(yōu)選的，所述的一種2.f5D集成封裝半導(dǎo)體器件，其中:所述轉(zhuǎn)接板為硅基轉(zhuǎn)接板。 [〇〇11]優(yōu)選的，所述的一種2.5D集成封裝半導(dǎo)體器件，其中:所述背金層的面積和形狀與所述轉(zhuǎn)接板頂面的面積和形狀相同。
[0012]優(yōu)選的，所述的一種2.f5D集成封裝半導(dǎo)體器件，其中:所述背金層是金屬Pt層或Ni 層或Cr層或W層或Au層或AL層或Cu層或者以上金屬的組合層。
[0013]優(yōu)選的，所述的一種2.5D集成封裝半導(dǎo)體器件，其中:所述錫球的高度為0.15mm-0.35mm〇[〇〇14]優(yōu)選的，所述的一種2.5D集成封裝半導(dǎo)體器件，其中:所述屏蔽空間為兩個，每個屏蔽空間中設(shè)置有一個芯片。
[0015]優(yōu)選的，所述的一種2.5D集成封裝半導(dǎo)體器件，其中:所述芯片通過若干位于所述轉(zhuǎn)接板底部的微凸塊與所述轉(zhuǎn)接板連接并通信，所述微凸塊包覆于轉(zhuǎn)接板底部和芯片之間的底部填充層中。
[0016]優(yōu)選的，所述的一種2.f5D集成封裝半導(dǎo)體器件，其中:所述微凸塊為金球或錫球。 [〇〇17]優(yōu)選的，所述的一種2.5D集成封裝半導(dǎo)體器件，其中:所述焊盤通過錫膏或?qū)щ娿y漿與所述芯片的底面連接導(dǎo)通。
[0018]本實(shí)用新型技術(shù)方案的優(yōu)點(diǎn)主要體現(xiàn)在:[〇〇19]本實(shí)用新型設(shè)計(jì)精巧，結(jié)構(gòu)簡單，在保證常規(guī)2.?封裝工藝微細(xì)布線集成度高、功耗低、應(yīng)力低等特性的基礎(chǔ)上，通過在轉(zhuǎn)接板正面設(shè)置背金層，并通過轉(zhuǎn)接板與錫球、PCB基板配合形成半封閉的屏蔽空間，再通過倒裝工藝將芯片安裝于轉(zhuǎn)接板的底面并位于上述的屏蔽空間內(nèi)，從而能夠有效提高最終產(chǎn)品的抗電磁干擾能力和防靜電沖擊能力，并且散熱性能相對常規(guī)的2.f5D封裝芯片更佳，適宜大功率器件的封裝。
[0020]另一方面，本實(shí)用新型的2.5D集成封裝半導(dǎo)體器件，不需要在硅基轉(zhuǎn)接板上設(shè)置硅穿孔(TSV)，結(jié)構(gòu)和加工都更加簡單。
[0021]由于采用倒裝芯片工藝，因此充分解決了由于芯片減薄而造成的芯片翹曲、下垂問題，同時，基于硅基轉(zhuǎn)接板集成的DIP芯片相對于普通的DIP芯片能夠進(jìn)一步縮小產(chǎn)品尺寸?！靖綀D說明】[〇〇22]圖1是【背景技術(shù)】中常規(guī)2.f5D封裝工藝的半導(dǎo)體器件的結(jié)構(gòu)示意圖；[0〇23]圖2是本實(shí)用新型的結(jié)構(gòu)不意圖；
[0024]圖3是本實(shí)用新型的方法中S1，背金層加工步驟的狀態(tài)示意圖；
[0025]圖4是本實(shí)用新型的方法中S2,芯片倒裝步驟的狀態(tài)示意圖
[0026]圖5是本實(shí)用新型的S3,轉(zhuǎn)接板植球步驟的狀態(tài)示意圖；
[0027]圖6是本實(shí)用新型的方法中錫球的分布狀態(tài)示意圖；[〇〇28]圖7是本實(shí)用新型的方法中S4,芯片與PCB基板的聯(lián)通步驟及S5,轉(zhuǎn)接板與PCB基板的聯(lián)通步驟的狀態(tài)示意圖；
[0029]圖8是本實(shí)用新型的方法中S6,填膠步驟的狀態(tài)示意圖?！揪唧w實(shí)施方式】
[0030]本實(shí)用新型的目的、優(yōu)點(diǎn)和特點(diǎn)，將通過下面優(yōu)選實(shí)施例的非限制性說明進(jìn)行圖示和解釋。這些實(shí)施例僅是應(yīng)用本實(shí)用新型技術(shù)方案的典型范例，凡采取等同替換或者等效變換而形成的技術(shù)方案，均落在本實(shí)用新型要求保護(hù)的范圍之內(nèi)。
[0031]本實(shí)用新型揭示的一種2.5D集成封裝半導(dǎo)體器件，如附圖2所示，包括轉(zhuǎn)接板1，所述轉(zhuǎn)接板1是已知的各種可行材質(zhì)的基板，優(yōu)選為硅基轉(zhuǎn)接板;同時，在所述轉(zhuǎn)接板1的頂面上設(shè)置有背金層2,所述背金層2的面積和形狀與所述轉(zhuǎn)接板1頂面的面積和形狀相同，從而能夠最大限度的保證后期在后續(xù)的屏蔽結(jié)構(gòu)中，能夠充分保證屏蔽結(jié)構(gòu)的封閉性、完整性和有效性，從而改善屏蔽效果;且所述背金層2是金屬Pt層或Ni層或Cr層或W層或Au層或AL 層或Cu層或者以上金屬的組合層。而所述轉(zhuǎn)接板1的底面通過若干錫球3與PCB基板4連接并通信，所述錫球3的尺寸可以根據(jù)需要設(shè)置，本實(shí)施例中優(yōu)選所述錫球7的高度為0.15mm-0.35mm〇
[0032]所述轉(zhuǎn)接板1與所述錫球3、PCB基板4配合形成指定數(shù)量的半封閉式屏蔽空間5,每個所述屏蔽空間5中設(shè)置有至少一個通過倒裝工藝安裝于所述轉(zhuǎn)接板1底面的芯片6。
[0033]詳細(xì)的，所述芯片6通過若干位于所述轉(zhuǎn)接板1底部的微凸塊9與所述轉(zhuǎn)接板1連接并通信，所述微凸塊9可以是各種具有良好導(dǎo)電性能的金屬或合金，本實(shí)施例中優(yōu)選所述微凸塊9是金球或錫球，并且所述微凸塊9包覆于轉(zhuǎn)接板1底部和芯片6之間的底部填充層10 中。
[0034]同時，所述底部填充層10的材質(zhì)目前以環(huán)氧樹脂、酚醛樹脂、有機(jī)硅樹脂和不飽和聚酯樹脂最為常用，優(yōu)選為環(huán)氧樹脂塑封膠，并在其中添加氧化硅、氧化鋁等填充料，以改善包封料的強(qiáng)度、電性能、粘度等性能，并提升封裝結(jié)構(gòu)的熱機(jī)械可靠性，包封材料包封、固化完成后，呈固體狀的塑封層5,可以起到防水、防潮、防震、防塵、絕緣、散熱等作用。[〇〇35]進(jìn)一步，本實(shí)施例中，所述屏蔽空間5優(yōu)選為兩個，每個屏蔽空間5中設(shè)置的所述芯片6為一個，并且，所述芯片6的底面通過所述PCB基板4正面的焊盤7上涂覆的導(dǎo)電銀漿或錫膏與所述PCB基板4實(shí)現(xiàn)連接并進(jìn)行通信。
[0036]更進(jìn)一步，所述PCB基板4和轉(zhuǎn)接板1之間還設(shè)置有包裹所述錫球3并填充所述屏蔽空間5的填充膠層8,并且所述填充膠層8的材質(zhì)可以與所述底部填充層10的材質(zhì)相同，當(dāng)然也可以不同，本實(shí)施例中優(yōu)選，它們的材質(zhì)相同。[〇〇37]由于本實(shí)用新型的2.f5D集成封裝半導(dǎo)體器件結(jié)構(gòu)與常規(guī)的2.5封裝工藝的結(jié)構(gòu)近似，原理相同，因此能夠有效維持常規(guī)2.5封裝工藝中微細(xì)布線集成度高、功耗低、應(yīng)力低、 一個封裝半導(dǎo)體器件的容量和性能方面得到巨大幅度的提升以及具有較好良率的優(yōu)勢。
[0038]同時，由于所述硅基轉(zhuǎn)接板的頂面設(shè)置有背金層1，此時，所述屏蔽空間5的上方 (背金層)、四周(錫球)、底面(PCB基板4頂面的金屬電路層)均為金屬材質(zhì)，雖然錫球之間存在的一定的間隙，但間隙較小，因而所述芯片6相當(dāng)于處在一個近似封閉的且由金屬邊界形成的空間內(nèi)，再加上在硅基轉(zhuǎn)接板和PCB基板4之間還有填充膠層8,所以芯片6與屏蔽空間5 外的電磁干擾及靜電在一定程度上實(shí)現(xiàn)隔離，從而使芯片6受到的電磁干擾和靜電沖擊大大減少，提高了抗電磁干擾和防靜電沖擊能力。[〇〇39]本實(shí)用新型還揭示了一種用于上述2.f5D集成封裝半導(dǎo)體器件的加工方法，如附圖3-附圖8所示，其具體的加工過程如下:
[0040]S1，背金層加工步驟:通過磁控濺射，PVD(物理氣相沉積)，CVD(化學(xué)氣相沉積)、 真空蒸鍍、電鍍、化學(xué)鍍等工藝在轉(zhuǎn)接板1的頂面形成背金層2,如附圖3所示。
[0041]S2,芯片倒裝步驟:如附圖4所示，通過倒裝工藝，使指定數(shù)量的芯片6與所述轉(zhuǎn)接板1的底面電路層連接并實(shí)現(xiàn)它們通信；以上述優(yōu)選的2個芯片的結(jié)構(gòu)為例，所述S2,芯片倒裝步驟詳細(xì)步驟如下:
[0042]S21，分別在兩個所述芯片6的電極層表面的指定位置制作設(shè)定數(shù)量的微凸塊9;
[0043]S22,接著通過焊接(回流焊)技術(shù)，使兩個芯片6通過所述微凸塊9倒裝在所述轉(zhuǎn)接板1的底面上，并實(shí)現(xiàn)兩個所述芯片6與轉(zhuǎn)接板1的通信；
[0044]S23,在每個所述芯片6和轉(zhuǎn)接板1之間填充高導(dǎo)熱膠體形成覆蓋所述微凸塊9的底部填充層10,從而完成芯片6的倒裝。
[0045]當(dāng)然除了上述的倒裝工藝，也可以使用其他可行的倒裝工藝.
[0046]S3，轉(zhuǎn)接板植球步驟:如附圖5所示，通過BGA植球技術(shù)在所述轉(zhuǎn)接板1的底面按照指定布局形式制作若干數(shù)量的錫球3,且必須保證所述錫球3的高度大于所述微凸塊9的高度+芯片6的高度;所述錫球3的布局方式優(yōu)選如附圖6所示，它們圍合成一個近似8字顯示管的形狀，并且兩個所述芯片6位于所述8字顯示管的兩個空白的區(qū)域。[〇〇47]S4,芯片與PCB基板的聯(lián)通步驟:如附圖7所示，在所述PCB基板4的焊盤7上涂導(dǎo)電銀漿或錫膏或其他導(dǎo)熱導(dǎo)電性能良好的物質(zhì)，通過焊盤7實(shí)現(xiàn)PCB基板4和芯片6的導(dǎo)通。
[0048]S5，轉(zhuǎn)接板與PCB基板的聯(lián)通步驟:然后，將完成上述S1-S4四個步驟的所述轉(zhuǎn)接板 1表貼到所述PCB基板4上，并實(shí)現(xiàn)所述轉(zhuǎn)接板1和PCB基板4的聯(lián)通，此處表貼技術(shù)為已知工藝，在此不再贅述。
[0049]S6,填膠步驟:如附圖8所示，用填充膠填充所述轉(zhuǎn)接板1和PCB基板4之間的空隙， 并使填充膠覆蓋外圍的錫球3,完成整改個2.f5D集成封裝半導(dǎo)體器件的加工。
[0050]當(dāng)然上述的步驟編號51、52、53、54、55、56的順序并不造成對本方法的唯一限定， 例如，在其他實(shí)施例中，所述S1，背金層加工步驟可以在其他任意步驟完成后再進(jìn)行;或者所述S2,芯片倒裝步驟以及所述S3,轉(zhuǎn)接板植球步驟的順序可以顛倒。
[0051]本實(shí)用新型尚有多種實(shí)施方式，凡采用等同變換或者等效變換而形成的所有技術(shù)方案，均落在本實(shí)用新型的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種2.f5D集成封裝半導(dǎo)體器件，其特征在于:包括轉(zhuǎn)接板(1)，所述轉(zhuǎn)接板(1)的頂面 上設(shè)置有背金層(2)，所述轉(zhuǎn)接板(1)的底面通過若干錫球(3)與PCB基板(4)連接通信，且它 們配合形成指定數(shù)量的半封閉屏蔽空間(5)，每個所述屏蔽空間(5)中設(shè)置有至少一個倒裝 于所述轉(zhuǎn)接板(1)底面的芯片(6)，所述芯片(6)的底面與PCB基板(4)上的焊盤(7)連接通 信，所述PCB基板(4)和轉(zhuǎn)接板(1)之間設(shè)置有包裹所述錫球(3)并填充所述屏蔽空間(5)的 填充膠層(8)。2.根據(jù)權(quán)利要求1所述的一種2.5D集成封裝半導(dǎo)體器件，其特征在于:所述轉(zhuǎn)接板(1) 為硅基轉(zhuǎn)接板。3.根據(jù)權(quán)利要求2所述的一種2.5D集成封裝半導(dǎo)體器件，其特征在于:所述背金層(2) 的面積和形狀與所述轉(zhuǎn)接板(1)頂面的面積和形狀相同。4.根據(jù)權(quán)利要求3所述的一種2.5D集成封裝半導(dǎo)體器件，其特征在于:所述背金層(2) 是金屬Pt層或Ni層或Cr層或W層或Au層或AL層或Cu層或者以上金屬的組合層。5.根據(jù)權(quán)利要求3所述的一種2.5D集成封裝半導(dǎo)體器件，其特征在于:所述錫球(3)的 高度為 〇 ? 15mm-〇.35mm〇6.根據(jù)權(quán)利要求3所述的一種2.5D集成封裝半導(dǎo)體器件，其特征在于:所述屏蔽空間 (5)為兩個，每個屏蔽空間(5)中設(shè)置有一個芯片(6)。7.根據(jù)權(quán)利要求3所述的一種2.5D集成封裝半導(dǎo)體器件，其特征在于:所述芯片(6)通 過若干位于所述轉(zhuǎn)接板(1)底部的微凸塊(9)與所述轉(zhuǎn)接板(1)連接并通信，所述微凸塊(9) 包覆于轉(zhuǎn)接板(1)底部和芯片(6)之間的底部填充層(10)中。8.根據(jù)權(quán)利要求7所述的一種2.5D集成封裝半導(dǎo)體器件，其特征在于:所述微凸塊(9) 為金球或錫球。9.根據(jù)權(quán)利要求1-8任一所述的一種2.f5D集成封裝半導(dǎo)體器件，其特征在于:所述焊盤 (7)通過錫膏或?qū)щ娿y漿與所述芯片(6)的底面連接導(dǎo)通。
【文檔編號】H01L21/60GK205609517SQ201620461367
【公開日】2016年9月28日
【申請日】2016年5月19日
【發(fā)明人】申亞琪, 王建國
【申請人】蘇州捷研芯納米科技有限公司