表面溝道cmos邏輯器件和sonos器件的集成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體集成電路制造工藝方法，特別是涉及一種表面溝道CMOS邏輯器件和SONOS (硅/ 二氧化硅/氮化硅/ 二氧化硅/硅)器件的集成方法。
【背景技術(shù)】
[0002]在小尺寸的表面溝道工藝中，需要兼顧高端邏輯工藝即表面溝道CMOS邏輯器件工藝與SONOS工藝集成的應(yīng)用。
[0003]表面溝道CMOS邏輯器件中NMOS器件和PMOS器件都為表面溝道，表面溝道要求NMOS器件的多晶娃柵為N型摻雜、而PMOS器件的多晶娃柵為P型摻雜。所以對(duì)于表面溝道CMOS邏輯器件，NMOS器件和PMOS器件的多晶硅柵的摻雜要分開來(lái)進(jìn)行，一般表面溝道PMOS器件的多晶硅柵采用硼注入進(jìn)行摻雜。
[0004]S0N0S器件中源漏區(qū)上方的接觸孔能采用自對(duì)準(zhǔn)工藝形成，這樣能使接觸孔與多晶硅柵之間的間距很緊，S0N0S器件的面積可以做到很小且密度高。同時(shí)集成的小尺寸表面溝道CMOS邏輯器件中，接觸孔與多晶硅柵之間的間距相對(duì)較大，可以承載高壓工藝，保證足夠高的耐壓，因此高端邏輯工藝與S0N0S工藝的集成就具有廣泛的應(yīng)用，但如何能實(shí)現(xiàn)更加便宜且容易實(shí)現(xiàn)的工藝方法就更加有意義。
[0005]在現(xiàn)有工藝中，小尺寸的表面溝道器件如表面溝道CMOS邏輯器件與存儲(chǔ)器件如S0N0S器件兼容時(shí)，由于無(wú)法兼顧存儲(chǔ)器件的面積以及邏輯器件的P管即表面溝道PMOS器件的漏電的問題，使得器件的尺寸無(wú)法進(jìn)一步縮小。原因?yàn)?，?dāng)需要使存儲(chǔ)器件的面積的做到最小時(shí)，S0N0S器件中源漏區(qū)上方的接觸孔必須采用自對(duì)準(zhǔn)工藝形成，而自對(duì)準(zhǔn)工藝中，在多晶硅柵的頂部和側(cè)壁都必須形成氮化硅層，利用氮化硅層之間的形成的間距自動(dòng)對(duì)準(zhǔn)定義出S0N0S器件中源漏區(qū)上方的接觸孔大小。由于多晶硅柵頂部必須形成氮化硅層，而當(dāng)?shù)鑼有纬珊?，多晶硅層就無(wú)法進(jìn)行摻雜了。在現(xiàn)有0.13微米的表面溝道CMOS邏輯器件和S0N0S器件的集成方法中，需要在多晶硅生長(zhǎng)完成后，直接進(jìn)行整個(gè)全片的硼注入，形成P型多晶硅。之后再在多晶硅上生長(zhǎng)氮化硅薄膜作為邏輯區(qū)即表面溝道CMOS邏輯器件形成區(qū)域和存儲(chǔ)區(qū)即S0N0S器件形成區(qū)域的硬質(zhì)掩膜層，同時(shí)作為后面自對(duì)準(zhǔn)孔的刻蝕阻擋層。硼注入分別經(jīng)歷了后續(xù)的氮化硅硬質(zhì)掩膜的爐管生長(zhǎng)，多晶硅薄膜的側(cè)壁氧化，輕摻雜漏的熱退火，多晶硅氮化硅側(cè)壁成長(zhǎng)以及源漏注入的熱退火等多步熱過程。當(dāng)器件尺寸進(jìn)一步縮小至90納米,甚至65納米時(shí),柵氧化層的厚度進(jìn)一步減薄,無(wú)法抵擋多晶娃中的硼通過柵氧化層滲透進(jìn)入溝道中，弓I起器件嚴(yán)重漏電。
[0006]由上可知，由于現(xiàn)有方法中表面溝道PMOS器件的多晶硅柵的硼注入必須放置在多晶硅柵的硬質(zhì)掩膜層形成之前進(jìn)行，故現(xiàn)有方法無(wú)法避免表面溝道PMOS器件的多晶硅柵的硼在后續(xù)熱過程中擴(kuò)散到溝道中的問題，當(dāng)器件的尺寸進(jìn)一步縮小時(shí)，無(wú)法實(shí)現(xiàn)表面溝道CMOS邏輯器件和S0N0S器件的集成。

【發(fā)明內(nèi)容】

[0007]本發(fā)明所要解決的技術(shù)問題是提供一種表面溝道CMOS邏輯器件和SONOS器件的集成方法，能夠?qū)⒈砻鏈系繡MOS邏輯器件的多晶硅柵摻雜放置到多晶硅層表面的氮化硅硬質(zhì)掩膜層之后進(jìn)行，并通過源漏注入時(shí)對(duì)表面溝道CMOS邏輯器件的多晶硅柵進(jìn)行摻雜，從而能減小表面溝道PMOS器件的硼滲透所經(jīng)歷的熱過程，同時(shí)還能減少光刻版的數(shù)量，能實(shí)現(xiàn)小尺寸表面溝道器件與高密度存儲(chǔ)器件集成。
[0008]為解決上述技術(shù)問題，本發(fā)明提供的表面溝道CMOS邏輯器件和SONOS器件的集成方法中的表面溝道CMOS邏輯器件包括表面溝道NMOS器件和表面溝道PMOS器件，包括如下步驟:
[0009]步驟一、在所述表面溝道CMOS邏輯器件的形成區(qū)域的硅襯底表面形成所述表面溝道NMOS器件和所述表面溝道PMOS器件的柵氧化層，在S0N0S器件的形成區(qū)域的所述硅襯底表面形成所述S0N0S器件的0N0層，所述0N0層由依次形成于所述硅襯底表面的第一層氧化硅、第二層氮化硅和第三層氧化硅組成；在形成有所述柵氧化層和所述0N0層的所述硅襯底正面淀積多晶硅層，所述多晶硅層覆蓋在所述柵氧化層和所述0N0層表面。
[0010]步驟二、采用光刻工藝打開所述S0N0S器件的第一多晶硅柵的形成區(qū)域，對(duì)所述第一多晶硅柵的形成區(qū)域的所述多晶硅層中進(jìn)行N型離子注入。
[0011]步驟三、在步驟二的N型離子注入之后的所述多晶硅層表面生長(zhǎng)第四氮化硅薄膜。所述第四氮化硅薄膜作為硬質(zhì)掩膜層。
[0012]步驟四、采用光刻工藝定義出所述S0N0S器件的所述第一多晶硅柵中表面不需要和接觸孔相接觸的第一部分的光刻膠圖形。
[0013]步驟五、以步驟四中形成的光刻膠圖形為掩膜對(duì)所述第四氮化硅薄膜進(jìn)行刻蝕，刻蝕后所述第四氮化硅薄膜僅覆蓋在所述第一多晶硅柵的所述第一部分區(qū)域上，所述第一多晶硅柵的所述第一部分區(qū)域之外的所述第四氮化硅薄膜都被去除。
[0014]步驟六、采用光刻工藝定義出所述S0N0S器件的所述第一多晶硅柵中表面需要和接觸孔相接觸的第二部分、所述表面溝道NMOS器件的第二多晶硅柵和所述表面溝道PMOS器件的第三多晶硅柵的光刻膠圖形。
[0015]步驟七、以所述步驟五形成的所述第四氮化硅薄膜為硬質(zhì)掩膜、以所述步驟六中形成的光刻膠圖形為掩膜對(duì)所述多晶硅層進(jìn)行刻蝕并于刻蝕后去除光刻膠，刻蝕后同時(shí)形成所述第一多晶硅柵、所述第二多晶硅柵和所述第三多晶硅柵，且所述第一多晶硅柵的所述第一部分覆蓋有所述第四氮化硅薄膜。
[0016]步驟八、進(jìn)行N型輕摻雜漏注入分別形成所述S0N0S器件和所述表面溝道NMOS器件的N型輕摻雜漏區(qū)；進(jìn)行P型輕摻雜漏注入形成所述表面溝道PMOS器件的P型輕摻雜漏區(qū)。
[0017]步驟九、在進(jìn)行步驟八之后的所述硅襯底正面淀積第五氮化硅薄膜，對(duì)所述第五氮化硅薄膜進(jìn)行回刻分別形成所述第一多晶硅柵、所述第二多晶硅柵和所述第三多晶硅柵的側(cè)墻。
[0018]步驟十、形成所述側(cè)墻后進(jìn)行N型源漏注入分別形成所述S0N0S器件和所述表面溝道NMOS器件的N型源漏區(qū)，所述N型源漏注入同時(shí)實(shí)現(xiàn)對(duì)所述第二多晶硅柵的N型摻雜；進(jìn)行P型源漏注入形成所述表面溝道PMOS器件的P型源漏區(qū)，所述P型源漏注入同時(shí)實(shí)現(xiàn)對(duì)所述第三多晶硅柵的P型摻雜。
[0019]步驟十一、在進(jìn)行步驟十之后的所述硅襯底正面生長(zhǎng)第六摻磷氧化硅薄膜，采用化學(xué)機(jī)械研磨工藝對(duì)所述第六摻磷氧化硅薄膜進(jìn)行平坦化；在平坦化后的所述第六摻磷氧化硅薄膜表面生長(zhǎng)第七不摻雜氧化硅薄膜；由所述第六摻磷氧化硅薄膜和所述第七不摻雜氧化硅薄膜組成金屬前介質(zhì)層。
[0020]步驟十二、采用光刻刻蝕工藝對(duì)所述金屬前介質(zhì)層進(jìn)行刻蝕形成所述SONOS器件、所述表面溝道NMOS器件和所述表面溝道PMOS器件的接觸孔，所述SONOS器件的源區(qū)和漏區(qū)上方的接觸孔的底部和對(duì)應(yīng)的源區(qū)和漏區(qū)自對(duì)準(zhǔn)，所述SONOS器件的第一多晶硅柵上方的接觸孔和所述第一多晶硅柵的第二部分接觸；所述SONOS器件的第一多晶硅柵上方的接觸孔、所述表面溝道NMOS器件和所述表面溝道PMOS器件的接觸孔的底部接觸區(qū)域都由光刻工藝定義。
[0021]進(jìn)一步的改進(jìn)是，步驟二中的N型離子注入的注入雜質(zhì)為磷；步驟二中的采用光刻工藝選定在所述SONOS器件的第一多晶硅柵的形成區(qū)域中進(jìn)行N型離子注入能替換為在所述硅襯底表面全