本發(fā)明涉及半導(dǎo)體芯片領(lǐng)域，尤其涉及一種具有電容結(jié)構(gòu)的LED芯片及其制備方法。

背景技術(shù)：

發(fā)光二極管（Light-Emitting Diode，LED）是一種能發(fā)光的半導(dǎo)體電子元件。這種電子元件早在1962年出現(xiàn)，早期只能發(fā)出低光度的紅光，之后發(fā)展出其他單色光的版本，時(shí)至今日能發(fā)出的光已遍及可見光、紅外線及紫外線，光度也提高到相當(dāng)?shù)墓舛?。由于其具有?jié)能、環(huán)保、安全、壽命長、低功耗、低熱、高亮度、防水、微型、防震、易調(diào)光、光束集中、維護(hù)簡便等特點(diǎn)，可以廣泛應(yīng)用于各種指示、顯示、裝飾、背光源、普通照明等領(lǐng)域。

目前的LED芯片，主要針對發(fā)光部分做設(shè)計(jì)優(yōu)化和考慮，主要工藝過程包括：

1．用ICP(感應(yīng)等離子耦合刻蝕設(shè)備)對外延層進(jìn)行刻蝕或者使用KOH溶液或用H₂SO₄:H₃PO₄=3:1的溶液對外延層進(jìn)行腐蝕出MESA臺階，刻蝕深度超過MQWS，暴露出N-GaN層；

2．沉積(包括PECVD、LPCVD、LTO等)一定厚度的掩模層(如厚度為0.2-2微米的SiO₂、Si₃N、SiON等)，作為CBL電流阻擋層；

3．生長(工藝包括電子束蒸發(fā)、濺射、ALD等)透明導(dǎo)電薄膜(如ITO、ZnO、鎳金或其他合金材料)，作為TCL電流傳輸層；

4．生長(工藝包括電子束蒸發(fā)、濺射、ALD等)導(dǎo)電金屬薄膜(如Cr、Pt、Ti、Ni、Au、Ag、W、Al、V等金屬中不同組合的合金)；

5．沉積(包括PECVD、LPCVD、LTO等)一定厚度的掩模層(如厚度為0.2-2微米的SiO₂、Si₃N、SiON等)，作為芯片表面鈍化層。

通過以上工藝完成LED芯片的制作，然而傳統(tǒng)結(jié)構(gòu)的LED芯片，因結(jié)構(gòu)中僅有發(fā)光結(jié)構(gòu)設(shè)計(jì)，在實(shí)際應(yīng)用中由開關(guān)電源進(jìn)行加電管理，在不停的高頻開關(guān)中會存在一定頻率的頻閃，使得芯片出光不恒定，無法保證光源的無頻閃穩(wěn)定出光，對人的視力等會有影響。

因此，針對上述問題，有必要提供一種具有電容結(jié)構(gòu)的LED芯片及其制備方法。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于提供一種具有電容結(jié)構(gòu)的LED芯片及其制備方法，其能夠提高LED芯片的可靠性。

為了實(shí)現(xiàn)上述目的，本發(fā)明實(shí)施例提供的技術(shù)方案如下：

一種具有電容結(jié)構(gòu)的LED芯片，所述LED芯片包括：N型半導(dǎo)體層、多量子阱發(fā)光層、P型半導(dǎo)體層、以及N電極和P電極，所述N電極與N型半導(dǎo)體層電性連接，P電極與P型半導(dǎo)體層電性連接，所述LED芯片電性連接有電容結(jié)構(gòu)，所述電容結(jié)構(gòu)包括平行且間隔設(shè)置的第一導(dǎo)電層和第二導(dǎo)電層、以及位于第一導(dǎo)電層和第二導(dǎo)電層之間的介電材料層，所述第一導(dǎo)電層與P電極電性連接，所述第二導(dǎo)電層與N電極電性連接，電容結(jié)構(gòu)中的第一導(dǎo)電層和第二導(dǎo)電層與LED芯片的P電極和N電極并聯(lián)設(shè)置。

作為本發(fā)明的進(jìn)一步改進(jìn)，所述電容結(jié)構(gòu)集成于LED芯片上方，且電容結(jié)構(gòu)位于LED芯片發(fā)光區(qū)的外圈。

作為本發(fā)明的進(jìn)一步改進(jìn)，所述N型半導(dǎo)體層上形成有絕緣介質(zhì)層，所述第一導(dǎo)電層形成于絕緣介電層上，且第一導(dǎo)電層與N型半導(dǎo)體層絕緣設(shè)置。

作為本發(fā)明的進(jìn)一步改進(jìn)，所述P型半導(dǎo)體層上設(shè)有電流阻擋層及透明導(dǎo)電層，所述電流阻擋層位于透明導(dǎo)電層下方，所述P電極位于透明導(dǎo)電層上且通過透明導(dǎo)電層與P型半導(dǎo)體層電性連接，所述第一導(dǎo)電層通過透明導(dǎo)電層與P電極電性連接。

作為本發(fā)明的進(jìn)一步改進(jìn)，所述LED芯片還包括位于透明導(dǎo)電層上方且未覆蓋P電極的鈍化層。

作為本發(fā)明的進(jìn)一步改進(jìn)，所述LED芯片的N型半導(dǎo)體層上刻蝕形成有N臺階，所述N電極和/或所述電容結(jié)構(gòu)形成于所述N臺階上。

本發(fā)明另一實(shí)施例提供的技術(shù)方案如下：

一種具有電容結(jié)構(gòu)的LED芯片的制備方法，所述制備方法包括：

提供一襯底，并在襯底上外延生長N型半導(dǎo)體層、多量子阱發(fā)光層、P型半導(dǎo)體層；

刻蝕部分外延層至N型半導(dǎo)體層形成N臺階；

在N臺階沉積絕緣介電層，以及在P型半導(dǎo)體層上沉積電流阻擋層；

在絕緣介電層上生長第一導(dǎo)電層，以及在P型半導(dǎo)體層及電流阻擋層上生長透明導(dǎo)電層；

在第一導(dǎo)電層上沉積介電材料層，以及在透明導(dǎo)電層上方及兩側(cè)生長鈍化層；

在介電材料層上生長第二導(dǎo)電層；

在透明導(dǎo)電層上未被鈍化層覆蓋處生長P電極，以及在N臺階上生長N電極。

作為本發(fā)明的進(jìn)一步改進(jìn)，所述絕緣介電層與電流阻擋層的材料相同，絕緣介電層與電流阻擋層采用一步工藝沉積形成。

作為本發(fā)明的進(jìn)一步改進(jìn)，所述第一導(dǎo)電層與透明導(dǎo)電層的材料相同，第一導(dǎo)電層與透明導(dǎo)電層采用一步工藝生長形成。

作為本發(fā)明的進(jìn)一步改進(jìn)，所述介電材料層與鈍化層的材料相同，介電材料層與鈍化層采用一步工藝沉積形成。

本發(fā)明的有益效果是：

本發(fā)明通過在LED芯片上增加電容結(jié)構(gòu)，電容結(jié)構(gòu)可以對LED芯片起到保護(hù)作用，能夠?yàn)V除紋波，防止浪涌沖擊，提高LED芯片的可靠性；

具有電容結(jié)構(gòu)的LED芯片的制備方法簡單，無需增加工藝步驟，能夠有效控制生成成本。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明中記載的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本發(fā)明一具體實(shí)施方式中LED芯片的剖視結(jié)構(gòu)示意圖；

圖2為本發(fā)明一具體實(shí)施方式中LED芯片的俯視結(jié)構(gòu)示意圖；

圖3為本發(fā)明一具體實(shí)施方式中LED芯片與電容結(jié)構(gòu)并聯(lián)設(shè)置的電路示意圖；

圖4a~4h為本發(fā)明一具體實(shí)施方式中LED芯片的制備方法工藝步驟圖。

具體實(shí)施方式

為了使本技術(shù)領(lǐng)域的人員更好地理解本發(fā)明中的技術(shù)方案，下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實(shí)施例，都應(yīng)當(dāng)屬于本發(fā)明保護(hù)的范圍。

本發(fā)明公開了一種具有電容結(jié)構(gòu)的LED芯片，該LED芯片包括：N型半導(dǎo)體層、多量子阱發(fā)光層、P型半導(dǎo)體層、以及N電極和P電極，N電極與N型半導(dǎo)體層電性連接，P電極與P型半導(dǎo)體層電性連接。另外，本發(fā)明中的LED芯片電性連接有電容結(jié)構(gòu)，電容結(jié)構(gòu)包括平行且間隔設(shè)置的第一導(dǎo)電層和第二導(dǎo)電層、以及位于第一導(dǎo)電層和第二導(dǎo)電層之間的介電材料層，第一導(dǎo)電層與P電極電性連接，第二導(dǎo)電層與N電極電性連接，電容結(jié)構(gòu)中的第一導(dǎo)電層和第二導(dǎo)電層與LED芯片的P電極和N電極并聯(lián)設(shè)置。

參圖1并結(jié)合圖2所示，本實(shí)施方式中的LED芯片100依次包括：

襯底10，如藍(lán)寶石襯底、Si襯底、SiC襯底等；

N型半導(dǎo)體層20，N型半導(dǎo)體層可以是N型GaN等，N型半導(dǎo)體層上形成有N臺階21；

多量子阱發(fā)光層30，發(fā)光層可以是GaN、InGaN等；

P型半導(dǎo)體層40，P型半導(dǎo)體層可以是P型GaN等；

位于N臺階21上且與N型半導(dǎo)體層20電性連接的N電極51、以及位于P型半導(dǎo)體層40上且與P型半導(dǎo)體層40電性連接的P電極52。

本發(fā)明中的LED芯片上集成有電容結(jié)構(gòu)，參圖1所示，本實(shí)施方式中的電容結(jié)構(gòu)設(shè)置于N臺階21上，其從下向上依次包括：

絕緣介質(zhì)層61，如厚度為0.2~2微米的SiO₂、Si₃N、SiON等，其形成于N臺階21上；

第一導(dǎo)電層62，如ITO、ZnO、鎳金或其他合金材料，其形成于絕緣介質(zhì)層61上，且第一導(dǎo)電層62與P電極52電性連接；

介電材料層63，如厚度為0.2~2微米的SiO₂、Si₃N、SiON等，其形成于第一導(dǎo)電層62；

第二導(dǎo)電層64，如Cr、Pt、Ti、Ni、Au、Ag、W、Al、V等金屬中的一種或多種組成的合金，其形成于介電材料層63上，且第二導(dǎo)電層64與N電極51電性連接。

優(yōu)選地，本實(shí)施方式中的N電極51和P電極52的材料與第二導(dǎo)電層64材料相同，可以為Cr、Pt、Ti、Ni、Au、Ag、W、Al、V等金屬中的一種或多種組成的合金。

通過上述結(jié)構(gòu)的設(shè)置，第一導(dǎo)電層62、第二導(dǎo)電層64及之間的介電材料層63構(gòu)成了一個(gè)平板電容，并通過絕緣介質(zhì)層61與LED芯片絕緣設(shè)置，該平板電容的兩側(cè)分別與P電極52和N電極51，如此，即可將電容結(jié)構(gòu)與LED芯片并聯(lián)集成，如圖3所示為本實(shí)施方式中LED芯片與電容結(jié)構(gòu)C1并聯(lián)設(shè)置的電路示意圖。

優(yōu)選地，參圖2所示，本實(shí)施方式中的電容結(jié)構(gòu)俯視結(jié)構(gòu)呈框型，位于LED芯片發(fā)光區(qū)的外圈，電容結(jié)構(gòu)不會減小發(fā)光區(qū)的面積，在其他實(shí)施方式中電容結(jié)構(gòu)也可以呈其他形狀，其也不限于位于發(fā)光區(qū)的外圈，此處不再一一舉例進(jìn)行說明。

應(yīng)當(dāng)理解的是，本發(fā)明中的LED芯片不限于上述實(shí)施方式中的LED芯片，在其他實(shí)施方式中LED芯片也可以包括電流阻擋層、透明導(dǎo)電層等，以下進(jìn)行詳細(xì)說明。

P型半導(dǎo)體層40上設(shè)有電流阻擋層71及透明導(dǎo)電層72，電流阻擋層71位于透明導(dǎo)電層72下方，P電極52位于透明導(dǎo)電層72上且通過透明導(dǎo)電層72與P型半導(dǎo)體層40電性連接，第一導(dǎo)電層62通過透明導(dǎo)電層72與P電極52電性連接。

優(yōu)選地，本實(shí)施方式中的電流阻擋層71與絕緣介質(zhì)層61材料相同，可以為SiO₂、Si₃N、SiON等；透明導(dǎo)電層72與第一導(dǎo)電層62材料相同，可以為ITO、ZnO、鎳金或其他合金材料。

另外，本實(shí)施方式中在位于透明導(dǎo)電層72上方形成有鈍化層73，鈍化層73覆蓋部分透明導(dǎo)電層72以及N臺階21的側(cè)壁和部分N臺階21，其未覆蓋P電極52下方區(qū)域。

優(yōu)選地，本實(shí)施方式中的鈍化層73與介電材料層63材料相同，可以為SiO₂、Si₃N、SiON等。

本發(fā)明另一實(shí)施方式中公開了一種具有電容結(jié)構(gòu)的LED芯片的制備方法，該制備方法包括：

提供一襯底，并在襯底上外延生長N型半導(dǎo)體層、多量子阱發(fā)光層、P型半導(dǎo)體層；

刻蝕部分外延層至N型半導(dǎo)體層形成N臺階；

在N臺階沉積絕緣介電層，以及在P型半導(dǎo)體層上沉積電流阻擋層；

在絕緣介電層上生長第一導(dǎo)電層，以及在P型半導(dǎo)體層及電流阻擋層上生長透明導(dǎo)電層；

在第一導(dǎo)電層上沉積介電材料層，以及在透明導(dǎo)電層上方及兩側(cè)生長鈍化層；

在介電材料層上生長第二導(dǎo)電層；

在透明導(dǎo)電層上未被鈍化層覆蓋處生長P電極，以及在N臺階上生長N電極。

優(yōu)選地，絕緣介電層與電流阻擋層的材料相同，絕緣介電層與電流阻擋層采用一步工藝沉積形成。

優(yōu)選地，第一導(dǎo)電層與透明導(dǎo)電層的材料相同，第一導(dǎo)電層與透明導(dǎo)電層采用一步工藝生長形成。

優(yōu)選地，介電材料層與鈍化層的材料相同，介電材料層與鈍化層采用一步工藝沉積形成。

以下結(jié)合圖4a~4h所示對本發(fā)明一優(yōu)選實(shí)施方式中具有電容結(jié)構(gòu)的LED芯片的制備方法進(jìn)行詳細(xì)說明。

參圖4a所示，提供一襯底10，并在襯底10上外延生長N型半導(dǎo)體層20、多量子阱發(fā)光層30、P型半導(dǎo)體層40。

參圖4b所示，進(jìn)行MESA刻蝕，采用ICP或濕法腐蝕，刻蝕部分外延層至N型半導(dǎo)體層20形成N臺階21。

參圖4c所示，通過PECVD、LPCVD、LTO等沉積工藝及光刻工藝，在N臺階21沉積絕緣介電層61，同時(shí)在P型半導(dǎo)體層40上沉積電流阻擋層71。

本實(shí)施方式中絕緣介電層61和電流阻擋層采用一步工藝沉積形成，其均為厚度為0.2~2微米的SiO₂、Si₃N、SiON等。

參圖4d、4e所示，通過電子束蒸發(fā)、濺射、ALD等生長工藝及光刻工藝，在絕緣介電層61上生長第一導(dǎo)電層62，在P型半導(dǎo)體層40及電流阻擋層71上生長透明導(dǎo)電層72。

本實(shí)施方式中第一導(dǎo)電層62與透明導(dǎo)電層72采用一步工藝生長形成，其均為ITO、ZnO、鎳金或其他合金材料，第一導(dǎo)電層62作為電容結(jié)構(gòu)中的P電極材料層，其形成于發(fā)光區(qū)外圈，且與透明導(dǎo)電層72在P電極PAD處電性連接。

參圖4f所示，通過PECVD、LPCVD、LTO等沉積工藝及光刻工藝，在第一導(dǎo)電層62上沉積介電材料層63，在透明導(dǎo)電層72上方及兩側(cè)生長鈍化層73。

本實(shí)施方式中介電材料層63與鈍化層73采用一步工藝生長形成，其均為厚度為0.2~2微米的SiO₂、Si₃N、SiON等。

參圖4g、4h所示，通過電子束蒸發(fā)、濺射、ALD等生長工藝及光刻工藝，在介電材料層63上生長第二導(dǎo)電層64，在透明導(dǎo)電層72上未被鈍化層73覆蓋處生長P電極52，在N臺階21上生長N電極51。

本實(shí)施方式中第二導(dǎo)電層64、P電極52及N電極51采用一步工藝生長形成，其均為Cr、Pt、Ti、Ni、Au、Ag、W、Al、V等金屬中的一種或多種組成的合金。第二導(dǎo)電層64作為電容結(jié)構(gòu)中的N電極材料層，其形成于發(fā)光區(qū)外圈，且與N電極在N電極PAD處電性連接。

應(yīng)當(dāng)理解的是，本發(fā)明上述實(shí)施方式中以傳統(tǒng)的LED芯片為例進(jìn)行說明，在其上集成設(shè)置電容結(jié)構(gòu)，當(dāng)然本發(fā)明也適用于其他結(jié)構(gòu)的LED芯片，如倒裝LED芯片、垂直LED芯片、高壓LED芯片等，凡是在LED芯片上增加電容結(jié)構(gòu)的技術(shù)方案均屬于本發(fā)明所保護(hù)的范圍。

由以上技術(shù)方案可以看出，本發(fā)明的有益效果是：

本發(fā)明通過在LED芯片上增加電容結(jié)構(gòu)，電容結(jié)構(gòu)可以對LED芯片起到保護(hù)作用，能夠?yàn)V除紋波，防止浪涌沖擊，提高LED芯片的可靠性；

具有電容結(jié)構(gòu)的LED芯片的制備方法簡單，無需增加工藝步驟，能夠有效控制生成成本。

對于本領(lǐng)域技術(shù)人員而言，顯然本發(fā)明不限于上述示范性實(shí)施例的細(xì)節(jié)，而且在不背離本發(fā)明的精神或基本特征的情況下，能夠以其他的具體形式實(shí)現(xiàn)本發(fā)明。因此，無論從哪一點(diǎn)來看，均應(yīng)將實(shí)施例看作是示范性的，而且是非限制性的，本發(fā)明的范圍由所附權(quán)利要求而不是上述說明限定，因此旨在將落在權(quán)利要求的等同要件的含義和范圍內(nèi)的所有變化囊括在本發(fā)明內(nèi)。不應(yīng)將權(quán)利要求中的任何附圖標(biāo)記視為限制所涉及的權(quán)利要求。

此外，應(yīng)當(dāng)理解，雖然本說明書按照實(shí)施方式加以描述，但并非每個(gè)實(shí)施方式僅包含一個(gè)獨(dú)立的技術(shù)方案，說明書的這種敘述方式僅僅是為清楚起見，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)將說明書作為一個(gè)整體，各實(shí)施例中的技術(shù)方案也可以經(jīng)適當(dāng)組合，形成本領(lǐng)域技術(shù)人員可以理解的其他實(shí)施方式。