亚洲狠狠干,亚洲国产福利精品一区二区,国产八区,激情文学亚洲色图

具有自對準(zhǔn)背側(cè)特征的半導(dǎo)體器件的制作方法

文檔序號:11161533閱讀:356來源:國知局
具有自對準(zhǔn)背側(cè)特征的半導(dǎo)體器件的制造方法與工藝

本申請要求2014年8月6日提交且題為“SEMICONDUCTOR DEVICE WITH SELF-ALIGNED BACK SIDE FEATURES(具有自對準(zhǔn)背側(cè)特征的半導(dǎo)體器件)”的美國非臨時專利申請No.14/453,595的優(yōu)先權(quán),該專利申請由此出于所有目的通過引用納入于此。

發(fā)明背景

以不斷減小的幾何尺寸以及以更低的成本來生產(chǎn)半導(dǎo)體器件在長久以來被認(rèn)為是對于數(shù)字化時代的廣泛益處的關(guān)鍵貢獻(xiàn)因素之一。半導(dǎo)體器件的成本很大程度上取決于基板的大小、隨著基板被處理而消耗的材料的成本,以及取決于可分派給每個部分的資本開銷量。成本的前兩個貢獻(xiàn)因素可以通過減小器件的大小,以及通過使用現(xiàn)成可用的材料來減小。資本開銷成本可以通過使用現(xiàn)成可用的制造裝備,以及通過發(fā)展消除對于更多外來裝備的需求以及減少建造每個器件所花費(fèi)的時間的處理技術(shù)來減小。這些處理技術(shù)有時與提供如何制作器件的證據(jù)的不同制造特征相關(guān)聯(lián)。

自對準(zhǔn)柵極是指示可以參照圖1來描述的特定處理技術(shù)的制造特征。半導(dǎo)體晶片100包括被柵極102覆蓋的基板101。如所解說的,柵極102包括光掩模103、柵電極104和柵極絕緣體105。在該工藝中的該點(diǎn),光掩模103被用來創(chuàng)建柵極堆疊。換言之,柵電極104和柵極絕緣體105先前具有附加部分,使得它們跨基板101的表面橫向延伸。光掩模103隨后被用來遮蔽柵極堆疊,而那些附加的部分被移除。一旦柵極102形成,光掩模103就可以在另一處理步驟中投入使用。如圖1中所解說的,柵極102可以用作遮蔽溝道107的掩模,而晶片100暴露于摻雜劑108的擴(kuò)散。結(jié)果是,光掩模103不僅可以被用來形成柵極堆疊,也可以被用來創(chuàng)建晶體管109的源極區(qū)和漏極區(qū)。因此,對于柵極堆疊102和源極區(qū)與漏極區(qū)109的創(chuàng)建不要求不同的掩模。

除了減少所要求的處理步驟的數(shù)目之外,自對齊柵極工藝產(chǎn)生的附加益處在于,與根據(jù)特定替換性處理方法體系形成的器件相比,結(jié)果所得的器件具有優(yōu)越的特性。晶體管的性能受到晶體管的柵極、溝道、源極和漏極區(qū)的相互依賴的直接影響。具體而言,嚴(yán)格控制源極-溝道結(jié)和漏極-溝道結(jié)相對于晶體管的柵極的位置是重要的。由于在自對準(zhǔn)柵極工藝中同一掩模被用來形成柵極堆棧和源極與漏極區(qū)二者,所以消除了由于兩個不同掩模未對準(zhǔn)而造成的誤差。自對準(zhǔn)柵極工藝因此提供了更為成本有效的且功能優(yōu)越的器件。

發(fā)明概述

在一個實(shí)施例中,一種方法包括在絕緣體上半導(dǎo)體晶片上形成柵極。該絕緣體上半導(dǎo)體晶片包括器件區(qū)、埋藏絕緣體和基板。該方法還包括使用該柵極作為掩模向該絕緣體上半導(dǎo)體晶片應(yīng)用處理。該處理在該埋藏絕緣體中創(chuàng)建了經(jīng)處理的絕緣體區(qū)。該方法還包括移除基板的至少一部分。該方法還包括,在移除基板的該部分之后,從該埋藏絕緣體選擇性地移除經(jīng)處理的絕緣體區(qū)以形成剩余的絕緣體區(qū)。

在另一個實(shí)施例中,一種方法包括在絕緣體上半導(dǎo)體晶片上形成柵極。該絕緣體上半導(dǎo)體晶片包括器件區(qū)、埋藏絕緣體和基板。該示例性方法進(jìn)一步包括使用該柵極作為掩模向該絕緣體上半導(dǎo)體晶片應(yīng)用處理。該處理在該埋藏絕緣體中創(chuàng)建了經(jīng)處理的絕緣體區(qū)。該示例性方法還包括移除基板的至少一部分。該示例性方法還包括,在移除基板的該部分之后,從該埋藏絕緣體選擇性地移除經(jīng)處理的絕緣體區(qū)以形成剩余的絕緣體區(qū)。

在另一個實(shí)施例中,一種半導(dǎo)體器件包括形成在絕緣體上半導(dǎo)體晶片上的柵極。該絕緣體上半導(dǎo)體晶片包括器件區(qū)和埋藏絕緣體。該柵極形成在該器件區(qū)的頂側(cè)上。該器件區(qū)的厚度小于100納米。該器件區(qū)還包括沉積層,該沉積層位于:(i)該埋藏絕緣體的挖出區(qū)域中;(ii)該器件區(qū)的背側(cè)上;以及(iii)沿該埋藏絕緣體的剩余區(qū)域的垂直邊沿。該柵極的垂直邊沿在誤差余裕內(nèi)對準(zhǔn)到該埋藏絕緣體的剩余區(qū)域的垂直邊沿。該誤差余裕小于80納米。

圖2解說了絕緣體上半導(dǎo)體(SOI)結(jié)構(gòu)200,該結(jié)構(gòu)包括絕緣體上半導(dǎo)體晶片201、接觸層202和金屬化層203。SOI晶片201進(jìn)而包括基板204、絕緣體層205,和有源器件層206?;?04可以是半導(dǎo)體材料,諸如硅。絕緣體層205可以是電介質(zhì),諸如通過基板204氧化形成的二氧化硅。有源器件層206可包括進(jìn)行器件200的信號處理和功率操作的晶體管。如所繪出的,柵極207用作晶體管的柵極,該晶體管在有源器件層206中具有緊鄰柵極207之下的溝道。有源器件層206經(jīng)由接觸層202耦合到金屬化層203。這些層可包括摻雜劑、電介質(zhì)、多晶硅、金屬導(dǎo)線、鈍化層以及在電路系統(tǒng)形成于其中之后呈現(xiàn)的其它層、材料或組件的組合。該電路系統(tǒng)包括金屬導(dǎo)線,無源器件(諸如電阻器、電容器和電感器);以及有源器件(諸如晶體管和二極管)。

如本文中以及所附權(quán)利要求中所使用的,SOI結(jié)構(gòu)200的“頂部”是指頂面208,而SOI結(jié)構(gòu)200的“底部”是指底面209。無論SOI結(jié)構(gòu)200與其他參考框架的相對取向如何,是從SOI結(jié)構(gòu)200移除層還是向SOI結(jié)構(gòu)200增加層,該取向方案都持續(xù)不變。因此,有源層206總是在絕緣體層205“上方”。此外,無論SOI結(jié)構(gòu)200與其他參考框架的相對取向如何,是從SOI結(jié)構(gòu)200移除層還是向SOI結(jié)構(gòu)200增加層,源自有源層206的中心并向底面209延伸的向量將總是指向SOI結(jié)構(gòu)200的“背側(cè)”方向。

附圖簡述

圖1解說了用于形成晶體管的源極和漏極的自對準(zhǔn)注入。

圖2解說了絕緣體上半導(dǎo)體結(jié)構(gòu)。

圖3解說了用于生產(chǎn)具有自對準(zhǔn)背側(cè)特征的半導(dǎo)體器件的工藝的流程圖。

圖4a-e解說了參照圖3所解說的工藝的不同階段的半導(dǎo)體結(jié)構(gòu)。

圖5解說了晶體管的溝道上的自對準(zhǔn)背側(cè)應(yīng)變層的效應(yīng)。

圖6解說了用于生產(chǎn)具有雙柵極晶體管和自對準(zhǔn)背側(cè)特征的半導(dǎo)體器件的工藝的流程圖。

圖7a-e解說了參照圖6所解說的工藝的不同階段的半導(dǎo)體結(jié)構(gòu)。

實(shí)施例詳細(xì)描述

現(xiàn)在將詳細(xì)參考所公開的發(fā)明的各實(shí)施例,其一個或多個示例在附圖中得以解說。藉由本技術(shù)的解釋而非作為本技術(shù)的限定來提供每個示例。實(shí)際上,將對本領(lǐng)域技術(shù)人員明顯的是,可在本技術(shù)中作出修改和變形而不會脫離本技術(shù)的精神和范圍。例如,作為一個實(shí)施例的一部分來解說或描述的特征可與另一實(shí)施例聯(lián)用以產(chǎn)生又進(jìn)一步的實(shí)施例。由此,本主題內(nèi)容旨在涵蓋所附權(quán)利要求書及其等效技術(shù)方案的范圍內(nèi)的全部此類修改和變形。

絕緣體上半導(dǎo)體(SOI)結(jié)構(gòu)200的有源器件層206對于結(jié)構(gòu)200作為其一部分的半導(dǎo)體器件的性能而言是關(guān)鍵的區(qū)域。為了創(chuàng)建具有期望特性的有源器件,需要作出努力來保護(hù)器件層不受向該有源層引入過度的變化的處理步驟的損害。例如,不破壞有源器件層206和絕緣體層205之間的界面一般是有益的。具體而言,在溝道要在其中形成的有源器件層206的區(qū)域中,該界面的中斷可以產(chǎn)生將改變柵極207的柵電極中的電壓和溝道區(qū)中的電流的關(guān)系的懸空接合,并且可以有害地使得溝道中的載流子的遷移率降級,這導(dǎo)致器件不能夠以高頻進(jìn)行操作。然而,從背側(cè)將絕緣體層205圖案化,使得不同的材料可以放置成緊鄰有源器件的溝道而不過度破壞有源層可以產(chǎn)生益處。例如,熱耗散層可以在有源器件層206中放置成緊鄰有源器件的溝道區(qū)以從有源器件將熱量引走。如另一示例,應(yīng)變層可以緊鄰有源器件的溝道區(qū)沉積以增強(qiáng)溝道中的載流子遷移率。如進(jìn)一步的示例,可以穿過經(jīng)圖案化的絕緣體來形成電接觸,該經(jīng)圖案化的絕緣體需要與在有源器件層206中或在有源器件層206上方的接觸區(qū)對準(zhǔn)。

可以參照圖3中的流程圖和圖4a-e中的結(jié)構(gòu)橫截面來描述用于生產(chǎn)具有自對準(zhǔn)背側(cè)特征的半導(dǎo)體結(jié)構(gòu)的方法。圖3的過程始于步驟301,其中在SOI晶片上形成了柵極。該柵極可以是場效應(yīng)晶體管(FET)的柵極,該FET可以是金屬氧化物半導(dǎo)體(MOS)FET或絕緣柵雙極結(jié)型晶體管(IGBT)。該柵極也可以是任何類型的FET的柵極,該任何類型的FET包括FinFET、橫向擴(kuò)散MOS(LDMOS)或垂直器件。有源層可以為完全耗盡(FD)FET提供溝道,并可以用作此類器件的超薄本體區(qū)。柵極一般會包括絕緣體和柵電極。例如,柵極絕緣體可以是二氧化硅,且柵電極可以是形成在柵極絕緣體上的多晶硅層。柵電極也可以包括金屬,諸如銅、鎢、鉬或金屬硅化物。柵極還可包括附加的絕緣體或鈍化層來將柵極隔離。例如,柵極可包括以垂直方向覆蓋柵極堆疊的側(cè)壁分隔件,并可以包括與柵極絕緣體相對的以橫向方向覆蓋柵極堆疊的柵極蓋。最后,柵極也可以包括用以從具有比最終柵極堆疊更大的橫向延伸的材料層形成柵極堆疊的光致抗蝕劑層或一些其他形式的硬掩模。這些層可以是柵極的永久特征,或者它們可以是在器件完成之前被移除的臨時層。

圖4a中的SOI結(jié)構(gòu)400包括具有基板405、埋藏絕緣體層406和有源器件層407的SOI晶片401。如先前所提及的,基板405可包括半導(dǎo)體(諸如硅)或絕緣體(諸如藍(lán)寶石)。在基板405是絕緣體的情形中,埋藏絕緣體層406和基板405之間可以沒有區(qū)別。埋藏絕緣體層406也可以通過將離子注入施體晶片來形成,并且基板405也可以是用來穩(wěn)定有源器件層407的處理晶片,因?yàn)樵摶?05與施體晶片分開。在基板405是硅的情形中,埋藏絕緣體層405可包括通過將基板405氧化形成的二氧化硅。在這些情形中,有源器件層407可以通過外延生長來形成。替換地,埋藏絕緣體層406可以通過應(yīng)用SIMOX工藝在均勻基板中形成。不管用來制備SOI晶片401的具體工藝如何,埋藏絕緣體層406可以被稱為埋藏絕緣體,因?yàn)槠漤攤?cè)上被有源器件層407覆蓋,并且其背側(cè)上被基板405覆蓋。即使基板或有源層被移除以暴露絕緣體,但是術(shù)語埋藏絕緣體也可以被用來描述該層(即,術(shù)語“埋藏”指的是物理區(qū)域,而不管在完成的器件中其是否仍然被掩埋)。

圖4a中的SOI結(jié)構(gòu)400進(jìn)一步解說了在器件區(qū)域的頂側(cè)上形成的柵極408。如所解說的,柵極408包括三層材料。柵極絕緣體409覆蓋了有源器件區(qū)407的一部分,有源器件區(qū)407的這一部分將用作形成在有源器件區(qū)407中的器件的溝道。柵極絕緣體409被柵電極410覆蓋。在該特定示例中,柵極408還包括覆蓋柵電極410的光致抗蝕劑層411。然而,如先前所提及的,柵極408可以不包括該附加的層,并且該層可以是或者可以不是柵極408的永久特征。在所解說的示例中,光致抗蝕劑411在器件完成之前從柵極堆棧408移除。然而,光致抗蝕劑411也可以在附圖中被將用作掩模以及用作柵極的永久部分的電介質(zhì)替代。

過程300以步驟302繼續(xù),其中使用柵極作為掩模,向SOI晶片應(yīng)用處理。該處理在埋藏絕緣體層中形成了經(jīng)處理的絕緣體區(qū)。在具體的辦法中,處理被應(yīng)用到SOI晶片的頂側(cè)。例如,該處理可包括摻雜劑離子向有源層和埋藏絕緣體中的擴(kuò)散。作為另一示例,該處理可包括離子注入以摻雜埋藏絕緣體層。該處理使用柵極作為掩模,從而該處理是有效自對準(zhǔn)的。然而,柵極可以被用作負(fù)掩?;蛘谀?,從而經(jīng)處理的絕緣體區(qū)可以形成在柵極下的埋藏絕緣體層中,或者形成在柵極的橫向范圍外。該處理可以應(yīng)用于晶片級工藝中,從而多個器件上的多個柵極會提供經(jīng)處理的絕緣體層的圖案。在柵極充當(dāng)負(fù)掩模的情形中,第一次暴露會將在柵極的橫向范圍之外的絕緣體層涂上底層以耐受第二處理步驟,該第二處理步驟意在于柵極的橫向范圍內(nèi)最終形成經(jīng)處理的絕緣體區(qū)。在特定示例中,該處理將是自對準(zhǔn)離子注入到氧化物上覆硅晶片的埋藏氧化層中以形成與晶片的溝道對準(zhǔn),但是在晶片的溝道的橫向范圍之外的埋藏氧化物的摻雜區(qū)。

圖4a中的SOI結(jié)構(gòu)400進(jìn)一步解說了離子轟擊412,該離子轟擊412使用柵極408作為掩模,指向到SOI晶片401的頂側(cè)。離子轟擊可以涉及將摻雜劑離子注入埋藏絕緣體層406中。離子轟擊的能量可以被調(diào)節(jié)成將其效果集中在絕緣體層406上,同時使得對有源器件層407的損壞最小化。離子轟擊也可以被調(diào)節(jié)成僅影響埋藏絕緣體層406的一部分,從而經(jīng)處理絕緣體區(qū)會在橫向維度和垂直維度二者上與未經(jīng)處理的絕緣體區(qū)區(qū)分開。具體而言,經(jīng)處理的絕緣體區(qū)可以被放置成朝向埋藏絕緣體層406的背側(cè),從而經(jīng)處理的絕緣體區(qū)在未經(jīng)處理的絕緣體部分之下,以及在未經(jīng)處理的絕緣體的右側(cè)和左側(cè)。

離子轟擊412可包括各種離子注入種類。例如,轟擊可包括硼、磷或砷。具體而言,離子轟擊412可包括具有小于碳且大于鋰的原子重量的摻雜劑離子。在具體辦法中,離子轟擊412將通過將最終形成FET的源極區(qū)和漏極區(qū)或IGBT的發(fā)射極的硅有源器件層的區(qū)域來傳導(dǎo)。由此,摻雜劑離子可以被選擇為使得對于這些區(qū)域的破壞最小化。雖然具有較小原子重量的摻雜劑離子不太可能破壞有源層,因?yàn)樗鼈兺ㄟ^了,它們也不太可能在將埋藏絕緣體層處理成可以被選擇性地處理的程度中起作用。具有小于碳但是大于鋰的原子重量的摻雜劑離子不太可能破壞源極區(qū),因?yàn)樗鼈兺ㄟ^了,而同時它們也保持了它們作為經(jīng)處理的絕緣體區(qū)的創(chuàng)建者的功效。

過程300以步驟303繼續(xù),其中基板的一部分被移除。在具體的辦法中,基板被從SOI晶片的背側(cè)移除以暴露埋藏絕緣體層?;蹇梢酝ㄟ^研磨工藝來移除并可以涉及應(yīng)用化學(xué)機(jī)械拋光(CMP)處理步驟。基板可以在單個步驟中移除或者在多個步驟過程中被移除。具體而言,可以應(yīng)用快速研磨來移除基板的大部分,同時具有對于埋藏絕緣體的較高選擇性的較慢工藝(諸如濕法刻蝕)可以被應(yīng)用作為第二步驟。在步驟303期間,晶片可以由真空卡盤或替換的處置器保持在位置上,使得SOI晶片的背側(cè)可以被容易地碰到。替換地,SOI晶片可以由附連在SOI晶片的頂側(cè)的處理晶片保持在位置上。

過程300可包括附加步驟304,其中在步驟302中將處理應(yīng)用到SOI晶片之后,處理晶片被接合到SOI晶片。該處理晶片可以接合到SOI晶片的頂側(cè)。該接合可以是永久性接合或臨時性接合。在該接合是臨時的情形中,SOI晶片可以在稍后的時間轉(zhuǎn)移到另一永久性處理晶片。處理晶片可以向SOI晶片的有源器件層提供穩(wěn)定力,而基板在步驟303中被移除。附加地,處理晶片可以用作總體SOI結(jié)構(gòu)的永久性特征,從而處理晶片在基板被移除之后繼續(xù)為有源器件層提供穩(wěn)定力。如被共同轉(zhuǎn)讓的美國專利No.8,466,036及其相關(guān)專利中所描述的,處理晶片可包括富陷阱層。處理晶片也可以包括可以電耦合到SOI晶片的有源器件層的附加的有源或無源器件。

圖4b中的SOI結(jié)構(gòu)420解說了經(jīng)處理的絕緣體區(qū)421形成在埋藏絕緣體層406中之后的SOI晶片401。SOI結(jié)構(gòu)420進(jìn)一步解說了SOI晶片401如何被接合到處理晶片422以及隨后被反轉(zhuǎn)以供背側(cè)處理??梢允褂糜谰眯曰蚺R時性接合而將處理晶片422接合到SOI晶片401。處理晶片422可包括富陷阱層并可附加地全然包括富陷阱材料。如所解說的,在該過程的該點(diǎn),可以從柵極408移除掩模411。然而,如先前所陳述的,掩模411可包括該器件的永久性部分。有源器件層407解說為具有將其連接到處理晶片422的觸點(diǎn)423。然而,觸點(diǎn)423僅僅表示SOI晶片401在接合處理晶片422之前將經(jīng)歷的附加處理。雖然有源器件層407可以連接到處理晶片422中的電路系統(tǒng),這些觸點(diǎn)也可以連接到意在于在SOI晶片401內(nèi)單獨(dú)路由信號的金屬化層。

各種附加層可以被添加到SOI晶片401以存在于有源層407和處理晶片422之間。這些層可包括用于在有源器件層407中的有源器件之間路由信號的金屬化層。根據(jù)橫截面400和420的不同辦法之間存在的數(shù)個步驟可包括與變體技術(shù)(諸如CMOS或BiCOMS)相關(guān)聯(lián)的任何類型的處理。在具體的辦法中,標(biāo)準(zhǔn)CMSO制造在步驟302之后將繼續(xù)并繼續(xù)直到沉積層級間電介質(zhì),在該點(diǎn)可以執(zhí)行步驟304。在另一辦法中,在執(zhí)行步驟304之前,可以向SOI晶片的頂側(cè)增加任意數(shù)目個附加晶片。這些附加晶片可包括富陷阱層并且也可包括附加無源或有源電路系統(tǒng),可使用直接金屬觸點(diǎn)、通過硅通孔(TSV)或類似結(jié)構(gòu)將該附加無源或有源電路系統(tǒng)耦合到有源器件層407的電路系統(tǒng),。

圖4c中的SOI結(jié)構(gòu)440解說了移除基板405之后的SOI晶片。如所解說的,基板405被完全從SOI晶片401的背側(cè)移除以藉此暴露經(jīng)處理的絕緣體區(qū)421。

然而,還可用圖案化方式來移除該基板。例如,基板可以僅在總體管芯的特定區(qū)域(諸如,其中將最終形成有源器件的區(qū)域)之下被移除。作為進(jìn)一步的示例,基板可以僅在特定特征(諸如直接位于柵極(諸如柵極408)之下的區(qū)域)之下被移除。具體而言,基板可以被部分移除,使得基板的剩余部分隨著基板被移除繼續(xù)向有源器件層407提供穩(wěn)定力?;宓氖S嗖糠诌€可以向最終器件中的有源器件層407提供穩(wěn)定力。在這些辦法中,可能不需要處理晶片,或者可能僅在雖然基板被部分移除但是剩余的基板可以向最終器件中的有源器件層提供所需穩(wěn)定力時需要處理晶片。

過程300以步驟305繼續(xù),其中經(jīng)處理的絕緣體區(qū)被選擇性地從埋藏絕緣體層移除。從絕緣體層中移除經(jīng)處理的絕緣體區(qū)形成了剩余的絕緣體區(qū)。因?yàn)闁艠O被用來將經(jīng)處理的絕緣體區(qū)圖案化,所以剩余的絕緣體區(qū)將對準(zhǔn)到柵極并且位于在柵極下面的SOI結(jié)構(gòu)的有源區(qū)下。該辦法的優(yōu)點(diǎn)在于絕緣體區(qū)藉此被圖案化而不需要附加的掩模。

可以使用對于經(jīng)處理的絕緣體區(qū)是選擇性的任何工藝來在步驟305中移除絕緣體。由此,移除工藝與步驟302中應(yīng)用的處理鏈接。作為一個特定的示例,處理可以是硼離子注入到包括二氧化硅的埋藏絕緣體層以形成摻雜氧化物,并且移除工藝可以是以蒸汽的形式傳遞的氫氟酸蝕刻,該氫氟酸蝕刻會移除摻雜氧化物并保留未經(jīng)處理的二氧化硅。選擇性移除工藝可包括濕法氫氟酸蝕刻或蒸汽氫氟酸蝕刻??梢蕴鎿Q地使用等離子蝕刻來移除絕緣體。

圖4d中的SOI結(jié)構(gòu)460解說了經(jīng)處理的絕緣體區(qū)421被移除之后的SOI晶片401。結(jié)果所得結(jié)構(gòu)包括有源區(qū)407中的溝道背側(cè)上的剩余絕緣體461的自對準(zhǔn)特征。從晶片的其他部分移除原始SOI絕緣體,而其在柵極的下面仍然保留,該柵極被用來圖案化在步驟302中應(yīng)用的處理。如所示出的,剩余的絕緣體和柵極二者都與形成在器件區(qū)中的溝道接觸。取決于步驟305中應(yīng)用的移除工藝的選擇性,剩余的絕緣體區(qū)461可以在橫向維度和垂直維度二者上比原始絕緣體區(qū)更薄。然而,所告知的對于步驟302中應(yīng)用的處理和步驟305中的移除工藝(這二者都是基于包括原始埋藏絕緣體層的材料)的選擇將會導(dǎo)致對于剩余絕緣體區(qū)461與有源區(qū)407中的器件的溝道的可靠對準(zhǔn)產(chǎn)生貢獻(xiàn)的高度選擇性移除工藝。

在替換性辦法中,步驟305中的選擇性移除工藝將會導(dǎo)致步驟302中應(yīng)用的處理的負(fù)片圖案。在替換性步驟中,就在步驟305之前,整個絕緣體區(qū)可以在通過移除基板被暴露之后經(jīng)歷第二次處理,并隨后通過選擇性移除工藝起作用,從而僅會剩下步驟302中處理的絕緣體區(qū)。在這些辦法中,第一次處理用來抵消第二次處理的效果,從而在應(yīng)用選擇性移除工藝之后,僅會剩下那些未接受第一次處理的絕緣體部分。

雖然SOI結(jié)構(gòu)460將經(jīng)處理的絕緣體區(qū)421解說為在特定位置中被完全移除,作為替代,經(jīng)處理的絕緣體會在沿SOI結(jié)構(gòu)的背側(cè)的橫向跨度的不同點(diǎn)處被不同程度地移除。如先前所提及的,來自步驟302的處理的目標(biāo)可以是埋藏絕緣體區(qū)的特定深度,從而經(jīng)處理的絕緣體區(qū)421不延伸通過原始埋藏絕緣體的整個垂直跨度。例如,若來自步驟302的處理的目標(biāo)是僅僅覆蓋絕緣體層的后半,那么步驟305中的選擇性移除可以導(dǎo)致僅有一半的絕緣體區(qū)在總體圖案中的特定點(diǎn)處被移除,從而剩余的絕緣體區(qū)461會是被變薄的剩余絕緣體的跨度圍繞的凸起的高出部分。

過程300以步驟306繼續(xù),其中沉積一層。該層可以沉積在SOI晶片的背側(cè)上。該層可以形成在剩余絕緣體區(qū)上。該層可以經(jīng)由毯覆沉積來沉積或者其可以是針對性沉積。沉積步驟可以使用掩模,或者其可以僅依賴由剩余的絕緣體區(qū)形成的圖案。該沉積可包括增強(qiáng)化學(xué)氣相沉積(CVD)、等離子體增強(qiáng)CVD、原子層沉積(ALD)、電介質(zhì)旋涂或噴涂涂覆,或高密度等離子沉積(HDP)。替換地,該層可以通過將SOI晶片與共形材料層接觸來形成,該共形材料層會依照剩余絕緣體區(qū)的形狀??梢允褂酶郊泳瑏斫佑|共形層。

圖4e中的橫截面480解說了在晶片的背側(cè)上沉積層481之后的SOI晶片。雖然僅解說了單個層,但是在SOI晶片上可以沉積多個層以達(dá)成各種結(jié)果。在所解說的示例中,移除經(jīng)處理絕緣體區(qū)暴露了器件區(qū)407,而形成層481包括將材料毯覆沉積在剩余絕緣體區(qū)461和器件區(qū)407上。在所解說的示例中,沉積是指向SOI晶片的背側(cè)的。層481可包括應(yīng)變層,熱耗散層,或會受益于被圖案化成圍繞器件區(qū)407中的有源器件的溝道的任何其他材料區(qū)。

與圖4e中解說的示例形成對比,但根據(jù)先前所提及的示例,柵極408可以與剩余絕緣體區(qū)具有負(fù)片圖案關(guān)系,從而絕緣體被從溝道下面移除但是留在結(jié)構(gòu)的其他區(qū)域中。在這些示例中,所沉積的層可以是電絕緣熱耗散層。該辦法會帶來將熱耗散層與有源器件的熱生成溝道盡可能緊地放置的益處。然而,這些辦法會伴生有損壞層407中的有源器件的微小溝道的風(fēng)險,除非為選擇性移除絕緣體所涉及的處理步驟以及層481的沉積選擇特定容限。

圖5顯示了根據(jù)參照圖3所描述的規(guī)程處理的SOI器件中的晶體管的橫截面500。橫截面500包括形成在SOI晶片上的柵極408。柵極包括柵電極501和柵極絕緣體502。橫截面還解說了與柵極408相關(guān)聯(lián)的溝道區(qū)503,并且該溝道區(qū)503與剩余絕緣體區(qū)461和柵極408二者接觸。如先前所描述的,柵極408形成在器件區(qū)407的頂側(cè)。因?yàn)闁艠O被用來圖案化剩余的絕緣體區(qū)461,所以層481位于埋藏絕緣體504的挖出區(qū)域,在有源器件區(qū)407的背側(cè)上,且沿剩余絕緣體區(qū)461的垂直邊沿。

某些益處歸因于其中剩余絕緣體區(qū)461的邊緣可以可靠地對準(zhǔn)到柵極408的辦法。參照圖3所描述的過程提供了原本不能通過合理的商業(yè)努力而得到的這兩個特征的對準(zhǔn)程度。使用過程300,柵極408的垂直邊沿可以在誤差余裕內(nèi)可靠地對準(zhǔn)到剩余絕緣體461的垂直邊沿,該誤差余裕由有源器件層407的厚度、用以處理絕緣體層的任何離子的種類和注入能量、經(jīng)處理的絕緣體區(qū)的摻雜濃度、以及可以更改經(jīng)處理的絕緣體區(qū)的擴(kuò)展的注入后熱狀況來約束。隨著有源器件層407的厚度減小,誤差余裕增加。隨著用以處理絕緣體層的任何離子的注入能量和重量增加,誤差余裕也增加。隨著經(jīng)處理的絕緣體區(qū)的摻雜濃度增加,誤差余裕減小?;诜抡妫瑓⒄請D3所描述的辦法可以針對小于100納米厚度的器件區(qū)域,在小于80納米的誤差余裕內(nèi)提供柵極408和剩余絕緣體461的可靠對準(zhǔn)。值得注意的是,即使當(dāng)最終的器件包括具有特別薄的有源層的完全耗盡的SOI器件時,過程300也可以達(dá)成可靠的對準(zhǔn)。這些情形中的溝道區(qū)503會包括超薄本體區(qū)。

如先前所提及的,層481可以是應(yīng)變引發(fā)層。應(yīng)變引發(fā)層可以是壓縮薄膜或拉伸薄膜。應(yīng)變引發(fā)層還可以通過晶格失配效應(yīng)在有源器件層407中引發(fā)應(yīng)變。例如,應(yīng)變引發(fā)層481可包括硅鍺,而有源器件層407包括硅,在該情形中,兩種材料的失配會在有源器件層407中引發(fā)應(yīng)變。應(yīng)變引發(fā)層可以通過在溝道區(qū)503中引發(fā)應(yīng)變505來增強(qiáng)器件中的載流子的遷移率。應(yīng)變層481增強(qiáng)溝道區(qū)503中的載流子的遷移率,并藉此增強(qiáng)了器件層407中形成的器件的性能。應(yīng)變層受益于更為緊密地與溝道區(qū)對準(zhǔn),因?yàn)槠浣宕四軌蚋鼮橹苯拥卦谄骷鲜┘討?yīng)變,而同時不直接與溝道區(qū)交疊并有害地更改器件的行為。

應(yīng)用到絕緣體層的處理的類型以及所沉積的應(yīng)變層的類型的不同組合在溝道區(qū)503中產(chǎn)生了不同類型的應(yīng)變。如先前所提及的,取決于應(yīng)用到絕緣體層的處理,柵極可以被用作負(fù)掩?;蛘谀?,從而經(jīng)處理的絕緣體區(qū)可以形成在柵極下的絕緣體層中,或者形成在柵極的橫向范圍外。應(yīng)變層所引發(fā)的應(yīng)變也可以被認(rèn)為展現(xiàn)了負(fù)應(yīng)變或正應(yīng)變,其中沉積的薄膜可以分別是壓縮膜或拉伸膜。值得注意的是,薄膜的該特性可以獨(dú)立于薄膜應(yīng)用于其上的圖案。因此,獨(dú)立正應(yīng)變膜或負(fù)應(yīng)變膜與正片圖案或負(fù)片圖案的組合產(chǎn)生了四個不同配置的電勢,這四個配置產(chǎn)生了兩個不同的應(yīng)變分布(即,具有負(fù)片圖案的負(fù)薄膜產(chǎn)生了正應(yīng)變,兩個負(fù)和正的組合產(chǎn)生了負(fù)應(yīng)變,以及具有負(fù)片圖案的正薄膜產(chǎn)生了正應(yīng)變)。使用不同組合達(dá)成給定應(yīng)變分布的能力為設(shè)計(jì)者提供了出于成本或關(guān)于技術(shù)可行性的關(guān)注而回避某些種類的絕緣體處理或應(yīng)變層材料的自由度。

層481的附加變體還受益于嚴(yán)格對準(zhǔn)到柵極408。例如,因?yàn)闇系朗前雽?dǎo)體器件中最大的熱源之一,所以熱耗散層受益于緊密對準(zhǔn)到溝道區(qū)從而使得熱量在被高效地從器件中消除之前必須擴(kuò)散通過的距離最小化。同時,將埋藏絕緣體保留在溝道下是重要的,因?yàn)闊岷纳右话闶菍τ谠悸癫亟^緣體不那么有效的替代。

在步驟306之后,可以進(jìn)行附加的處理步驟從而連接到有源器件層407中的電路系統(tǒng)以及封裝最終的器件。例如,沉積層可以被圖案化及蝕刻以形成去往有源器件層407中的器件的觸點(diǎn)以允許外部連接。此外,可以在SOI晶片的背側(cè)上形成背側(cè)金屬以提供器件層407中的不同電路組件之間的互連。例如,背側(cè)金屬化可以被用來將一個晶體管連接到另一個晶體管,將晶體管連接到二極管,或?qū)⒕w管連接到無源組件。

圖6解說了在步驟303處繼續(xù)進(jìn)行方法300的方法600。在方法600中,步驟301-304可以如上文所描述的那樣進(jìn)行。然而,方法600旨在使用先前所描述的結(jié)構(gòu)的替代結(jié)構(gòu)來在晶片上操作。方法600生產(chǎn)自對準(zhǔn)雙柵極器件。圖7a中的SOI結(jié)構(gòu)700解說了可以根據(jù)方法600處理的SOI晶片701。起始晶片包括SOI晶片401的許多特征,并且主要的區(qū)別在于基板702不僅與埋藏絕緣體層406和有源器件層407相關(guān)聯(lián),而且也與第二有源層703和第二埋藏絕緣體層704相關(guān)聯(lián)。如圖7a中所示,柵極408被用作掩模以供向SOI晶片701中注入摻雜劑離子。與方法300形成對比,離子注入,或者方法600中使用的其他處理,必須受到控制以通過第二埋藏絕緣體層704以作為替代處理埋藏絕緣體區(qū)406并形成經(jīng)處理的絕緣體區(qū)705。若之前所述,形成經(jīng)處理絕緣體區(qū)705將未經(jīng)處理的絕緣體區(qū)706保留在它的原始狀態(tài)中。

參照過程300所描述的任何處理步驟可以類似地應(yīng)用到方法600,如同這些處理步驟繼續(xù)那樣。圖7b解說了了SOI結(jié)構(gòu)720,如同處理以參照圖4b所描述的類似方式繼續(xù)那樣。SOI晶片被反轉(zhuǎn),并且可任選的處理晶片422被接合到晶片的頂部。如先前所提及的,處理晶片422可包括富陷阱層。圖7c解說了基板702被移除之后的橫截面740。

方法600繼續(xù)到步驟601,其中經(jīng)處理的絕緣體區(qū)被從埋藏絕緣體層移除。該處理步驟的一個示例由圖7d中的SOI結(jié)構(gòu)760解說。SOI結(jié)構(gòu)760示出了經(jīng)處理的絕緣體區(qū)705被移除,從而僅剩未經(jīng)處理的絕緣體層706之后的SOI晶片。在該過程的該點(diǎn),有源器件層407被暴露,而第二有源層703和第二埋藏絕緣體層704仍然被覆蓋。

方法600繼續(xù)到步驟602或603。在步驟602中,所暴露的器件區(qū)的一部分被移除??梢允褂檬S嗟穆癫亟^緣體706作為掩模來移除器件區(qū),或者可以替代地使用附加的掩模。用來蝕刻器件區(qū)407的蝕刻劑可以執(zhí)行各向同性蝕刻并且也可以涉及對于第二埋藏絕緣體704選擇性的特定化學(xué)蝕刻劑。在步驟603,一材料層被沉積在晶片的背側(cè)上。步驟603可以根據(jù)上文所討論的步驟306的任何變體來進(jìn)行。

圖7e解說了示出器件區(qū)407的一部分被移除以形成剩余器件區(qū)781,以及層481被沉積在晶片的背側(cè)上之后的SOI晶片701的SOI結(jié)構(gòu)780。在該情形中,剩余的器件區(qū)781用作第二器件區(qū)703中形成的溝道的附加?xùn)烹姌O,而第二埋藏絕緣體704用作附加?xùn)艠O的柵極絕緣體。結(jié)果所得結(jié)構(gòu)包括自對準(zhǔn)DG-FET。在該結(jié)構(gòu)中,柵極408接觸第二器件區(qū)703并與形成在第二器件區(qū)703中的溝道相關(guān)聯(lián)。剩余的器件區(qū)781用作相同溝道的第二柵電極,并且剩余埋藏絕緣體706用以隔離并遮蔽剩余器件區(qū)781。

圖7a-e中的絕緣體層406比第二絕緣體層704更厚以解說歸因于此類結(jié)構(gòu)的某些優(yōu)點(diǎn)。具體而言,在對于埋藏絕緣體層的處理是離子注入步驟的情形中,絕緣體層406的厚度使其成為用于注入的更簡單的目標(biāo)。同時,柵極絕緣體的厚度和與晶體管相關(guān)聯(lián)的特定品質(zhì)因數(shù)(諸如其跨導(dǎo))成反比。因?yàn)榻^緣體層704將用作附加?xùn)艠O的柵極絕緣體,所以使得絕緣體層704相對較薄是有益的。因此,當(dāng)與離子注入處理聯(lián)用時,過程600特別適合于創(chuàng)建高性能DG-FET。

圖7e中解說的雙柵極結(jié)構(gòu)極大地受益于由過程300和600提供的對準(zhǔn)的程度,其中DG-FET中的未對準(zhǔn)的柵極可以導(dǎo)致電流驅(qū)動的額外電容和相當(dāng)損耗。然而,當(dāng)柵極以高度準(zhǔn)確性可靠地對準(zhǔn)時,DG-FET的速度和功率耗散顯著低于單柵極FET的速度和功率耗散。因此,根據(jù)自對準(zhǔn)工藝(諸如過程600)來創(chuàng)建雙柵極結(jié)構(gòu)可以產(chǎn)生比用單個掩模來創(chuàng)建附加的柵電極781的辦法更優(yōu)越的晶體管。圖3和圖6的過程可以用對于上文所討論的對準(zhǔn)的類似的約束來可靠地對準(zhǔn)DG-FET的雙柵極。然而,在該情形中,埋藏絕緣體的厚度也是對于對準(zhǔn)的可靠性的約束,因?yàn)樽⑷胧峭ㄟ^埋藏絕緣體和頂部有源區(qū)二者的?;诜抡?,參照圖3和圖6所描述的辦法可以針對厚度小于80納米,埋藏絕緣體厚度為10納米的器件區(qū),在小于70納米的誤差余裕內(nèi)提供柵極408和剩余器件區(qū)781的可靠的對準(zhǔn)。值得注意的是,即使當(dāng)最終的器件包括具有特別薄的有源層的完全耗盡的SOI器件時,過程300也可以達(dá)成可靠的對準(zhǔn)。這些情形中的溝道區(qū)503會包括超薄本體區(qū)。

沉積層481可以采取參照圖4e和圖5描述的任何特性。具體而言,沉積層481可以是增強(qiáng)形成在第二器件層703中的溝道中的載流子的遷移率的應(yīng)變層。如先前所描述的,薄膜可以是壓縮薄膜或拉伸薄膜。層481還可以是熱耗散層。同樣,如上文參照圖4e所注意到的,SOI結(jié)構(gòu)780可以經(jīng)歷附加的處理步驟以連接到有源層703中的電路系統(tǒng)。此外,SOI結(jié)構(gòu)780可以經(jīng)歷附加的處理步驟來將柵電極781連接到封裝上的不同晶片中的電路系統(tǒng),或連接到有源層703中的電路系統(tǒng)。具體而言,柵電極781可以被連接到與柵極408的柵電極相同的電路系統(tǒng)。

雖然,以上公開中的一些實(shí)施例是通過其中柵極結(jié)構(gòu)被用作SOI絕緣體層的初始處理的掩模的橫截面來具體解說的,但是其他特征可以被替代地用來作為初始處理的掩模。事實(shí)上,背側(cè)對準(zhǔn)所期望的任何特征可以被用來圖案化所應(yīng)用的處理。取決于特征的特性,用來定義特征的材料可以被用作掩模本身,或者用以圖案化該特征的實(shí)際掩??梢员挥米鞒跏继幚淼难谀?。作為特定的示例,用以在SOI晶片中圖案化TSV的掩模也可以被用來向絕緣體應(yīng)用處理。此類辦法在TSV旨在通過背側(cè)絕緣體連接的情形中會是有用的。

盡管已經(jīng)參考本發(fā)明的具體實(shí)施例詳細(xì)描述了本說明書,但是應(yīng)領(lǐng)會,本領(lǐng)域技術(shù)人員在理解了上述內(nèi)容之后,可以容易地想到這些實(shí)施例的變更、變型或等效方案。對本發(fā)明的這些及其他修改和變型可由本領(lǐng)域技術(shù)人員實(shí)踐,而不脫離本發(fā)明的精神和范圍,這在所附權(quán)利要求中更加具體地進(jìn)行了闡述。

當(dāng)前第1頁1 2 3 
網(wǎng)友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點(diǎn)贊!
1