一種超級(jí)結(jié)器件及其制作方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種超級(jí)結(jié)半導(dǎo)體器件及其制作方法，器件的交替排列的P-N薄層至少由兩段交替排列的P-N薄層構(gòu)成。相鄰兩段交替排列的P-N薄層中的同種類(lèi)型的雜質(zhì)濃度可以相等，也可以不相等；相鄰兩段交替排列的P-N薄層中一段的交替排列的P-N薄層中一個(gè)步長(zhǎng)中P-N薄層的排列方式可以和與它比鄰的另一段的交替排列的P-N薄層中一個(gè)步長(zhǎng)中P-N薄層的排列方式相同，也可以不相同；同一段交替排列的P-N薄層的P型雜質(zhì)總量與N型雜質(zhì)總量可以相等，也可以不相等；本發(fā)明能夠減小交替排列的P-N薄層的加工難度，提高器件性能的一致性，并能提高器件的抗電流沖擊能力、抗電壓沖擊能力和器件設(shè)計(jì)的靈活性。本發(fā)明并公開(kāi)了器件的制造工藝。
【專(zhuān)利說(shuō)明】一種超級(jí)結(jié)器件及其制作方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，特別是涉及一種超級(jí)結(jié)高壓器件的結(jié)構(gòu)， 本發(fā)明還涉及該超級(jí)結(jié)器件的制作方法。

【背景技術(shù)】
[0002] 超級(jí)結(jié)金屬-氧化層半導(dǎo)體場(chǎng)效晶體管，簡(jiǎn)稱超級(jí)結(jié)MOSFET (Metal-Oxide-Semic onductor Field-Effect Transistor,M0SFET)采用新的耐壓層結(jié)構(gòu)，利用一系列的交替排 列的P型半導(dǎo)體薄層和N型半導(dǎo)體薄層來(lái)在截止?fàn)顟B(tài)下在較低電壓下就將所述P型半導(dǎo)體 薄層和N型半導(dǎo)體薄層耗盡，實(shí)現(xiàn)電荷相互補(bǔ)償，從而使P型半導(dǎo)體薄層和N型半導(dǎo)體薄層 在高摻雜濃度下能實(shí)現(xiàn)高的反向擊穿電壓，從而同時(shí)獲得低導(dǎo)通電阻和高擊穿電壓，打破 傳統(tǒng)功率MOSFET理論極限。在美國(guó)專(zhuān)利US5216275中，以上的交替排列的P型半導(dǎo)體薄層 和N型半導(dǎo)體薄層是與N+襯底相連的；在美國(guó)專(zhuān)利US6630698B1中，中間的P型半導(dǎo)體薄 層和N型半導(dǎo)體薄層與N+襯底可以有大于0的間隔。
[0003] 現(xiàn)有技術(shù)中，P型半導(dǎo)體薄層和N型半導(dǎo)體薄層的形成一種是通過(guò)外延成長(zhǎng)然后 進(jìn)行光刻和注入，多次反復(fù)該過(guò)程得到需要的厚度的P型半導(dǎo)體薄層和N型半導(dǎo)體薄層，這 種工藝在600V以上的MOSFET中，一般需要重復(fù)5次以上，生產(chǎn)成本高、生產(chǎn)周期長(zhǎng)。另一種 是通過(guò)一次生長(zhǎng)一種類(lèi)型的需要厚度的外延之后，進(jìn)行溝槽的刻蝕，之后在溝槽中填入相 反類(lèi)型的硅；采用溝槽結(jié)構(gòu)之后，由于P/N薄層即交替排列的P型半導(dǎo)體薄層和N型半導(dǎo)體 薄層中P型半導(dǎo)體薄層和N型半導(dǎo)體薄層在縱方向上的摻雜濃度易于控制，而且沒(méi)有多次 外延工藝造成的薄層中P型半導(dǎo)體薄層和N型半導(dǎo)體薄層或其中之一的摻雜濃度在縱向上 發(fā)生變化從而帶來(lái)附加的縱向電場(chǎng)，保證了器件能獲得好的漏電特性和高的擊穿電壓。這 種方法具有簡(jiǎn)化工藝流程，提高穩(wěn)定性的效果，但工藝難度大。
[0004] 如圖1所示，是現(xiàn)有超級(jí)結(jié)器件的俯視示意圖。器件包括了 1區(qū)、2區(qū)和3區(qū)，其中 所述1區(qū)為所述超級(jí)結(jié)器件的電流流動(dòng)區(qū)，該電流流動(dòng)區(qū)包含多個(gè)并行排列的電流流動(dòng)區(qū) 溝槽。所述2區(qū)和所述3區(qū)構(gòu)成所述超級(jí)結(jié)器件的終端保護(hù)結(jié)構(gòu)，在所述超級(jí)結(jié)器件導(dǎo)通 時(shí)不提供電流，在反向截止?fàn)顟B(tài)用于承擔(dān)從所述1區(qū)到所述超級(jí)結(jié)器件最外端的電壓。所 述2區(qū)和3區(qū)都環(huán)繞在所述電流流動(dòng)區(qū)的外周，其中所述2區(qū)和所述1區(qū)相鄰接，所述2區(qū) 包括至少一 P型環(huán)24、和至少一溝槽環(huán)23,所述P型環(huán)24至少覆蓋一所述溝槽環(huán)23 ;所述 3區(qū)包括至少一溝槽環(huán)23和一溝道截止環(huán)21。所述溝槽環(huán)23為四方形的結(jié)構(gòu)，在所述溝 槽環(huán)23的四角各形成有一附加溝槽22,該附加溝槽22用做電荷平衡補(bǔ)償。
[0005] 如圖2所示是一種現(xiàn)有超級(jí)結(jié)器件的截面示意圖，該截面圖是沿做如圖1所示的 AA'方向的截面圖。在一 N+娃基片上形成有一 N型娃外延層2,在所述N型娃外延層2中 形成有多個(gè)溝槽41，所述溝槽41包括由如圖1所示的電流流動(dòng)區(qū)溝槽25和溝槽環(huán)23以及 附件溝槽22 ;在所述溝槽41中填充有P型硅51，所述P型硅51和所述N型外延層形成交 替排列的P型硅薄層和N型外延層薄層結(jié)構(gòu)，一個(gè)P型硅51和相鄰的一個(gè)N型外延層（置 于兩個(gè)相鄰的溝槽之間的N外延層）形成交替排列的P-N薄層的一個(gè)重復(fù)單元，在此稱為 一個(gè)步長(zhǎng)。在所述1區(qū)中的所述溝槽41即所述電流流動(dòng)區(qū)溝槽25的上部的所述P型硅51 和所述N型外延層中形成有P型阱62,同時(shí)在和所述1區(qū)相鄰的所述2區(qū)的第一個(gè)溝槽41 即第一個(gè)溝槽環(huán)23的上部的所述P型硅51和所述N型外延層中形成有所述P型環(huán)24 ;所 述P型環(huán)24的數(shù)量為至少一個(gè)，所述P型環(huán)一般與所述P型阱連接在一起。在所述P型阱 中形成有一 N+離子注入形成的源區(qū)6,同時(shí)在所述3區(qū)最外側(cè)的所述的N型外延層上部形 成有所述溝道截止環(huán)21。所述1區(qū)還包括一 P+離子注入形成的P+歐姆接觸區(qū)63、柵氧4、 多晶硅柵5、層間介質(zhì)膜7,接觸孔8,以及源極和柵極（金屬9圖形化后兩個(gè)電極），在所述 N+硅基片底部形成有一漏極10。在所述超級(jí)結(jié)器件導(dǎo)通時(shí)電流會(huì)由源極經(jīng)過(guò)溝道和N型 外延層薄層到達(dá)漏極，而所述電流流動(dòng)區(qū)溝槽25中的P型硅薄層則是在反向截止?fàn)顟B(tài)下與 所述N型外延層薄層一起形成耗盡區(qū)一起承受電壓。
[0006] 所述2區(qū)的所述外延層2頂部形成有最內(nèi)側(cè)場(chǎng)板43,該最內(nèi)側(cè)場(chǎng)板43由表面金屬 組成即為一金屬場(chǎng)板，在所述最內(nèi)側(cè)場(chǎng)板下通過(guò)所述終端介質(zhì)層和所述外延層2相隔離， 所述最內(nèi)側(cè)場(chǎng)板43的內(nèi)側(cè)端形成于最外側(cè)多晶硅柵5上并形成接觸，所述最內(nèi)側(cè)場(chǎng)板43 和所述柵極互相連接，所述終端介質(zhì)層由介質(zhì)層一 66和介質(zhì)層二69組成。在所述3區(qū)的 所述外延層2頂部形成有多個(gè)互相隔離的所述外側(cè)場(chǎng)板，所述外側(cè)場(chǎng)板為金屬場(chǎng)板，所述 最外側(cè)場(chǎng)板和所述外延層2之間通過(guò)所述介質(zhì)層一 66相隔離；所述3區(qū)中可以有P型環(huán) 也可以沒(méi)有；在所述3區(qū)的最外端有所述溝道截止環(huán)21，是由N+摻雜環(huán)構(gòu)成。所述2區(qū)和 3區(qū)都屬于所述終端保護(hù)結(jié)構(gòu)區(qū)，在所述超級(jí)結(jié)器件導(dǎo)通時(shí)它不提供電流，在反向截止?fàn)顟B(tài) 用于承擔(dān)從所述1區(qū)到所述超級(jí)結(jié)器件最外端的電壓。
[0007] 以一個(gè)反向擊穿電壓600-1000伏超級(jí)結(jié)NM0SFET，需要的P-N薄層的厚度為 35-70微米，以溝槽41寬度為5微米（一般在2-7微米間）為例，溝槽41的深寬比在7? 12。這樣深，而且深寬比高的溝槽要一次性完成無(wú)缺陷的外延填充，工藝難度很大，同時(shí)，一 次性刻蝕深度35-70微米深的溝槽，不僅難度大，而且溝槽的均勻性難以滿足器件性能一 致性的要求：假設(shè)在同一硅片上刻蝕深度的均一性控制在5%之內(nèi)（均一性為硅片中深度 差異的最大值除以硅片中最大深度和最小深度之和），深度的變化范圍將達(dá)到3. 5-7微米， 帶來(lái)的反向擊穿電壓的差異在30-100伏，甚至大于100伏，因此現(xiàn)有器件結(jié)構(gòu)的實(shí)現(xiàn)工藝 實(shí)現(xiàn)難度大，而且器件的非均一性較大。
[0008] 在上述溝槽填充的現(xiàn)有技術(shù)中，由于P-N薄層是一次溝槽刻蝕和填充完成的，終 端區(qū)中（2區(qū)和3區(qū)）的溝槽一般采用與電荷流動(dòng)區(qū)的溝槽一樣的設(shè)計(jì)，對(duì)器件設(shè)計(jì)的靈活 性有一定的限制。


【發(fā)明內(nèi)容】

[0009] 本發(fā)明要解決的技術(shù)問(wèn)題是提供一種新的高壓超級(jí)結(jié)半導(dǎo)體器件的結(jié)構(gòu)，為此本 發(fā)明還提供該超級(jí)結(jié)器件結(jié)構(gòu)的工藝方法的制造方法，能夠有效減小P-N薄層形成工藝的 難度，提高P-N薄層的均一性，改善器件性能并增加器件設(shè)計(jì)的靈活性。
[0010] 為解決上述技術(shù)問(wèn)題，本發(fā)明提供了一種超級(jí)結(jié)半導(dǎo)體器件結(jié)構(gòu)，其交替排列的 P-N薄層在垂直于器件表面的方向上由至少兩段交替排列的P-N薄層構(gòu)成；不同段的相鄰 的交替排列的P-N薄層之間，一段的交替排列的P-N薄層中的P薄層的寬度，可以和與它比 鄰的另一段的交替排列的P-N薄層中的P薄層的寬度相等，也可以不相等；一段的交替排列 的P-N薄層中的N薄層的寬度，可以和與它比鄰的另一段的交替排列的P-N薄層中的N薄 層的寬度相等，也可以不相等；一段的交替排列的P-N薄層中一個(gè)步長(zhǎng)中P-N薄層的排列 方式可以和與它比鄰的另一段的交替排列的P-N薄層中一個(gè)步長(zhǎng)中P-N薄層的排列方式相 同，也可以不相同；一段的交替排列的P-N薄層中的P薄層中P型雜質(zhì)的濃度，可以和與它 比鄰的另一段的交替排列的P-N薄層中的P薄層中P型雜質(zhì)的濃度相等，也可以不相等；一 段的交替排列的P-N薄層中的N薄層中N型雜質(zhì)的濃度，可以和與它比鄰的另一段的交替 排列的P-N薄層中的N薄層中N型雜質(zhì)的濃度相等，也可以不相等；
[0011] 進(jìn)一步的改進(jìn)是，不同段的相鄰的交替排列的P-N薄層之間，一段的交替排列的 P-N薄層中的P薄層的寬度，大于與它比鄰的，位置比它更靠近器件正面表面的另一段的交 替排列的P-N薄層中的P薄層的寬度。
[0012] 進(jìn)一步的改進(jìn)是，最靠近器件背面表面的一段交替排列的P-N薄層的薄層厚度小 于等于20微米。
[0013] 進(jìn)一步的改進(jìn)是，最靠近器件背面表面的一段交替排列的P-N薄層的N薄層中N 型雜質(zhì)的濃度小于與它比鄰的，位置比它更靠近器件正面表面的另一段的交替排列的P-N 薄層中的N薄層中N型雜質(zhì)的濃度。
[0014] 進(jìn)一步的改進(jìn)是，最靠近器件背面表面的一段交替排列的P-N薄層的P薄層中P 型雜質(zhì)小于N薄層中N型雜質(zhì)總量；與它比鄰的，位置比它更靠近器件正面表面的另一段的 交替排列的P-N薄層中P薄層中P型雜質(zhì)大于N薄層中N型雜質(zhì)總量。
[0015] 進(jìn)一步的改進(jìn)是，最靠近器件背面表面的一段交替排列的P-N薄層中的P薄層的 寬度，小于與它比鄰的，位置比它更靠近器件正面表面的另一段的交替排列的P-N薄層中 的P薄層的寬度。
[0016] 進(jìn)一步的改進(jìn)是，最靠近器件背面表面的一段交替排列的P-N薄層的N薄層中N 型雜質(zhì)的濃度大于與它比鄰的，位置比它更靠近器件正面表面的另一段的交替排列的P-N 薄層中的N薄層中N型雜質(zhì)的濃度。
[0017] 進(jìn)一步的改進(jìn)是，最靠近器件背面表面的一段交替排列的P-N薄層中一個(gè)步長(zhǎng)中 P-N薄層排列方式，不同于與它比鄰的，位置比它更靠近器件正面表面的另一段的交替排列 的P-N薄層一個(gè)步長(zhǎng)中P-N薄層排列方式。
[0018] 本發(fā)明提供的第一種實(shí)現(xiàn)上述超級(jí)結(jié)器件結(jié)構(gòu)的制作方法，包括以下工藝步驟：
[0019] 步驟一、在高濃度的第一種類(lèi)型半導(dǎo)體基板上進(jìn)行第一種類(lèi)型半導(dǎo)體的第一外延 層成長(zhǎng)；
[0020] 步驟二、通過(guò)光刻刻蝕，在所述第一外延層上形成一定高寬比的第一溝槽；
[0021] 步驟三、在所述第一溝槽中填入第二種類(lèi)型半導(dǎo)體的第一硅；
[0022] 步驟四、利用化學(xué)機(jī)械研磨得到第一段交替排列的P-N薄層。
[0023] 步驟五、包括如下分步驟：
[0024] 1、在所述第一段交替排列的P-N薄層上進(jìn)行第一種類(lèi)型半導(dǎo)體的第二外延層成 長(zhǎng)；
[0025] 2、采用光刻刻蝕工藝形成第二溝槽，所訴第二溝槽的底部要接觸或穿通第一溝槽 的頂部；
[0026] 3、在所述第二溝槽中填入第二種類(lèi)型半導(dǎo)體的第二硅；
[0027] 4、采用化學(xué)機(jī)械研磨得到疊加在所述第一段交替排列的P-N薄層之上的第二段 交替排列的P-N薄層
[0028] 然后重復(fù)實(shí)施步驟五的各分步驟1、2、3和4，直到所述P-N薄層的厚度達(dá)到器件反 向擊穿電壓的要求。
[0029] 本發(fā)明提供的第二種實(shí)現(xiàn)上述超級(jí)結(jié)器件結(jié)構(gòu)的制作方法，包括以下工藝步驟：
[0030] 步驟一、在高濃度的第一種類(lèi)型半導(dǎo)體基板上進(jìn)行一種高電阻率的第一外延層成 長(zhǎng)；
[0031] 步驟二、通過(guò)光刻和第一種類(lèi)型半導(dǎo)體離子注入，在所述外延層上形成第一種類(lèi) 型半導(dǎo)體薄層。
[0032] 步驟三、通過(guò)光刻和第二種種類(lèi)型半導(dǎo)體離子注入，在所述外延層上形成第二種 類(lèi)型半導(dǎo)體薄層。所述第一種類(lèi)型半導(dǎo)體薄層和所述第二種類(lèi)型半導(dǎo)體薄層在芯片電流流 動(dòng)區(qū)交替排列，組成第一段交替排列的P-N薄層。
[0033] 步驟四、包括如下分步驟：
[0034] 1、在上述步驟一到三形成的所述第一段交替排列的P-N薄層上進(jìn)行第一種類(lèi)型 半導(dǎo)體的第二外延層成長(zhǎng)；
[0035] 2、采用光刻刻蝕工藝形成第一溝槽，第一溝槽的底部要接觸或穿通步驟一到三形 成的所述第一段交替排列的P-N薄層上P型薄層頂部；
[0036] 3、在所述第一溝槽中填入第二種類(lèi)型半導(dǎo)體的硅；
[0037] 4、采用化學(xué)機(jī)械研磨得到疊加在所述第一段交替排列的P-N薄層之上的第二段 交替排列的P-N薄層。
[0038] 然后重復(fù)實(shí)施步驟四的各分步驟1、2、3和4，直到P-N薄層的厚度達(dá)到器件反向擊 穿電壓的要求。
[0039] 本發(fā)明提供的第一種和第二種實(shí)現(xiàn)上述超級(jí)結(jié)器件結(jié)構(gòu)的制作方法，還包括如下 步驟：
[0040] 步驟1、通過(guò)光刻和注入，在所述P-N薄層的表面形成第二種類(lèi)型半導(dǎo)體的阱；
[0041] 步驟2、通過(guò)熱氧化在所述P-N薄層的表面形成柵氧，然后再淀積第一種類(lèi)型半導(dǎo) 體的多晶硅或無(wú)定型硅，并通過(guò)光刻刻蝕形成柵區(qū)。
[0042] 步驟3、通過(guò)光刻和離子注入，進(jìn)行第一種類(lèi)型半導(dǎo)體的源區(qū)離子注入，形成源 區(qū)；
[0043] 步驟4、在硅片正面表面進(jìn)行層間膜成長(zhǎng)；
[0044] 步驟5、進(jìn)行接觸孔光刻刻蝕；
[0045] 步驟6、利用高能量第二種類(lèi)型半導(dǎo)體的雜質(zhì)離子注入，實(shí)現(xiàn)接觸孔中金屬與第二 種類(lèi)型半導(dǎo)體阱的歐姆接通；
[0046] 步驟7、在硅片正面表面金屬成長(zhǎng)-光刻-刻蝕形成源極，多晶硅柵的走線；
[0047] 步驟8、硅片背面減薄-背面金屬化，形成漏極。
[0048] 本發(fā)明采用至少兩段的交替排列的P-N薄層結(jié)構(gòu)，減小了每一交替排列的P-N薄 層的厚度，降低了高寬比，減小了交替排列的P-N薄層的工藝難度，并改善了 P-N薄層的均 勻性，提高了器件性能的一致性。
[0049] 本發(fā)明采用至少兩段交替排列的P-N薄層結(jié)構(gòu)，在整體考慮P-N薄層的電荷平衡 的條件下，可以對(duì)每一段的P-N薄層的結(jié)構(gòu)獨(dú)立設(shè)計(jì)，方便了器件結(jié)構(gòu)的設(shè)計(jì)。
[0050] 本發(fā)明采用至少兩段交替排列的P-N薄層結(jié)構(gòu)，通過(guò)優(yōu)化P-N薄層中雜質(zhì)的分布， 可以使器件的反向擊穿發(fā)生點(diǎn)發(fā)生在電流流動(dòng)區(qū)中，而不發(fā)生在器件的終端區(qū)中，可以改 善器件的耐電壓，耐電流過(guò)沖的能力，提高了器件的可靠性。
[0051] 本發(fā)明采用至少兩段交替排列的P-N薄層結(jié)構(gòu)，在器件的終端區(qū)中可以方便的采 用與電流流動(dòng)區(qū)不同的交替排列的P-N薄層，方便了器件終端結(jié)構(gòu)的設(shè)計(jì)。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0052] 下面結(jié)合附圖與【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明：
[0053] 圖1現(xiàn)有超級(jí)結(jié)器件的一個(gè)俯視示意圖
[0054] 圖2現(xiàn)有超級(jí)結(jié)器件的一個(gè)截面示意圖
[0055] 圖3-圖7是本發(fā)明的實(shí)施例的示意圖
[0056] 圖3是本發(fā)明實(shí)施例一的電流流動(dòng)區(qū)器件結(jié)構(gòu)示意圖
[0057] 圖4是本發(fā)明實(shí)施例二的電流流動(dòng)區(qū)器件結(jié)構(gòu)示意圖
[0058] 圖5是本發(fā)明實(shí)施例三的電流流動(dòng)區(qū)器件結(jié)構(gòu)示意圖
[0059] 圖6是本發(fā)明實(shí)施例四的電流流動(dòng)區(qū)器件結(jié)構(gòu)示意圖
[0060] 圖7是本發(fā)明實(shí)施例五的電流流動(dòng)區(qū)器件結(jié)構(gòu)示意圖

【具體實(shí)施方式】
[0061] 在下面的實(shí)施例中均以一個(gè)漏源反向擊穿電壓700伏的超級(jí)結(jié)NM0SFET器件為例 進(jìn)行具體說(shuō)明，這樣第一種類(lèi)型的半導(dǎo)體是N型半導(dǎo)體，第二種類(lèi)型的半導(dǎo)體是P型半導(dǎo) 體。
[0062] 實(shí)施例一
[0063] 參見(jiàn)圖3所示，是本發(fā)明第一個(gè)實(shí)施例的電荷流動(dòng)區(qū)器件結(jié)構(gòu)示意圖。在一低電 阻率的N型硅基片01上形成有一 N型硅外延層1，所述N型硅基片01的電阻率為0.001? 0. 005歐姆.厘米，厚度為0. 2?750微米，所述N型硅外延層1的電阻率為1?5歐姆.厘 米（摻磷或砷，濃度4. 83E15?8. 95E14原子數(shù)/立方厘米），所述N型硅外延層1中可以 由電阻率不同的外延層組成，也可以是單一電阻率的外延層。在所述N型硅外延層1中有 第一段交替排列的P-N薄層，所述第一段交替排列的P-N薄層的厚度T1為15微米，其中 33是第一段P-N中薄層中的P型薄層，每個(gè)P型薄層33的寬度5微米，電阻率為2. 83歐 姆.厘米（硼摻雜，雜質(zhì)濃度為4. 83E15原子數(shù)/立方厘米），43是所述第一段交替排列的 P-N中薄層中的N型薄層，每個(gè)N型薄層43的寬度5微米，電阻率為1歐姆.厘米（磷摻 雜，雜質(zhì)濃度為4. 83E15原子數(shù)/立方厘米），一個(gè)P型薄層33和相鄰的一個(gè)N型薄層43 構(gòu)成一個(gè)步長(zhǎng)。在所述第一段交替排列的P-N之上有第二段交替排列的P-N薄層，所述第 二段交替排列的P-N中薄層的厚度T2為25微米，其中34是所述第二段P-N中薄層中的P 型薄層，每個(gè)P型薄層34的寬度5微米，電阻率為2. 83歐姆.厘米（硼摻雜，雜質(zhì)濃度為 4. 83E15原子數(shù)/立方厘米），44是所述第二段交替排列的P-N中薄層中的N型薄層，每個(gè) N型薄層44的寬度5微米，電阻率為1歐姆.厘米（磷摻雜，雜質(zhì)濃度為4. 83E15原子數(shù) /立方厘米），一個(gè)P型薄層34和相鄰的一個(gè)N型薄層44構(gòu)成一個(gè)步長(zhǎng)。所述第一段交替 排列的P-N薄層的底部與所述低電阻率的N型硅基片01之間的N型硅外延層1的厚度為 2?10微米，電阻率為1?5歐姆.厘米（摻磷或砷，濃度4. 83E15?8. 95E14原子數(shù)/立 方厘米）。
[0064] 上述P薄層和N薄層的寬度和其中的雜質(zhì)濃度的選擇，每一段交替排列的P-N中 薄層P薄層中P型雜質(zhì)總量等于了 N薄層中N型雜質(zhì)總量，實(shí)現(xiàn)了完美的電荷平衡，從而使 器件能得到最高的反向擊穿電壓。在實(shí)際器件設(shè)計(jì)和制造中，P薄層和N薄層的寬度和其 中的雜質(zhì)濃度在一定范圍內(nèi)變化，只要能使整個(gè)P-N薄層（兩段交替排列的P-N薄層的總 和）中P薄層中P型雜質(zhì)總量和N薄層中N型雜質(zhì)總量的差值的絕對(duì)值小于等于P薄層中 P型雜質(zhì)總量的15%，也小于等于N薄層中N型雜質(zhì)總量的15%，仍然可以得到較高的反向 擊穿電壓。
[0065] 在所述第二段交替排列的P-N中薄層的上部，即靠近器件正面的外延區(qū)域中，形 成有P型阱62。在所述P型阱62中形成有一 N+離子注入形成的源區(qū)6。在硅正面之上有 柵氧4、多晶硅柵5、層間介質(zhì)膜7,接觸孔8以及源極和柵極金屬9,還包括一 P+離子注入 形成的P+歐姆接觸區(qū)（在接觸孔形成后注入硼獲得，未圖示）、在所述低電阻率硅基片01 底部（稱為硅片背面，或器件背面）有一漏極10 (背面金屬）。這些器件的組成部分的特征 與現(xiàn)有技術(shù)的相應(yīng)部分一致，其工藝過(guò)程在此不再贅述。
[0066] 在上述實(shí)施例中，第二段交替排列的P-N中薄層中的P型薄層34必須與第一第二 段交替排列的P-N中薄層中的P型薄層33相接，可以部分或全部重迭。如果P型薄層34 和P型薄層33都是通過(guò)溝槽的外延填充實(shí)現(xiàn)的，那么重迭的部分只有P型薄層34被保留， 這樣，在第二段P型薄層34的雜質(zhì)濃度與第一段P型薄層33的雜質(zhì)濃度相等時(shí)，整個(gè)交替 排列的P-N中薄層中的P型薄層總雜量不受第二段P型薄層34的溝槽深度的影響，只要保 證第二段P型薄層34與第一段P型薄層33相接。
[0067] 本實(shí)施例的器件中，P-N薄層的厚度為40微米，溝槽寬度為5微米，假設(shè)在同一硅 片上刻蝕深度的均一性控制在5%之內(nèi)（均一性為硅片中深度差異的最大值除以硅片中最 大深度和最小深度之和）。那么，按現(xiàn)有只有一段P-N薄層的工藝，溝槽目標(biāo)深度40微米， 一個(gè)硅片內(nèi)深度的差異將達(dá)到4微米，帶來(lái)的反向擊穿電壓的差異在40-80伏。本實(shí)施例， 第一段P-N薄層的厚度為15微米，一個(gè)硅片內(nèi)深度的差異最大為1.5微米，第二段P-N薄 層的厚度為25微米，只要保證在整個(gè)硅片上第二段P-N薄層中薄層與第一段P-N薄層的P 薄層都直接接觸（可以通過(guò)適當(dāng)加深第二段P-N薄層的溝槽的刻蝕深度），第二段P-N薄 層的P薄層的深度變化對(duì)器件結(jié)構(gòu)沒(méi)有影響（第二段P-N薄層的P薄層與第一段P-N薄層 的P薄層的重迭區(qū)，是把第二段P-N薄層的重迭區(qū)的P薄層刻蝕掉，再填充好，對(duì)器件沒(méi)有 影響），因此整個(gè)器件的P型薄層的厚度變化就等于第一段P-N薄層的P薄層的變化量，硅 片內(nèi)的最大差異是1. 5微米，帶來(lái)的反向擊穿電壓的差異在15-30伏，比現(xiàn)有技術(shù)有明顯的 改進(jìn)。
[0068] 本實(shí)施例中，第一段P-N薄層的P薄層的高寬比為3,第二P-N薄層的P薄層的高 寬比為5,都比現(xiàn)有技術(shù)中高寬比為8有了明顯的減小，這樣也減小了溝槽刻蝕和溝槽外延 填充的工藝難度。
[0069] 對(duì)實(shí)施例一的進(jìn)一步的改進(jìn)是，器件的交替排列的P-N薄層可以由三段，或三段 以上的交替排列的P-N薄層組成，進(jìn)一步減小每一段P-N薄層的厚度，從而減小器件的制造 工藝難度和改善p型薄層厚度的均一'I"生，改善器件的反向擊穿電壓的均一·丨生。
[0070] 對(duì)實(shí)施例一的進(jìn)一步的改進(jìn)是，不同段的相鄰的交替排列的P-N薄層之間，一段 的交替排列的P-N薄層中的P薄層的寬度，可以和與它比鄰的另一段的交替排列的P-N薄 層中的P薄層的寬度不相等，這樣更方便器件的設(shè)計(jì)。
[0071] 對(duì)實(shí)施例一的進(jìn)一步的改進(jìn)是，一段的交替排列的P-N薄層中一個(gè)步長(zhǎng)中P-N薄 層的排列方式可以和與它比鄰的另一段的交替排列的P-N薄層中一個(gè)步長(zhǎng)中P-N薄層的排 列方式不相同，這樣更方便器件的設(shè)計(jì)。
[0072] 對(duì)實(shí)施例一的進(jìn)一步的改進(jìn)是，一段的交替排列的P-N薄層中的P薄層中P型雜 質(zhì)的濃度，可以和與它比鄰的另一段的交替排列的P-N薄層中的P薄層中P型雜質(zhì)的濃度 可以不相等，例如在第一段中P型雜質(zhì)的濃度可以低于或高于第二段中P型雜質(zhì)的濃度，改 善器件的性能并方便器件設(shè)計(jì)。
[0073] 對(duì)實(shí)施例一的進(jìn)一步的改進(jìn)是，一段的交替排列的P-N薄層中的N薄層中N型雜 質(zhì)的濃度，可以和與它比鄰的另一段的交替排列的P-N薄層中的N薄層中N型雜質(zhì)的濃度 不相等，例如在第一段中N型雜質(zhì)的濃度可以低于或高于第二段中N型雜質(zhì)的濃度，較低的 第一段N型雜質(zhì)的濃度可以提高器件的反向擊穿電壓，較高的第一段N型雜質(zhì)的濃度可以 提高器件的耐電流沖擊和耐電壓沖擊能力，從而改善器件的性能并方便器件設(shè)計(jì)。
[0074] 對(duì)實(shí)施例一的進(jìn)一步的改進(jìn)是，最靠近器件背面表面的一段交替排列的P-N薄 層，即第一段交替排列的P-N薄層中的薄層厚度小于等于20微米，通過(guò)減小這一厚度可以 減小整個(gè)交替排列的P-N薄層中P薄層厚度的均一性，從而改善器件性能的均一性。
[0075] 對(duì)實(shí)施例一的進(jìn)一步的改進(jìn)是，最靠近器件背面表面的一段交替排列的P-N薄 層，即第一段交替排列的P-N薄層中的薄層中N薄層中N型雜質(zhì)的濃度小于與它比鄰的， 位置比它更靠近器件正面表面的第二段的交替排列的P-N薄層中的N薄層中N型雜質(zhì)的濃 度，如第一段交替排列的P-N薄層中的薄層中N薄層中N型雜質(zhì)的濃度為3. 97E15原子數(shù) /立方厘米（1. 2歐姆.厘米），第二段交替排列的P-N薄層中的薄層中N薄層中N型雜質(zhì) 的濃度為4. 83E15原子數(shù)/立方厘米（1歐姆.厘米），相應(yīng)的P薄層中P型雜質(zhì)的濃度與 同段中N薄層中N型雜質(zhì)的濃度相等，這樣進(jìn)一步減小第一段交替排列的P-N薄層中P薄 層厚度（刻蝕溝槽深度）的影響，進(jìn)一步提高器件反向擊穿電壓的均勻性。
[0076] 對(duì)實(shí)施例一的進(jìn)一步的改進(jìn)是，第一段交替排列的P-N薄層中P薄層的雜質(zhì)濃度 為4. 35E15原子數(shù)/立方厘米，第一段交替排列的P-N薄層中N薄層的雜質(zhì)濃度為4. 83E15 原子數(shù)/立方厘米，使得第一段（最靠近器件背面表面的一段）交替排列的P-N薄層的P 薄層中P型雜質(zhì)總量小于N薄層中N型雜質(zhì)總量；第二段交替排列的P-N薄層中P薄層的 雜質(zhì)濃度為5. 31E15原子數(shù)/立方厘米，第二段交替排列的P-N薄層中N薄層的雜質(zhì)濃度 為4. 83E15原子數(shù)/立方厘米，使得第二段（更靠近器件正面表面的一段）交替排列的P-N 薄層的P薄層中P型雜質(zhì)大于N薄層中N型雜質(zhì)總量。這樣進(jìn)一步提高器件耐電壓和電流 過(guò)沖的能力，改善器件的可靠性。
[0077] 實(shí)施例二
[0078] 圖4是本發(fā)明第二個(gè)實(shí)施例的電荷流動(dòng)區(qū)器件結(jié)構(gòu)示意圖，如圖4的交替排列的 P-N薄層與實(shí)施例一不同的是，第一段交替排列的P-N薄層中的P薄層的寬度大于第二段 交替排列的P-N薄層中的P薄層的寬度：第一段交替排列的P-N薄層中的P薄層33的寬度 為6微米，P型雜質(zhì)濃度為3. 22E15原子數(shù)/立方厘米，N薄層43的寬度為4微米，N型雜 質(zhì)濃度為4. 83 E15原子數(shù)/立方厘米；第二段的交替排列的P-N薄層中的P薄層34的寬 度5微米，P型雜質(zhì)濃度為4. 83E15原子數(shù)/立方厘米；N薄層44的寬度為5微米，N型雜 質(zhì)濃度為4. 83E15原子數(shù)/立方厘米。由于第一段交替排列的P-N薄層中的P薄層的寬度 大于第二段交替排列的P-N薄層中的P薄層的寬度，這樣使得即使在第二段交替排列的P-N 薄層中的P薄層的制造中，溝槽的寬度有一定的變化，對(duì)第一段交替排列的P-N薄層中的P 薄層的位置有一定的偏差，只要變化量之和不超過(guò)0. 5微米，第二段交替排列的P-N薄層中 的P薄層一定能落在第一段交替排列的P-N薄層中的P薄層之上，進(jìn)一步提高了工藝的穩(wěn) 定性，改善了器件性能的均一性。
[0079] 對(duì)實(shí)施例一的所述改進(jìn)，在實(shí)施例二中同樣可以實(shí)施，只要保證第一和第二段交 替排列的P-N薄層的N型雜質(zhì)總量和P型雜質(zhì)總量可以滿足電荷平衡的要求，各雜質(zhì)濃度 的設(shè)計(jì)可以根據(jù)器件性能和可靠性的要求進(jìn)行優(yōu)化。
[0080] 實(shí)施例三
[0081] 圖5是本發(fā)明第三個(gè)實(shí)施例的電荷流動(dòng)區(qū)器件結(jié)構(gòu)示意圖，如圖5的交替排列的 P-N薄層與實(shí)施例一不同的是，第一段交替排列的P-N薄層中的P薄層的寬度小于第二段 交替排列的P-N薄層中的P薄層的寬度：第一段交替排列的P-N薄層（最靠近器件背面表 面的一段交替排列的P-N薄層）中的P薄層33的寬度為4. 5微米，P薄層33雜質(zhì)濃度為 4. 83E15原子數(shù)/立方厘米，N薄層43的寬度為5. 5微米，N薄層43雜質(zhì)濃度為5. 07E15 原子數(shù)/立方厘米；第二段交替排列的P-N薄層（與第一段比鄰，靠近器件正面表面的一段 交替排列的P-N薄層）中的P薄層34的寬度為5微米，P薄層34雜質(zhì)濃度為4. 83E15原 子數(shù)/立方厘米，N薄層44的寬度為5微米，N薄層44雜質(zhì)濃度為4. 83E15原子數(shù)/立方 厘米，即第一段交替排列的P-N薄層的P薄層寬度小于與它比鄰的，位置比它更靠近器件正 面表面的第二段的交替排列的P-N薄層中的P薄層的寬度，第一段交替排列的P-N薄層的 N薄層中N型雜質(zhì)的濃度大于與它比鄰的，位置比它更靠近器件正面表面的第二段的交替 排列的P-N薄層中的N薄層中N型雜質(zhì)的濃度。這樣保證第一段（最靠近器件背面表面的 一段）交替排列的P-N薄層的N薄層中N型雜質(zhì)總量大于同一段中P薄層中P型雜質(zhì)的總 和，增加了靠近器件背面的不被耗盡的N型雜質(zhì)區(qū)域，或者使靠近器件背面的P-N薄層中的 部分N雜質(zhì)會(huì)與第二段交替排列的P-N薄層中型雜質(zhì)互相耗盡，從而進(jìn)一步提高器件耐電 壓和電流過(guò)沖的能力，改善器件的可靠性。
[0082] 對(duì)實(shí)施例一的所述改進(jìn)，在實(shí)施例三中同樣可以實(shí)施，只要保證第一和第二段交 替排列的P-N薄層的N型雜質(zhì)總量和P型雜質(zhì)總量可以滿足電荷平衡的要求，各雜質(zhì)濃度 的設(shè)計(jì)可以根據(jù)器件性能和可靠性的要求進(jìn)行優(yōu)化。
[0083] 實(shí)施例四
[0084] 圖6是本發(fā)明第四個(gè)實(shí)施例的電荷流動(dòng)區(qū)器件結(jié)構(gòu)示意圖，如圖6的交替排列的 P-N薄層與實(shí)施例一不同的是，最靠近器件背面表面的一段交替排列的P-N薄層35中一個(gè) 步長(zhǎng)中P-N薄層排列方式，不同于與它比鄰的，位置比它更靠近器件正面表面的另一段的 交替排列的P-N薄層36 -個(gè)步長(zhǎng)中P-N薄層排列方式。如圖6,第一段P-N薄層35中，一 個(gè)步長(zhǎng)中包含P薄層a-N薄層b-P薄層c-N薄層d，其中a = c=1.5微米，b = 2微米，d =5微米，P薄層的P型雜質(zhì)濃度為1. 01E16原子數(shù)/立方厘米，N薄層的N型雜質(zhì)濃度為 4. 83E15原子數(shù)/立方厘米，P型雜質(zhì)的總量小于N型雜質(zhì)的總量，位于其上的第二段P-N 薄層36中，一個(gè)步長(zhǎng)中包含P薄層e-N薄層f，其中e = 5微米，f = 5微米。P薄層的P型 雜質(zhì)濃度為5. 31E15?4. 83E15原子數(shù)/立方厘米，N薄層的N型雜質(zhì)濃度為4. 83E15原 子數(shù)/立方厘米，P型雜質(zhì)的總量大于或等于N型雜質(zhì)的總量。
[0085] 經(jīng)過(guò)上面的改進(jìn)，使得在靠近硅片背面的第一段交替排列的P-N薄層35中，出現(xiàn) 局部的高電場(chǎng)，從而使得器件反向擊穿發(fā)生點(diǎn)易于出現(xiàn)在第一段交替排列的P-N薄層中， 擊穿發(fā)生時(shí)形成的電子空穴對(duì)中，電子很快被抽取到硅片背面，空穴抽取到正表面的過(guò)程 中，被第二段交替排列P-N薄層36中的帶負(fù)電的空間電荷中和，使第二段交替排列P-N薄 層中的最大電場(chǎng)減小，從而提高了器件的耐電壓過(guò)沖和耐電流過(guò)沖的能力。
[0086] 對(duì)實(shí)施例一到實(shí)施例四任一實(shí)施例的進(jìn)一步的改進(jìn)是，參考圖2的結(jié)構(gòu)，在終端 區(qū)只有第二交替排列P-N薄層，沒(méi)有第一段交替排列P-N薄層，這樣更使得器件反向擊穿發(fā) 生點(diǎn)易于出現(xiàn)在電流流動(dòng)區(qū)的第一段交替排列的P-N薄層中，從而提高了器件的耐電壓過(guò) 沖和耐電流過(guò)沖的能力。
[0087] 對(duì)上述實(shí)施例一到實(shí)施例四的所有實(shí)施例，及其改進(jìn)中，采用可以采用如下的工 藝步驟形成交替排列P-N薄層：
[0088] 步驟一、在高濃度的N型基板01上進(jìn)行N型第一外延層成長(zhǎng)；
[0089] 步驟二、通過(guò)光刻刻蝕，在所述第一外延層上形成一定高寬比的第一溝槽；光刻之 前可以在所述第一外延層表面成長(zhǎng)介質(zhì)膜，這樣刻蝕后可以保留一些介質(zhì)膜作為之后化學(xué) 機(jī)械研磨的阻擋層。外延層表面也可以不成長(zhǎng)介質(zhì)膜，可以直接用光刻膠作為溝槽刻蝕的 保護(hù)層。
[0090] 步驟三、在所述溝槽中填入的P型第一硅，P型第一硅可以是P型外延層；可以采 用低壓化學(xué)汽相淀積或低壓外延工藝形成所述P型第一硅。
[0091] 步驟四、利用化學(xué)機(jī)械研磨得到第一段交替排列的P-N薄層。如果有介質(zhì)膜作為 化學(xué)機(jī)械研磨的阻擋層，研磨之后需要把介質(zhì)膜去除。
[0092] 步驟五、包括如下分步驟：
[0093] 1、在所述第一段交替排列的P-N薄層上進(jìn)行N型的第二外延層成長(zhǎng)；
[0094] 2、采用光刻刻蝕工藝形成第二溝槽，所述第二溝槽的底部要接觸或穿通所述第一 段交替排列的P-N薄層的P薄層的頂部；需要保證硅片內(nèi)所有的位置上第二溝槽的底部要 接觸或穿通所述第一段交替排列的P-N薄層的P薄層的頂部，因此第二溝槽刻蝕的工藝可 以適當(dāng)增加刻蝕量。
[0095] 3、在所述第二溝槽中填入P型半導(dǎo)體的第二硅；P型半導(dǎo)體的第二硅可以是P型 外延層?？梢圆捎玫蛪夯瘜W(xué)氣相淀積或低壓外延工藝形成所述P型第二硅。
[0096] 4、采用化學(xué)機(jī)械研磨工藝得到疊加在第一段交替排列的P-N薄層之上的第二段 交替排列的P-N薄層。
[0097] 這樣就獲得了兩段的交替排列的P-N薄層。
[0098] 由于相比于現(xiàn)有技術(shù)，采用兩段交替排列的P-N薄層結(jié)構(gòu)，減小了工藝的難度，并 提高了溝槽深度的均一性，因此改善了整個(gè)交替排列的P-N薄層中P薄層厚度的均一性，從 而改善了器件的反向擊穿電壓的均一性。
[0099] 對(duì)上述工藝步驟的進(jìn)一步的改進(jìn)是，在完成上述工藝步驟之后，重復(fù)實(shí)施步驟五 的各分步驟1、2、3和4,直到所述P-N薄層的厚度達(dá)到器件反向擊穿電壓的要求，這樣進(jìn)一 步減少每一段交替排列的P-N薄層的厚度，減小了工藝的難度。
[0100] 實(shí)施例五
[0101] 圖7是本發(fā)明第五個(gè)實(shí)施例的電荷流動(dòng)區(qū)器件結(jié)構(gòu)示意圖，如圖7的交替排列的 P-N薄層的與實(shí)施例一不同的是，最靠近器件背面表面的一段交替排列的P-N薄層中P-N薄 層是利用外延工藝，光刻和離子注入形成的。
[0102] 實(shí)施例五的制作工藝中，包括以下工藝步驟：
[0103] 步驟一、在高濃度的N型半導(dǎo)體基板01上進(jìn)行一種較低電阻率（如1-5歐姆.厘 米）的零次N型外延層成長(zhǎng)，之后成長(zhǎng)一個(gè)高電阻率的第一外延層，所述第一外延層38可 以是N型，電阻率可以大于所述零次N型外延層電阻率的50倍；
[0104] 較低電阻率（如1-5歐姆.厘米）的零次N型外延層的厚度為2-10微米。
[0105] 步驟二、通過(guò)光刻和N型半導(dǎo)體離子注入，如磷離子注入，在所述第一外延層上形 成N型薄層區(qū)。
[0106] 步驟三、通過(guò)光刻和P型半導(dǎo)體離子注入，如硼注入，在所述第一外延層上形成P 型薄層區(qū)。
[0107] 上面步驟二和步驟三注入的離子，在此后的高溫工藝中被激活和擴(kuò)散，形成由P 型薄層37和N型薄層38組成的第一段交替排列的P-N薄層。第一段交替排列的P-N薄層 中N薄層的電阻率大約在1-5歐姆.厘米，P-N薄層的厚度大約6-8微米。
[0108] 步驟四、包括如下分步驟：
[0109] 1、在上述步驟一到三形成的所述第一段交替排列的P-N薄層上進(jìn)行N型半導(dǎo)體 的第二外延層成長(zhǎng)，所述N型半導(dǎo)體第二外延層的厚度為32?34微米，電阻率1?5歐 姆.厘米。
[0110] 2、采用光刻刻蝕工藝形成第一溝槽，所述第一溝槽的底部要接觸或穿通步驟一到 三形成的所述第一段交替排列的P-N薄層上P型薄層頂部；所述第一溝槽的深度大于N型 半導(dǎo)體第二外延層的厚度，例如35-36微米，保證硅片中所有位置所述第一溝槽的底部接 觸或穿通步驟一到三形成的所述第一段交替排列的P-N薄層上P型薄層頂部。
[0111] 3、在所述第一溝槽中填入P型半導(dǎo)體的硅39,如P型外延硅?？梢圆捎玫蛪夯瘜W(xué) 汽相淀積或低壓外延工藝形成所述P型半導(dǎo)體的硅。
[0112] 4、采用化學(xué)機(jī)械研磨得到疊加在所述第一段交替排列的P-N薄層之上的第二段 交替排列的P-N薄層。
[0113] 第二段交替排列的P-N薄層由P型薄層39和N型薄層40組成。
[0114] 采用上述的工藝方法，將現(xiàn)有技術(shù)中一次工藝完成的交替排列的P-N薄層，分成 兩段完成，第一段通過(guò)外延淀積、光刻和離子注入進(jìn)行，第二段通過(guò)溝槽刻蝕和溝槽外延成 長(zhǎng)，減少了工藝難度，提高了器件的均一性。
[0115] 對(duì)上述工藝方法的進(jìn)一步改進(jìn)是，在完成上述工藝步驟之后，重復(fù)實(shí)施步驟四的 各分步驟1、2、3和4,直到所述P-N薄層的厚度達(dá)到器件反向擊穿電壓的要求，這樣進(jìn)一步 減少每一段交替排列的P-N薄層的厚度，減小了工藝的難度。
[0116] 在上述實(shí)施例一到實(shí)施例五的任一實(shí)施例的器件制作工藝中，還還包括如下步 驟，
[0117] 步驟1、通過(guò)光刻和注入，在所述P-N薄層的表面形成第二種類(lèi)型半導(dǎo)體的阱；
[0118] 步驟2、通過(guò)熱氧化在所述P-N薄層的表面形成柵氧，然后再淀積第一種類(lèi)型半導(dǎo) 體的多晶硅或無(wú)定型硅，并通過(guò)光刻刻蝕形成柵區(qū)。
[0119] 步驟3、通過(guò)光刻和離子注入，進(jìn)行第一種類(lèi)型半導(dǎo)體的源區(qū)離子注入，形成源 區(qū)；
[0120] 步驟4、在硅片正面表面進(jìn)行層間膜成長(zhǎng)；
[0121] 步驟5、進(jìn)行接觸孔光刻刻蝕；
[0122] 步驟6、利用高能量第二種類(lèi)型半導(dǎo)體的雜質(zhì)離子注入，實(shí)現(xiàn)接觸孔中金屬與第二 種類(lèi)型半導(dǎo)體阱的歐姆接通；
[0123] 步驟7、在硅片正面表面金屬成長(zhǎng)-光刻-刻蝕形成源極，多晶硅柵的走線；
[0124] 步驟8、硅片背面減薄-背面金屬化，形成漏極。
[0125] 以上所有實(shí)施例中，如果把N型換成P型，P型換成N型（即第一種類(lèi)型的半導(dǎo)體 是P型半導(dǎo)體，第二種類(lèi)型的半導(dǎo)體是N型半導(dǎo)體），就得到相應(yīng)的PM0SFET器件的制作方 法。
[0126] 以上通過(guò)具體實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，但這些并非構(gòu)成對(duì)本發(fā)明的限 制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng) 視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1. 一種超級(jí)結(jié)半導(dǎo)體器件，其特征在于：器件的交替排列的P-N薄層在垂直于器件表 面的方向上由至少兩段交替排列的P-N薄層構(gòu)成；不同段的相鄰的交替排列的P-N薄層之 間，一段的交替排列的P-N薄層中的P薄層的寬度，可以和與它比鄰的另一段的交替排列的 P-N薄層中的P薄層的寬度相等，也可以不相等；一段的交替排列的P-N薄層中的N薄層的 寬度，可以和與它比鄰的另一段的交替排列的P-N薄層中的N薄層的寬度相等，也可以不相 等；一段的交替排列的P-N薄層中一個(gè)步長(zhǎng)中P-N薄層的排列方式可以和與它比鄰的另一 段的交替排列的P-N薄層中一個(gè)步長(zhǎng)中P-N薄層的排列方式相同，也可以不相同；一段的交 替排列的P-N薄層中的P薄層中P型雜質(zhì)的濃度，可以和與它比鄰的另一段的交替排列的 P-N薄層中的P薄層中P型雜質(zhì)的濃度相等，也可以不相等；一段的交替排列的P-N薄層中 的N薄層中N型雜質(zhì)的濃度，可以和與它比鄰的另一段的交替排列的P-N薄層中的N薄層 中N型雜質(zhì)的濃度相等，也可以不相等。
2. 如權(quán)利要求1所述的超級(jí)結(jié)半導(dǎo)體器件，其特征在于，一段的交替排列的P-N薄層中 的P薄層的寬度，大于與它比鄰的，位置比它更靠近器件正面表面的另一段的交替排列的 P-N薄層中的P薄層的寬度。
3. 如權(quán)利要求1所述的超級(jí)結(jié)半導(dǎo)體器件，其特征在于，最靠近器件背面表面的一段 交替排列的P-N薄層的薄層厚度小于等于20微米。
4. 如權(quán)利要求1所述的超級(jí)結(jié)半導(dǎo)體器件，其特征在于，最靠近器件背面表面的一段 交替排列的P-N薄層的N薄層中N型雜質(zhì)的濃度小于與它比鄰的，位置比它更靠近器件正 面表面的另一段的交替排列的P-N薄層中的N薄層中N型雜質(zhì)的濃度。
5. 如權(quán)利要求1所述的超級(jí)結(jié)半導(dǎo)體器件，其特征在于，最靠近器件背面表面的一段 交替排列的P-N薄層的P薄層中P型雜質(zhì)總量小于N薄層中N型雜質(zhì)總量；與它比鄰的，位 置比它更靠近器件正面表面的另一段的交替排列的P-N薄層中P薄層中P型雜質(zhì)總量大于 N薄層中N型雜質(zhì)總量。
6. 如權(quán)利要求1所述的超級(jí)結(jié)半導(dǎo)體器件，其特征在于，最靠近器件背面表面的一段 交替排列的P-N薄層中的P薄層的寬度，小于與它比鄰的，位置比它更靠近器件正面表面的 另一段的交替排列的P-N薄層中的P薄層的寬度。
7. 如權(quán)利要求1所述的超級(jí)結(jié)半導(dǎo)體器件，其特征在于，最靠近器件背面表面的一段 交替排列的P-N薄層中一個(gè)步長(zhǎng)中P-N薄層排列方式，不同于與它比鄰的，位置比它更靠近 器件正面表面的另一段的交替排列的P-N薄層一個(gè)步長(zhǎng)中P-N薄層排列方式。
8. -種超級(jí)結(jié)半導(dǎo)體器件的制作方法，其特征在于，包括以下工藝步驟： 步驟一、在高濃度的第一種類(lèi)型半導(dǎo)體基板上進(jìn)行第一種類(lèi)型半導(dǎo)體的第一外延層成 長(zhǎng)； 步驟二、通過(guò)光刻刻蝕，在所述第一外延層上形成一定高寬比的第一溝槽； 步驟三、在所述第一溝槽中填入第二種類(lèi)型半導(dǎo)體的第一硅； 步驟四、利用化學(xué)機(jī)械研磨得到第一段交替排列的P-N薄層。 步驟五、包括如下分步驟： 1、 在所述第一段交替排列的P-N薄層上進(jìn)行第一種類(lèi)型半導(dǎo)體的第二外延層成長(zhǎng)； 2、 采用光刻刻蝕工藝形成第二溝槽，所述第二溝槽的底部要接觸或穿通所述第一溝槽 的頂部； 3、 在所述第二溝槽中填入第二種類(lèi)型半導(dǎo)體的第二硅； 4、 利用化學(xué)機(jī)械研磨得到疊加在所述第一段交替排列的P-N薄層之上的第二段交替 排列的P-N薄層 然后重復(fù)實(shí)施步驟五的各分步驟1、2、3和4,直到P-N薄層的厚度達(dá)到器件反向擊穿電 壓的要求。
9. 一種超級(jí)結(jié)半導(dǎo)體器件的制作方法，其特征在于，包括以下工藝步驟： 步驟一、在高濃度的第一種類(lèi)型半導(dǎo)體基板上進(jìn)行一種高電阻率的第一外延層成長(zhǎng)； 步驟二、通過(guò)光刻和第一種類(lèi)型半導(dǎo)體離子注入，在所述外延層上形成第一種類(lèi)型半 導(dǎo)體薄層。 步驟三、通過(guò)光刻和第二種種類(lèi)型半導(dǎo)體離子注入，在所述外延層上形成第二種類(lèi)型 半導(dǎo)體薄層。第一種類(lèi)型半導(dǎo)體薄層和第二種類(lèi)型半導(dǎo)體薄層在芯片電流流動(dòng)區(qū)交替排 列，組成第一段交替排列的P-N薄層。 步驟四、包括如下分步驟： 1、 在上述步驟一到三形成的所述第一段交替排列的P-N薄層上進(jìn)行第一種類(lèi)型半導(dǎo) 體的第二外延層成長(zhǎng)； 2、 采用光刻刻蝕工藝在所述第二外延層形成第一溝槽，所述第一溝槽的底部要接觸或 穿通步驟一到三形成的所述第一段交替排列的P-N薄層上P型薄層頂部； 3、 在所述第一溝槽中填入第二種類(lèi)型半導(dǎo)體的硅； 4、 采用化學(xué)機(jī)械研磨得到疊加在第一段交替排列的P-N薄層之上的第二段交替排列 的P-N薄層。 然后重復(fù)實(shí)施步驟四的各分步驟1、2、3和4,直到P-N薄層的厚度達(dá)到器件反向擊穿電 壓的要求。
10. 如權(quán)利要求8和9中任一所述的制作方法，其特征在于：還包括如下步驟， 步驟1、通過(guò)光刻和注入，在所述P-N薄層的表面形成第二種類(lèi)型半導(dǎo)體的阱； 步驟2、通過(guò)熱氧化在所述P-N薄層的表面形成柵氧，然后再淀積第一種類(lèi)型半導(dǎo)體的 多晶硅或無(wú)定型硅，并通過(guò)光刻刻蝕形成柵區(qū)。 步驟3、通過(guò)光刻和離子注入，進(jìn)行第一種類(lèi)型半導(dǎo)體的源區(qū)離子注入，形成源區(qū)； 步驟4、在硅片正面表面進(jìn)行層間膜成長(zhǎng)； 步驟5、進(jìn)行接觸孔光刻刻蝕； 步驟6、進(jìn)行高能量第二種類(lèi)型半導(dǎo)體的雜質(zhì)離子注入，實(shí)現(xiàn)接觸孔中金屬與第二種類(lèi) 型半導(dǎo)體阱的歐姆接通； 步驟7、在硅片正面表面金屬成長(zhǎng)-光刻-刻蝕形成源極，多晶硅柵的走線； 步驟8、硅片背面減薄-背面金屬化，形成漏極。
【文檔編號(hào)】H01L29/78GK104124276SQ201410392143
【公開(kāi)日】2014年10月29日 申請(qǐng)日期:2014年8月11日 優(yōu)先權(quán)日:2014年8月11日
【發(fā)明者】肖勝安 申請(qǐng)人:肖勝安