半導(dǎo)體器件、電子電路以及用于切換高電壓的方法
【專利摘要】公開了一種半導(dǎo)體器件、電子電路和方法。半導(dǎo)體器件包括半導(dǎo)體主體；至少一個(gè)晶體管單元，包括源極區(qū)、漂移區(qū)、將源極區(qū)與漂移區(qū)分開的主體區(qū)、以及在半導(dǎo)體主體中的漏極區(qū)、以及由柵極電介質(zhì)與主體區(qū)介電絕緣的柵極電極；源極節(jié)點(diǎn)，連接至源極區(qū)和主體區(qū)；接觸節(jié)點(diǎn)，與主體區(qū)和漏極區(qū)間隔開，以及電連接至漏極區(qū)；以及整流器元件，在接觸節(jié)點(diǎn)和源極節(jié)點(diǎn)之間形成。
【專利說(shuō)明】半導(dǎo)體器件、電子電路以及用于切換高電壓的方法

【技術(shù)領(lǐng)域】
[0001]本文描述的實(shí)施例涉及半導(dǎo)體器件以及電子電路。此外，本文描述的實(shí)施例涉及用于切換高電壓的方法。

【背景技術(shù)】
[0002]開關(guān)模式電源廣泛用于提供電子負(fù)載給諸如計(jì)算機(jī)、電視機(jī)或具有合適的電壓電平輸出的任何其它器具之類的設(shè)備，該電壓電平輸出是市電電壓，其典型地在90V至240Vrms的范圍中。在許多情形下，變壓器將負(fù)載與市電電學(xué)去耦合，并且在次級(jí)側(cè)提供適當(dāng)?shù)碾妷弘娖?，如果針?duì)在大多數(shù)交流市電的50Hz至60Hz的范圍中的頻率范圍之上的更高頻設(shè)計(jì)，則其消耗更少的空間、并且更為經(jīng)濟(jì)。電子開關(guān)(例如高電壓MOSFET或IGBT)通常用于為變壓器的初級(jí)側(cè)提供適當(dāng)?shù)母哳l電壓和電流波形，從其可以通過(guò)整流市電電壓來(lái)生成直流電流(DC)鏈路。注意，在此使用這類電子開關(guān)并不限于上述應(yīng)用。
[0003]在連接至變壓器的初級(jí)側(cè)的電子開關(guān)中，當(dāng)使用高電壓、高頻率和高電流信號(hào)驅(qū)動(dòng)變壓器的初級(jí)側(cè)時(shí)，產(chǎn)生歐姆損耗和切換損耗這兩者。當(dāng)導(dǎo)通電子開關(guān)以及特別是斷開電子開關(guān)時(shí)，存在這些損耗。為了減少切換損耗并且同時(shí)增加總體效率，已經(jīng)建立用于驅(qū)動(dòng)變壓器的多種配置和方法。這些方法包括諧振回路的操作，其中電子開關(guān)主要在電壓的過(guò)零點(diǎn)處或其附近被導(dǎo)通和/或斷開。由此，可以減少切換損耗。這類方法通常被稱為電子開關(guān)的軟切換。在常規(guī)操作中，在軟切換期間向負(fù)載端子施加的最大電壓是在DC鏈路的電壓。然而，可能出現(xiàn)如下情形，其中未實(shí)現(xiàn)軟切換條件，例如在SMPS的上電期間，負(fù)載出現(xiàn)跳變等。在這類情形中，電子開關(guān)無(wú)法必然在零電壓或零電流附近斷開，而是在電子開關(guān)的端子處的顯著電流和/或電壓附近斷開。在這些情形中，可能出現(xiàn)顯著的電壓過(guò)沖，其超過(guò)DC鏈路電壓。
[0004]因此，常規(guī)使用的電子開關(guān)提供了超過(guò)DC鏈路的電壓的阻斷能力。然而，在高電壓電子開關(guān)的負(fù)載端子之間存儲(chǔ)的電荷隨著設(shè)備的阻斷要求的增加而增加。這可以不利地影響高電壓電子開關(guān)的切換損耗和SMPS的控制穩(wěn)定性。
[0005]具有給定芯片面積的高電壓電子開關(guān)的通態(tài)損耗隨著阻斷要求的增加而增加。另一方面，根據(jù)一階近似，維持負(fù)載端子兩端的電壓的漂移區(qū)的寬度將隨著阻斷能力線性地增加。此外，可以提供漂移區(qū)的凈摻雜的減少，以便改進(jìn)阻斷能力。因此，高電壓電子開關(guān)的通態(tài)損耗可以隨著阻斷能力的增加而顯著增加，例如，高電壓電子開關(guān)的通態(tài)損耗可以隨著阻斷能力的增加而不成比例地高的增加。
[0006]鑒于上述內(nèi)容,需要改進(jìn)。


【發(fā)明內(nèi)容】

[0007]—個(gè)實(shí)施例涉及一種半導(dǎo)體器件。半導(dǎo)體器件包括半導(dǎo)體主體；至少一個(gè)晶體管單元，具有源極區(qū)、漂移區(qū)、將源極區(qū)與漂移區(qū)分離的主體區(qū)、以及在半導(dǎo)體主體中的漏極區(qū)；以及柵極電極，由柵極電介質(zhì)將柵極電極與主體區(qū)介電絕緣。半導(dǎo)體器件還包括連接至源極區(qū)和主體區(qū)的源極節(jié)點(diǎn)、與主體區(qū)和漏極區(qū)隔離開并且電連接至漏極區(qū)的接觸節(jié)點(diǎn)、以及在接觸節(jié)點(diǎn)和源極節(jié)點(diǎn)之間形成的整流器元件。
[0008]一個(gè)實(shí)施例涉及電子電路。電子電路包括第一半導(dǎo)體器件，第一半導(dǎo)體器件具有在源極節(jié)點(diǎn)和漏極節(jié)點(diǎn)之間的負(fù)載路徑、控制節(jié)點(diǎn)和在接觸節(jié)點(diǎn)和源極節(jié)點(diǎn)之間形成的內(nèi)部整流器元件，其中接觸節(jié)點(diǎn)與第一半導(dǎo)體器件的半導(dǎo)體主體中的主體區(qū)和漏極區(qū)隔離開。電子電路還包括第二半導(dǎo)體器件，第二半導(dǎo)體器件包括漏極節(jié)點(diǎn)和源極節(jié)點(diǎn)之間的負(fù)載路徑、以及控制節(jié)點(diǎn)，其中第一半導(dǎo)體器件和第二半導(dǎo)體器件的負(fù)載路徑串聯(lián)，并且其中第二半導(dǎo)體器件的控制節(jié)點(diǎn)耦合至第一半導(dǎo)體器件的源極節(jié)點(diǎn)。
[0009]一個(gè)實(shí)施例涉及電子電路。電子電路包括第一場(chǎng)效應(yīng)晶體管，第一場(chǎng)效應(yīng)晶體管具有源極節(jié)點(diǎn)、漏極節(jié)點(diǎn)和柵極節(jié)點(diǎn)。第一場(chǎng)效應(yīng)晶體管是常關(guān)斷(normally-off)晶體管。電子電路還包括與第一場(chǎng)效應(yīng)晶體管串聯(lián)的第二場(chǎng)效應(yīng)晶體管，第二場(chǎng)效應(yīng)晶體管具有源極節(jié)點(diǎn)、漏極節(jié)點(diǎn)和柵極節(jié)點(diǎn)，其中第二場(chǎng)效應(yīng)晶體管是常導(dǎo)通(normally-on)晶體管。控制單元連接至第一場(chǎng)效應(yīng)晶體管的漏極節(jié)點(diǎn)，并且連接至第二場(chǎng)效應(yīng)晶體管的柵極節(jié)點(diǎn)，并且可操作為如果在第一場(chǎng)效應(yīng)晶體管的漏極節(jié)點(diǎn)和源極節(jié)點(diǎn)之間的電壓的電壓電平超過(guò)高電壓電平則阻斷第二場(chǎng)效應(yīng)晶體管。
[0010]一個(gè)實(shí)施例涉及半導(dǎo)體器件，半導(dǎo)體器件包括單元區(qū)域、邊緣表面、以及布置在邊緣表面和單元區(qū)域之間的邊緣端接區(qū)。半導(dǎo)體器件還包括具有源極節(jié)點(diǎn)、漏極節(jié)點(diǎn)和柵極節(jié)點(diǎn)的第一場(chǎng)效應(yīng)晶體管、以及在第一場(chǎng)效應(yīng)晶體管的漏極節(jié)點(diǎn)和源極節(jié)點(diǎn)之間串聯(lián)連接的電阻器和齊納二極管。齊納二極管和電阻器被單片集成在半導(dǎo)體器件的邊緣端接區(qū)中。半導(dǎo)體器件還包括第二場(chǎng)效應(yīng)晶體管，第二場(chǎng)效應(yīng)晶體管具有源極節(jié)點(diǎn)、漏極節(jié)點(diǎn)和柵極節(jié)點(diǎn)。第二場(chǎng)效應(yīng)晶體管的源極節(jié)點(diǎn)連接至第一場(chǎng)效應(yīng)晶體管的漏極節(jié)點(diǎn)，以及齊納二極管和電阻器共同的電路節(jié)點(diǎn)耦合至第二場(chǎng)效應(yīng)晶體管的柵極節(jié)點(diǎn)。
[0011]一個(gè)實(shí)施例涉及方法。該方法包括提供具有第一晶體管和第二晶體管的串聯(lián)電路，第一晶體管包括源極節(jié)點(diǎn)、漏極節(jié)點(diǎn)和柵極節(jié)點(diǎn)，第二晶體管包括源極節(jié)點(diǎn)、漏極節(jié)點(diǎn)和柵極節(jié)點(diǎn)，其中第二晶體管的源極節(jié)點(diǎn)耦合至第一晶體管的漏極節(jié)點(diǎn)。該方法還包括在第二晶體管的漏極節(jié)點(diǎn)和第一晶體管的源極節(jié)點(diǎn)之間施加電壓，以正常模式操作串聯(lián)電路，其中第一晶體管基于在柵極節(jié)點(diǎn)接收的信號(hào)來(lái)導(dǎo)通和關(guān)斷，以及如果第一晶體管的漏極節(jié)點(diǎn)處的電壓低于預(yù)定電壓電平則第二晶體管導(dǎo)通，而如果第一晶體管的漏極節(jié)點(diǎn)處的電壓高于預(yù)定電壓電平則第二晶體管關(guān)斷。
[0012]本領(lǐng)域技術(shù)人員在閱讀下面的具體描述以及在瀏覽所附附圖之后將認(rèn)識(shí)到附加的特征和優(yōu)勢(shì)。

【專利附圖】

【附圖說(shuō)明】
[0013]附圖中的部件并不必然按比例繪制，而是附圖示出了本發(fā)明的實(shí)施例的原理。此夕卜，在附圖中，相似的數(shù)字指示對(duì)應(yīng)部件。
[0014]圖1示出了根據(jù)一個(gè)實(shí)施例的連接至控制單元的串疊式(cascode)電路，其包括實(shí)現(xiàn)為場(chǎng)效應(yīng)晶體管的第一半導(dǎo)體器件和實(shí)現(xiàn)為場(chǎng)效應(yīng)晶體管的第二半導(dǎo)體器件。
[0015]圖2示出了根據(jù)一個(gè)實(shí)施例的第一半導(dǎo)體器件的截面圖。
[0016]圖3示意地示出了第一半導(dǎo)體器件的處于關(guān)斷狀態(tài)的電勢(shì)分布。
[0017]圖4示意地示出了第一半導(dǎo)體器件的處于關(guān)斷狀態(tài)的電壓電勢(shì)的另一分布。
[0018]圖5顯示了時(shí)序圖，其示出了在斷開串疊式電路之后第一半導(dǎo)體器件和串疊式電路兩端的電壓。
[0019]圖6示出了根據(jù)一個(gè)實(shí)施例的串疊式電路。
[0020]圖7示出了根據(jù)另一實(shí)施例的具有第一半導(dǎo)體器件和第二半導(dǎo)體器件的串疊式電路。
[0021]圖8顯示了時(shí)序圖，其示出了圖7中所示的串疊式電路的操作的一種方式。
[0022]圖9示意地示出了根據(jù)一個(gè)實(shí)施例的第一半導(dǎo)體器件的分區(qū)的豎直截面圖。
[0023]圖10示意地示出了圖9中所示的半導(dǎo)體器件的俯視圖。
[0024]圖1lA-圖1lB示出了圖9中所示的半導(dǎo)體器件的內(nèi)區(qū)的修改。
[0025]圖12示出了圖9中所示的半導(dǎo)體器件的外區(qū)的修改。
[0026]圖13示出了根據(jù)一個(gè)實(shí)施例的外區(qū)的一個(gè)分區(qū)的俯視圖。
[0027]圖14顯示了根據(jù)另一實(shí)施例的外區(qū)的一個(gè)分區(qū)的俯視圖。
[0028]圖15顯示了根據(jù)另一實(shí)施例的第一半導(dǎo)體器件的豎直截面圖。
[0029]圖16顯示了根據(jù)又一實(shí)施例的第一半導(dǎo)體器件的豎直截面圖。
[0030]圖17示出了根據(jù)另一實(shí)施例的串疊式電路。

【具體實(shí)施方式】
[0031]在下面的具體描述中，參考所附附圖，該附圖構(gòu)成本文的一部分，并且其中通過(guò)示出具體實(shí)施例的方式顯示，其中本發(fā)明可以在具體實(shí)施例中實(shí)施。就此而言，定向術(shù)語(yǔ)，諸如“頂部”、“底部”、“前側(cè)”、“背側(cè)”、“前沿”、“尾沿”、側(cè)向、豎直等用于參考所描述的附圖的定向。由于實(shí)施例的部件可以放置為多種不同的定向，因此定向術(shù)語(yǔ)用于示出而非限制?？梢岳斫猓梢岳闷渌鼘?shí)施例，并且可以做出結(jié)構(gòu)和邏輯改變而不偏離本發(fā)明的范圍。下面的具體描述因此不被認(rèn)為是限制，并且本發(fā)明的范圍由所附權(quán)利要求書限定。所描述的實(shí)施例使用特定語(yǔ)言，其不應(yīng)該被解讀為限制所附權(quán)利要求書的范圍。
[0032]現(xiàn)在將具體參見各種實(shí)施例，其中的一個(gè)或多個(gè)示例在附圖中示出。通過(guò)說(shuō)明提供每個(gè)示例，并且每個(gè)示例并不意味著對(duì)本發(fā)明的限制。例如，示出為或描述為一個(gè)實(shí)施例的一部分的特征可以與另一些實(shí)施例結(jié)合地使用以產(chǎn)生又一實(shí)施例。本發(fā)明旨在包括這類修改和變化。使用具體語(yǔ)言描述示例，該語(yǔ)言不應(yīng)被解讀為對(duì)所附權(quán)利要求的范圍的限制。附圖并不按比例繪制并且僅用于示意的目的。為了清楚起見，如果沒有另外說(shuō)明，則在不同附圖中通過(guò)相同的參考標(biāo)記指代相同的元件或制造步驟。
[0033]在附圖中，側(cè)向方向由參考符號(hào)X指示。此外，在附圖中，豎直方向由參考附圖y指示。
[0034]在本說(shuō)明書中，半導(dǎo)體襯底的第二表面被認(rèn)為由下表面或背側(cè)表面形成，而第一表面被認(rèn)為由半導(dǎo)體襯底的上表面、前表面或主表面形成。在考慮該定位時(shí)，本說(shuō)明書中使用的術(shù)語(yǔ)“上方”和“下方”因此描述了結(jié)構(gòu)特征相對(duì)于另一結(jié)構(gòu)特征的相對(duì)定位。
[0035]在本說(shuō)明書的情形中，術(shù)語(yǔ)“M0S”(金屬氧化物半導(dǎo)體)應(yīng)該理解為包括更為一般的術(shù)語(yǔ)“MIS” (金屬絕緣體半導(dǎo)體)。例如，術(shù)語(yǔ)MOSFET (金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)應(yīng)該被理解為包括具有柵極絕緣體的FET，該柵極絕緣體不是氧化物，即，術(shù)語(yǔ)MOSFET在IGFET (絕緣柵場(chǎng)效應(yīng)晶體管)和MISFET (金屬絕緣體場(chǎng)效應(yīng)晶體管)的更為一般的意義上分別使用。MOSFET的柵極材料的術(shù)語(yǔ)“金屬”應(yīng)該理解為包括導(dǎo)電材料，諸如但不限于金屬、合金、摻雜多晶半導(dǎo)體和金屬半導(dǎo)體化合物，諸如硅化物。
[0036]場(chǎng)效應(yīng)控制切換器件(諸如MOSFET或IGBT)已被用于各種應(yīng)用，包括在電源和功率變換器、電氣汽車、空調(diào)以及甚至立體聲系統(tǒng)中用作開關(guān)。具體而言，關(guān)于能夠切換大電流和/或以較高電壓操作的功率器件，經(jīng)常期望在導(dǎo)電通態(tài)中的低電阻。這意味著，例如對(duì)于待切換的給定電流而言，跨導(dǎo)通的FET的電壓降(即，源極-漏極電壓)期望為低。另一方面，在FET的斷開或交換期間出現(xiàn)的損耗經(jīng)常也被保持為小的，以減小總體損耗。
[0037]在本說(shuō)明書中使用的術(shù)語(yǔ)“半導(dǎo)體功率開關(guān)”描述了在單個(gè)芯片上的具有高電壓和/或高電流切換能力的半導(dǎo)體器件。換言之，功率半導(dǎo)體器件旨在針對(duì)高電流，典型為安培級(jí)。在本說(shuō)明書內(nèi)，同義地使用術(shù)語(yǔ)“半導(dǎo)體功率開關(guān)”、“固態(tài)切換器件”和“功率半導(dǎo)體器件”。
[0038]在本說(shuō)明書的情形中，其中可以形成反型溝道和/或由場(chǎng)效應(yīng)控制的反型溝道的本半導(dǎo)體區(qū)域也被稱為主體區(qū)。
[0039]在本說(shuō)明書中使用的術(shù)語(yǔ)“場(chǎng)效應(yīng)”描述了通過(guò)施加電勢(shì)給電極(柵極電極)在半導(dǎo)體區(qū)域中電容性地生成“導(dǎo)電溝道”和/或控制導(dǎo)電性和/或?qū)щ娦詼系赖男螤畹男?yīng)，該電極由電介質(zhì)層(柵極電介質(zhì))與半導(dǎo)體區(qū)域介電絕緣。導(dǎo)電溝道可以是反型溝道或積累溝道。
[0040]在本說(shuō)明書的情形中，術(shù)語(yǔ)“場(chǎng)效應(yīng)結(jié)構(gòu)”描述了在半導(dǎo)體襯底或半導(dǎo)體器件中形成的如下結(jié)構(gòu)，其具有柵極電極，該柵極電極由電介質(zhì)區(qū)或電介質(zhì)層至少部分地與主體區(qū)絕緣。用于形成在柵極電極和主體區(qū)之間的電介質(zhì)區(qū)或電介質(zhì)層的電介質(zhì)材料的示例包括但不限于氧化硅(S12)、氮化硅(Si3N4)、氮氧化硅(S1xNy)、氧化鋯(ZrO2)、氧化鉭(Ta2O5)、氧化鈦(T12)和氧化鉿(HfO2)。
[0041]在本說(shuō)明書的情形中，術(shù)語(yǔ)“柵極電極”描述了與主體區(qū)相鄰并且與其絕緣的電極，其被配置成形成和/或控制通過(guò)主體區(qū)的溝道區(qū)。術(shù)語(yǔ)“電連接”和“電氣連接”描述兩個(gè)元件之間的歐姆連接。
[0042]在本說(shuō)明書的情形中，術(shù)語(yǔ)“齊納二極管”描述通過(guò)由雪崩倍增或由遂穿中任一者生成電流來(lái)限制跨其陽(yáng)極電極和陰極電極的阻斷電壓的二極管。由此，本文中使用的術(shù)語(yǔ)“齊納二極管”是例如“雪崩二極管”或“遂道二極管”等的同義詞。在此情形中的“齊納二極管”根據(jù)上述定義旨在描述由齊納二極管限制的電壓或期望二極管的擊穿電壓。
[0043]如本文所用，術(shù)語(yǔ)“限壓元件”描述了能夠?qū)⒖缙涠俗又械膬蓚€(gè)端子施加的電壓限制為指定電壓電平的電子部件。這類限壓元件的示例是上述的齊納二極管。
[0044]在本說(shuō)明書中，η摻雜指代第一導(dǎo)電類型，而P摻雜指代第二導(dǎo)電類型。備選地，半導(dǎo)體器件可以形成為具有相反摻雜類型，使得第一導(dǎo)電類型可以為P摻雜，而第二摻雜類型可以為η摻雜。此外，一些附圖使用與摻雜類型相鄰的或“ + ”示出了相對(duì)的摻雜濃度。例如，“η_”意指比“η”摻雜區(qū)的摻雜濃度更小的摻雜濃度，而“η+”摻雜區(qū)具有比“η”摻雜區(qū)更大的摻雜濃度。然而，示出相對(duì)摻雜濃度并不意味著相同的相對(duì)摻雜濃度的摻雜區(qū)必須具有絕對(duì)相同的摻雜濃度，除非另有說(shuō)明。例如，兩個(gè)不同的η+摻雜區(qū)可以具有不同的絕對(duì)摻雜濃度。這也適用于例如η+摻雜區(qū)和ρ+摻雜區(qū)。
[0045]術(shù)語(yǔ)“電連接”和“電氣連接”描述兩個(gè)元件之間的歐姆連接。
[0046]如本文所用的那樣，術(shù)語(yǔ)“串疊式電路”旨在表示如下電路配置，其中兩個(gè)晶體管串聯(lián)連接，并且其中兩個(gè)晶體管之一的柵極端子可以用作用于切換通過(guò)由兩個(gè)晶體管的串聯(lián)連接表示的導(dǎo)電路徑的控制端子。
[0047]具有電荷補(bǔ)償結(jié)構(gòu)的補(bǔ)償電路元件，諸如具有超結(jié)結(jié)構(gòu)(SJFET)的增強(qiáng)模式場(chǎng)效應(yīng)晶體管，以高的輸出電荷值操作，該電荷補(bǔ)償結(jié)構(gòu)具有在漂移區(qū)中的交替的η摻雜柱和ρ摻雜柱。該事實(shí)源自承載晶體管的負(fù)載電流的η區(qū)域的高摻雜和當(dāng)在漂移區(qū)中分別集成η和P摻雜的原子的量時(shí)基本上匹配η區(qū)域的摻雜以及當(dāng)器件導(dǎo)通時(shí)基本不承載電流的ρ區(qū)域的高摻雜。高的η摻雜導(dǎo)致較低的電荷載流子遷移率。較低的電荷載流子遷移率可以由較大量的電荷載流子補(bǔ)償，當(dāng)器件斷開時(shí)，移除該較大量的電荷載流子。在關(guān)斷時(shí)，存儲(chǔ)在器件中的電荷載流子被移除以將器件帶入阻斷狀態(tài)。因此，可以獲得非導(dǎo)電空間電荷區(qū)。斷開器件移除的電荷載流子的量導(dǎo)致在本文中以Qoss表不的輸出電荷。輸出電荷Qoss表現(xiàn)出與芯片面積呈基本上線性的依賴關(guān)系。
[0048]在高電壓切換器件的設(shè)計(jì)中，期望提供高的電壓阻斷能力和低的導(dǎo)通電阻(Ron)。功率半導(dǎo)體器件可以包括布置在主體區(qū)和漏極區(qū)之間的漂移區(qū)。這類高電壓半導(dǎo)體切換器件的導(dǎo)通電阻隨著通過(guò)漂移區(qū)的電流路徑的長(zhǎng)度增加而增加，并且隨著漂移區(qū)中的摻雜濃度降低而增加。為了獲得低的導(dǎo)通電阻(Ron)，SJFET中的η區(qū)域可以是高摻雜的，其中可以同時(shí)減少η柱的寬度。漂移區(qū)中η柱和ρ柱的寬度的同時(shí)減少將導(dǎo)致補(bǔ)償電路元件的減小的節(jié)距。由此，增加了表示補(bǔ)償電路元件的特征值的導(dǎo)通電阻Ron和輸出電荷Qoss的乘積。
[0049]另一方面，高電壓阻斷能力隨著漂移區(qū)的長(zhǎng)度的減小以及漂移區(qū)中的摻雜濃度的增大而減小。對(duì)于超結(jié)結(jié)構(gòu)而言，這不僅對(duì)于單獨(dú)的η摻雜也對(duì)于平均總體摻雜同樣適用，即，漂移區(qū)中的η摻雜和ρ摻雜的數(shù)學(xué)綜合差值，其通常低于單獨(dú)的η摻雜的最大或平均摻雜濃度。由于平均總摻雜必須不能超過(guò)某個(gè)限制，并且取決于η和ρ摻雜可以被調(diào)整的準(zhǔn)確性，因此在補(bǔ)償電路元件的低導(dǎo)通電阻和高壓阻斷能力之間權(quán)衡。特定面積輸出電荷(即，與元件面積A(芯片面積)相關(guān)的輸出電荷)展現(xiàn)出與電路元件的活性厚度的基本上線性的依賴關(guān)系，并因此展現(xiàn)出阻斷電壓的基本上線性的依賴關(guān)系。例如，提供600V的阻斷電壓能力的補(bǔ)償電路元件以相比于提供500V的阻斷電壓能力的類似尺寸補(bǔ)償電路元件提供增加了 20%的輸出電荷Qoss來(lái)操作。由此，如果可以實(shí)現(xiàn)阻斷電壓能力的減小，則可以減小輸出電荷。
[0050]此外，特定面積導(dǎo)通電阻(即與芯片面積A相關(guān)的電阻)根據(jù)下面的等式近似隨著阻斷電壓Vb的增加而增加:
[0051]Ron ?Vb2.5.(I)
[0052]因此，可允許的阻斷電壓Vb的減小可以大幅度地減小導(dǎo)通電阻Ron。換言之，例如，如果具有400V阻斷電壓能力的補(bǔ)償電路元件#1相比于具有600V的阻斷電壓能力的補(bǔ)償電路元件#2’并且如果兩個(gè)補(bǔ)償電路元件提供相同的導(dǎo)通電阻Ron，則補(bǔ)償電路元件#2相比于補(bǔ)償電路元件#1僅占芯片面積的36%。此外，相比于補(bǔ)償電路元件#1減小補(bǔ)償電路元件#2的輸出電荷Qoss。根據(jù)等式(I)的導(dǎo)通電阻的關(guān)系是近似的，并且對(duì)于相同類型的技術(shù)是有效的，即，如果將針對(duì)兩個(gè)電壓類別的兩個(gè)超結(jié)技術(shù)進(jìn)行比較，則特定面積的導(dǎo)通電阻由等式(I)決定，如果考慮到η和P摻雜之間的補(bǔ)償?shù)南嗤瑴?zhǔn)確性限制。
[0053]參見圖1，描述了高壓半導(dǎo)體開關(guān)100的第一實(shí)施例。參見圖1，高壓半導(dǎo)體開關(guān)100包括具有第一半導(dǎo)體器件Tl和第二半導(dǎo)體器件Τ2的串疊式電路。第一半導(dǎo)體器件Tl和第二半導(dǎo)體器件Τ2均包括第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間的負(fù)載路徑以及控制節(jié)點(diǎn)?？刂茊卧狢U耦合至第二半導(dǎo)體器件Τ2的控制節(jié)點(diǎn)。該控制單元CU被配置成基于第一半導(dǎo)體器件Tl的操作模式控制第二半導(dǎo)體器件Τ2的操作。
[0054]在圖1中所示的實(shí)施例中，第一半導(dǎo)體器件Tl和第二半導(dǎo)體器件Τ2中的每個(gè)被實(shí)現(xiàn)為包括柵極(節(jié)點(diǎn))作為控制節(jié)點(diǎn)、源極(節(jié)點(diǎn))作為第一節(jié)點(diǎn)和漏極(節(jié)點(diǎn))作為第二節(jié)點(diǎn)的場(chǎng)效應(yīng)晶體管。第一半導(dǎo)體器件Tl在下文中也被稱為第一場(chǎng)效應(yīng)晶體管Tl，而第二半導(dǎo)體器件Τ2在下文中也被稱為第二場(chǎng)效應(yīng)晶體管。第二場(chǎng)效應(yīng)晶體管Τ2被適配成防止第一場(chǎng)效應(yīng)晶體管Tl過(guò)壓。根據(jù)一個(gè)實(shí)施例，第二場(chǎng)效應(yīng)晶體管Τ2的電壓阻斷能力低于第一場(chǎng)效應(yīng)晶體管Tl的電壓阻斷能力。根據(jù)另一實(shí)施例，第二場(chǎng)效應(yīng)晶體管Τ2的電壓阻斷能力與第一場(chǎng)效應(yīng)晶體管Tl的電壓阻斷能力近似相同。
[0055]第一場(chǎng)效應(yīng)晶體管Tl的負(fù)載路徑與第二場(chǎng)效應(yīng)晶體管Τ2的負(fù)載路徑串聯(lián)連接。為此，第一場(chǎng)效應(yīng)晶體管Tl的漏極在公共節(jié)點(diǎn)CN處連接至第二場(chǎng)效應(yīng)晶體管Τ2的源極。第一晶體管Tl的漏極-源極電壓(漏極節(jié)點(diǎn)和源極節(jié)點(diǎn)之間的電壓)由參考符號(hào)402表示，而第二晶體管Τ2的漏極-源極電壓由參考標(biāo)記403表示。高壓半導(dǎo)體開關(guān)100的總電壓由參考標(biāo)記401表示。該總電壓401對(duì)應(yīng)于電壓402加上電壓403，并且是第一端子(第一節(jié)點(diǎn))和第二端子(第二節(jié)點(diǎn))之間的電壓，即，第一端子是第一場(chǎng)效應(yīng)晶體管Tl的源極S，而第二端子是第二場(chǎng)效應(yīng)晶體管Τ2的漏極D。
[0056]控制單元⑶連接至第二場(chǎng)效應(yīng)晶體管Τ2的柵極和第一場(chǎng)效應(yīng)晶體管Tl的漏極，并且因此連接至公共節(jié)點(diǎn)CN?？刂茊卧m配成如果跨第一場(chǎng)效應(yīng)晶體管Tl的漏極-源極電壓402超過(guò)額定高壓電平，則阻斷第二場(chǎng)效應(yīng)晶體管Τ2。
[0057]根據(jù)一個(gè)實(shí)施例，在圖1中所示的串疊式電路中，第一場(chǎng)效應(yīng)晶體管Tl被實(shí)現(xiàn)為補(bǔ)償電路元件，而第二場(chǎng)效應(yīng)晶體管Τ2被實(shí)現(xiàn)為自導(dǎo)電電路元件。換言之，第一場(chǎng)效應(yīng)晶體管Tl可以被實(shí)現(xiàn)為常關(guān)斷(增強(qiáng)模式)晶體管，而第二場(chǎng)效應(yīng)晶體管Τ2可以被實(shí)現(xiàn)為常導(dǎo)通(耗盡模式)晶體管。
[0058]參見圖1，諸如第一齊納二極管Zl之類的第一限壓元件與第一場(chǎng)效應(yīng)晶體管Tl的源極-漏極路徑并聯(lián)連接，而諸如第二齊納二極管Ζ2之類的第二限壓元件與第二場(chǎng)效應(yīng)晶體管Τ2的源極-漏極路徑并聯(lián)連接。兩個(gè)齊納二極管Zl和Ζ2用作限制跨第一和第二晶體管Τ1、Τ2的負(fù)載路徑的電壓402、403的電壓電平。齊納二極管Zl和Ζ2中的每個(gè)可以在與其并聯(lián)耦合晶體管Τ1、Τ2相同的半導(dǎo)體芯片(半導(dǎo)體主體)中集成。齊納二極管Ζ1、Ζ2是可選的。根據(jù)一個(gè)實(shí)施例，齊納二極管Ζ1、Ζ2可以被省略，使得第一和第二晶體管可以在相應(yīng)負(fù)載路徑電壓的電壓電平達(dá)到相應(yīng)電壓阻斷能力時(shí)經(jīng)歷電壓擊穿。根據(jù)一個(gè)實(shí)施例，齊納二極管Zl和/或Ζ2的齊納(遂穿)效應(yīng)的功能可以被如下效應(yīng)替換或互補(bǔ):該效應(yīng)包括當(dāng)超過(guò)在齊納二極管的陽(yáng)極和陰極之間的某個(gè)阻斷電壓時(shí)雪崩載流子倍增和電場(chǎng)擊穿導(dǎo)致電流流動(dòng)。
[0059]如圖1所示，控制單元⑶包括在第一場(chǎng)效應(yīng)晶體管Tl的漏極和源極之間串聯(lián)連接的諸如齊納二極管Dl之類的限壓元件以及電阻器R1。齊納二極管Dl和電阻器Rl共用的電路節(jié)點(diǎn)CT連接至第二場(chǎng)效應(yīng)晶體管T2的柵極。如果跨第一場(chǎng)效應(yīng)晶體管Tl的電壓402的電壓電平(即第一場(chǎng)效應(yīng)晶體管Tl的漏極-源極電壓)超過(guò)預(yù)定電壓電平，則齊納二極管Dl將電路節(jié)點(diǎn)CT的電勢(shì)鉗制至與第一晶體管器件Tl的源極節(jié)點(diǎn)處的電勢(shì)加齊納二極管Dl的齊納電壓(擊穿電壓)對(duì)應(yīng)的電平。在電路節(jié)點(diǎn)CT處，電阻器Rl以及齊納二極管Dl的陰極端子連接。與第一場(chǎng)效應(yīng)晶體管Tl串聯(lián)連接的第二場(chǎng)效應(yīng)晶體管T2的柵極的電勢(shì)與電路節(jié)點(diǎn)CT處的電勢(shì)對(duì)應(yīng)。當(dāng)電壓402升至齊納二極管Dl的齊納電壓之上時(shí)，齊納二極管Dl保持(鉗制)第二晶體管T2的柵極電勢(shì)為齊納電壓，而電壓402可以進(jìn)一步增加。根據(jù)一個(gè)實(shí)施例，齊納二極管Dl的齊納(遂穿)效應(yīng)的功能性可以由如下效應(yīng)替換或互補(bǔ):該效應(yīng)包括雪崩載流子倍增和當(dāng)超過(guò)齊納二極管Dl的陽(yáng)極和陰極之間的某個(gè)阻斷電壓時(shí)引起電流流動(dòng)的電場(chǎng)穿通。
[0060]在正常操作或切換模式中，第一場(chǎng)效應(yīng)晶體管Tl的源極S連接至負(fù)電勢(shì)或接地，其中第二場(chǎng)效應(yīng)晶體管T2的漏極連接至待切換的正電壓。由于第二場(chǎng)效應(yīng)晶體管T2被實(shí)現(xiàn)為η型耗盡晶體管，如果在其柵極端子施加的電勢(shì)相對(duì)于在其源極端子施加的電勢(shì)是負(fù)的，即，當(dāng)?shù)诙w管Τ2的柵極-源極電壓相比閾值變得更為負(fù)時(shí)，則其切換為關(guān)斷狀態(tài)。
[0061]根據(jù)一個(gè)實(shí)施例，第二場(chǎng)效應(yīng)晶體管Τ2被實(shí)現(xiàn)為η溝道MOSFET、JFET和HEMT之一。第一場(chǎng)效應(yīng)晶體管Tl可以選自包括η溝道MOSFET、IGBT, JFET和HEMT的組。根據(jù)一個(gè)實(shí)施例，用作第一和/或第二場(chǎng)效應(yīng)晶體管Tl和/或Τ2的MOSFET可以被設(shè)計(jì)為超結(jié)晶體管。
[0062]圖1中所示的串疊式電路可以在正常操作模式和保護(hù)模式之一中操作。在正常操作模式中，僅第一場(chǎng)效應(yīng)晶體管Tl根據(jù)施加在其柵極的切換信號(hào)101導(dǎo)通和關(guān)斷，而第二晶體管Τ2不變地處于導(dǎo)通狀態(tài)。串疊式電路處于正常操作模式，只要電壓402的電壓電平低于齊納二極管Dl的齊納電壓。該電壓電平將在下文中被稱為額定或預(yù)定電壓電平。例如，額定電壓電平關(guān)于接地(即，關(guān)于第一場(chǎng)效應(yīng)晶體管Tl的源極電勢(shì))為+390V。因此，由于齊納二極管Dl的限壓屬性，第二場(chǎng)效應(yīng)晶體管Τ2的柵極處的電壓電平被鉗制為+390V，而在晶體管Τ2的漏極處可以具有超過(guò)額定電壓電平的電壓電平。當(dāng)電壓402上升為在額定電壓之上時(shí)，串疊式電路在保護(hù)模式中操作。在該保護(hù)模式中，第二晶體管Τ2開始關(guān)斷，由此增加其導(dǎo)通電阻并且由此保護(hù)第一晶體管Tl。
[0063]總電壓401是在第二場(chǎng)效應(yīng)晶體管Τ2的漏極D和第一場(chǎng)效應(yīng)晶體管Τ2的源極S之間的電壓，并且將在下文中被稱為漏極-源極電壓。第二場(chǎng)效應(yīng)晶體管Τ2的源極和第一場(chǎng)效應(yīng)晶體管Tl的漏極電連接至公共節(jié)點(diǎn)CN。如果在保護(hù)模式中漏極-源極電壓401和因此的跨第一晶體管Tl的電壓402降至額定電壓電平之下，則經(jīng)由電阻器Rl對(duì)第二場(chǎng)效應(yīng)晶體管Τ2的負(fù)充電柵極進(jìn)行放電。然后，第二場(chǎng)效應(yīng)晶體管Τ2再次瞬變至其常導(dǎo)通狀態(tài)，并且恢復(fù)正常操作模式。
[0064]換言之，保護(hù)高電壓增強(qiáng)模式切換晶體管Tl免受過(guò)壓的方法可以包括通過(guò)將耗盡模式場(chǎng)效應(yīng)晶體管Τ2的源極連接至增強(qiáng)模式場(chǎng)效應(yīng)晶體管Tl的漏極來(lái)提供增強(qiáng)模式場(chǎng)效應(yīng)晶體管Tl和耗盡模式場(chǎng)效應(yīng)晶體管Τ2的串聯(lián)連接，其中在耗盡模式場(chǎng)效應(yīng)晶體管Τ2的漏極D和增強(qiáng)模式場(chǎng)效應(yīng)晶體管Tl的源極S之間施加高電壓401。
[0065]在正常操作模式中切換高電壓包括在增強(qiáng)模式場(chǎng)效應(yīng)晶體管Tl的柵極G處施加切換信號(hào)101。如果在增強(qiáng)模式場(chǎng)效應(yīng)晶體管Tl的漏極處(即，在公共節(jié)點(diǎn)CN處)檢測(cè)到過(guò)電壓，則執(zhí)行從正常操作模式向保護(hù)模式的切換。在保護(hù)模式中，關(guān)斷或開始關(guān)斷耗盡模式場(chǎng)效應(yīng)晶體管。由此，控制單元CU可以提供從其中切換施加的高電壓的正常操作模式向其中阻斷高電壓切換操作的保護(hù)模式的轉(zhuǎn)變。基于第一場(chǎng)效應(yīng)晶體管Tl的漏極-源極電壓，控制單元CU生成用于第二場(chǎng)效應(yīng)晶體管T2的柵極的控制信號(hào)102。
[0066]例如，第一場(chǎng)效應(yīng)晶體管Tl可以具有Ron x A = 400mΩ x mm2的特定面積導(dǎo)通電阻和400V的阻斷電壓能力，而第二場(chǎng)效應(yīng)晶體管T2可以具有Ron X A = 260m Ω x mm2的特定面積導(dǎo)通電阻和200V的阻斷電壓能力。此外，根據(jù)上面的示例的第二場(chǎng)效應(yīng)晶體管T2可以占第一場(chǎng)效應(yīng)晶體管Tl的芯片面積的80%。然后，可以分別借助兩個(gè)場(chǎng)效應(yīng)晶體管Tl和T2的串聯(lián)連接來(lái)實(shí)現(xiàn)600V的總阻斷電壓能力。與例如具有Ron χ A = 100mQ χmm2特定面積導(dǎo)通電阻和600V的阻斷電壓能力的常規(guī)功率半導(dǎo)體切換晶體管相比，根據(jù)圖1的兩個(gè)場(chǎng)效應(yīng)晶體管Tl和T2的串聯(lián)連接可以提供僅占常規(guī)功率半導(dǎo)體切換晶體管中存在的輸出電荷的50%的輸出電荷Qoss。
[0067]圖2示出了根據(jù)一個(gè)實(shí)施例的集成半導(dǎo)體器件200的截面。在圖2的截面中，χ表示器件200的半導(dǎo)體主體(半導(dǎo)體襯底)的側(cè)向方向，而y表示半導(dǎo)體主體的豎直方向。由此，在本說(shuō)明書中的χ方向描述了與半導(dǎo)體襯底的主表面基本上平行的定向，而y方向描述了與半導(dǎo)體襯底的主表面基本上垂直的定向。
[0068]如圖2所示，集成半導(dǎo)體器件200的半導(dǎo)體主體包括單元區(qū)域CR、邊緣表面(外輪緣(rim))0R、以及在邊緣表面OR和單元區(qū)域CR之間的邊緣端接區(qū)RR(輪緣區(qū)域)。單元區(qū)域CR包括漂移區(qū)DT。漂移區(qū)DT可以包括具有交替布置的ρ摻雜柱201和η摻雜柱202的超結(jié)結(jié)構(gòu)。單元區(qū)域CR還包括晶體管單元，每個(gè)單元包括源極區(qū)S、將源極區(qū)S與漂移區(qū)DT分開的主體區(qū)BR、以及柵極電極G。柵極電極G由柵極電介質(zhì)與主體區(qū)BR介電絕緣，并且被配置成控制主體區(qū)BR的反型溝道。邊緣端接區(qū)RR包括漂移區(qū)端接DRT。在邊緣端接區(qū)RR (輪緣區(qū))的漂移區(qū)端部DRT中，也可以提供交替的ρ摻雜柱和η摻雜柱的結(jié)構(gòu)，雖然這在圖2中未示出。圖2顯示了具有低摻雜濃度的邊緣端接區(qū)RR的漂移區(qū)端接DRT。圖2中所示的半導(dǎo)體器件200包括漏極D區(qū)，其可以實(shí)現(xiàn)為高摻雜襯底和形成漂移區(qū)的多個(gè)外延層η++、η和η-，即單元區(qū)域CR中的漂移區(qū)DT，以及邊緣端接區(qū)RR中的漂移區(qū)端接DRT。單獨(dú)的晶體管單元的源極區(qū)S和主體區(qū)BR連接至源極金屬化結(jié)構(gòu)SM，其被適配成連接至外部電路部件。柵極電極G嵌入在電介質(zhì)層中，例如，氧化物層0Χ，其在柵極電極G和主體區(qū)BR之間的區(qū)域中形成柵極電介質(zhì)。電介質(zhì)層OX可以包括氧化硅(S12)、氧化鉭(Ta2O5)、氧化鈦(T12)和氧化鉿或其組合。
[0069]參見圖2，側(cè)向ρ摻雜結(jié)端接延伸區(qū)207從單元區(qū)域CR的最后的ρ柱201和/或最后的主體區(qū)BR延伸，并且進(jìn)一步側(cè)向延伸進(jìn)入邊緣端接區(qū)RR。該側(cè)向ρ摻雜結(jié)端接延伸區(qū)207是可選的。根據(jù)一個(gè)實(shí)施例，齊納二極管Dl單片地集成在半導(dǎo)體器件200的半導(dǎo)體主體中。具體而言，齊納二極管Dl可以集成在單元區(qū)域CR和邊緣端接區(qū)RR的一部分中。在圖2中示出的實(shí)施例中，齊納二極管Dl包括在邊緣區(qū)RR中的η阱區(qū)205、單元區(qū)域CR中的至少一個(gè)主體區(qū)BR以及η阱區(qū)205和至少一個(gè)主體區(qū)BR之間的漂移端接區(qū)DRT和漂移區(qū)DR的分區(qū)。可選地，齊納二極管還包括ρ摻雜結(jié)端接延伸區(qū)207。參見圖2，齊納二極管Dl還包括嵌入在η阱區(qū)205中的ρ+區(qū)204。連接端子CT連接至ρ+區(qū)204。連接端子CT可以包括金屬化結(jié)構(gòu)。連接端子也可以稱為接觸節(jié)點(diǎn)。
[0070]圖2中所示的齊納二極管的一種操作方式在下面說(shuō)明。出于說(shuō)明的目的，假設(shè)半導(dǎo)體器件200處于關(guān)斷狀態(tài)，并且在漏極端子D和源極SM之間施加電壓。在該操作模式中，空間電荷區(qū)從單元區(qū)域CR的最后的主體區(qū)BR擴(kuò)展進(jìn)入邊緣端接區(qū)RR?？臻g電荷區(qū)的側(cè)向延伸隨著半導(dǎo)體器件200的漏極D和源極S端子之間施加的阻斷電壓的增加而增加。當(dāng)空間電荷區(qū)達(dá)到邊緣端接區(qū)RR中的P+區(qū)204時(shí)，經(jīng)由漏極D和電阻器Rl的電流流動(dòng)將開始。參見圖1，電阻器在漏極D和齊納二極管之間連接。在圖2中示出的示例中的電阻器的實(shí)現(xiàn)方式在下面說(shuō)明。在圖2的實(shí)施例中示出的齊納二極管Dl的限壓功能不僅通過(guò)遂穿效應(yīng)或雪崩效應(yīng)也通過(guò)電場(chǎng)至P+區(qū)204的穿通來(lái)實(shí)現(xiàn)。
[0071]由此，齊納二極管Dl的ρ+區(qū)204可以探測(cè)器件的空間電荷區(qū)的電勢(shì)。空間電荷區(qū)接近P+區(qū)204處的電壓電勢(shì)的調(diào)整可以通過(guò)η阱區(qū)205的適當(dāng)摻雜水平來(lái)提供。在下面結(jié)合圖3和圖4來(lái)描述基于η阱區(qū)205的摻雜水平的空間電荷區(qū)接近ρ+區(qū)204或與其接觸處的電壓電勢(shì)的調(diào)整的示例。在連接端子金屬化結(jié)構(gòu)CT處，可以電連接可以提供為單獨(dú)的分立電路元件的第二場(chǎng)效應(yīng)晶體管Τ2。
[0072]根據(jù)一個(gè)實(shí)施例，電阻器Rl單片地集成在集成半導(dǎo)體器件200的邊緣端接區(qū)RR中。如圖2所示，電阻器Rl形成為兩個(gè)η+區(qū)域206之間的η區(qū)域208，區(qū)域206和208分別嵌入在電介質(zhì)層OX中。由于關(guān)于襯底的電阻器Rl的介電隔離，針對(duì)干擾保護(hù)電阻器R1。
[0073]金屬化結(jié)構(gòu)可以用作本文關(guān)于圖1描述的連接端子CT。連接端子CT的金屬化結(jié)構(gòu)接觸電阻器Rl的η+區(qū)域206之一和齊納二極管Dl的ρ+區(qū)這兩者。電阻器Rl的其它η區(qū)206連接至在集成半導(dǎo)體器件200的邊緣端接區(qū)RR的右側(cè)處提供的漏極金屬化結(jié)構(gòu)DM。漏極金屬化結(jié)構(gòu)DM借助引線連接件203或(例如外輪緣OR中的)摻雜的半導(dǎo)體區(qū)域電連接至集成半導(dǎo)體器件200的漏極端子D。
[0074]根據(jù)一個(gè)備選，電阻器Rl可以提供為在電介質(zhì)層OX中嵌入的多晶硅n+/n_/n+結(jié)構(gòu)。由此，可以在柵極氧化物和/或在場(chǎng)氧化物上形成多晶硅電阻器R1。根據(jù)另一實(shí)施例，η區(qū)208和η+區(qū)206并不形成為半導(dǎo)體區(qū)域，而是形成具有合適電阻的導(dǎo)體區(qū)域。
[0075]—種制造集成半導(dǎo)體器件200的方法可以包括如下步驟:提供具有表面的半導(dǎo)體襯底；在半導(dǎo)體襯底的表面上形成可選的第一外延層η++ ;在第一外延層η++上形成第二外延層；以及，在第二外延層η+上，在單元區(qū)域CR中形成弱η摻雜的漂移區(qū)DT和/或在邊緣端接區(qū)RR中形成弱η摻雜的漂移區(qū)端部DRT。根據(jù)另一實(shí)施例，省略第一外延層η++，并且將第二外延層直接施加至襯底。在單元區(qū)域CR，形成連接至主體區(qū)BR的ρ摻雜柱和η摻雜柱。在布置在外輪緣OR和單元區(qū)域之間的邊緣端接區(qū)RR中，形成η阱區(qū)205和ρ+區(qū)204，η阱區(qū)205和ρ+區(qū)204形成齊納二極管Dl并且被嵌入在漂移區(qū)端部DRT中。由此，齊納二極管Dl單片地集成在半導(dǎo)體器件200中。此外，該方法包括如下步驟:在ρ摻雜柱上形成主體區(qū)BR，在主體區(qū)BR中形成源極區(qū)S，在漂移區(qū)DT和DRT上形成電介質(zhì)層0Χ，在單元區(qū)域CR中提供與源極區(qū)隔離的柵極區(qū)G，在兩個(gè)η+區(qū)206之間形成η區(qū)208，區(qū)域206和208分別嵌入在電介質(zhì)層OX中并且形成多晶硅電阻器R1，將兩個(gè)η+區(qū)206之一電連接至齊納二極管Dl的ρ+區(qū)204，以及將兩個(gè)η+區(qū)206中的另一個(gè)電連接至在外輪緣OR處提供的漏極金屬化結(jié)構(gòu)DM。由此，電阻器Rl在半導(dǎo)體器件200中單片地集成。源極區(qū)S可以電連接至源極電極或源極金屬化結(jié)構(gòu)，其中柵極區(qū)可以連接至柵極電極。
[0076]此外，第一外延層η++可以電連接至漏極電極D。由此，集成半導(dǎo)體器件200包括晶體管Tl，其具有源極電極、漏極電極、以及柵極電極以及電阻器Rl和齊納二極管Dl的串聯(lián)連接。在單元區(qū)域CR中主要形成晶體管Tl，而在邊緣端接區(qū)RR中形成電阻器Rl和齊納二極管Dl。如圖2所示，經(jīng)由引線連接件203將漏極電極D電連接至在邊緣端接區(qū)RR和外輪緣OR中形成的漏極金屬化結(jié)構(gòu)DM。根據(jù)另一實(shí)施例，例如可以在集成半導(dǎo)體器件200的外輪緣OR中經(jīng)由半導(dǎo)體主體中的摻雜區(qū)形成漏極電極D至漏極金屬化結(jié)構(gòu)DM的連接。漏極金屬化結(jié)構(gòu)DM還被進(jìn)一步連接至電阻器Rl和齊納二極管Dl的串聯(lián)連接。由此，齊納二極管Dl的η阱區(qū)可以探測(cè)晶體管Tl的漏極電極D和源極S之間的電勢(shì)差，即晶體管Tl處的漏極-源極電壓。
[0077]根據(jù)另一實(shí)施例，電阻器Rl和/或齊納二極管Dl可以被設(shè)計(jì)為與第一場(chǎng)效應(yīng)晶體管Tl的芯片區(qū)域分開提供的分立的電路元件。繼而可以在共同的多芯片封裝內(nèi)布置第一場(chǎng)效應(yīng)晶體管Tl、第二場(chǎng)效應(yīng)晶體管Τ2以及單獨(dú)的電阻器Rl。
[0078]現(xiàn)在參見圖3和圖4，示出了根據(jù)一個(gè)實(shí)施例的集成半導(dǎo)體器件200的主要在空間電荷區(qū)中的截面中的電壓電勢(shì)分布圖300。圖3顯示了針對(duì)如下情形的電壓電勢(shì)分布圖300:在該情形中，η阱區(qū)205具有近似112CnT2的整體摻雜水平，而圖4顯示了針對(duì)如下情形的電壓電勢(shì)分布圖300:在該情形中，η阱區(qū)205具有近似5xlOncm_2的整體摻雜水平。本文使用的術(shù)語(yǔ)“整體摻雜水平”旨在描述在豎直方向上在η阱區(qū)205中的η摻雜的空間整體分布，其從第一表面處開始并且進(jìn)入半導(dǎo)體主體，直至到達(dá)漂移區(qū)端部DRT的背景摻雜。電壓電勢(shì)分布圖300展現(xiàn)了仿真的等位線302，其表示與第一場(chǎng)效應(yīng)晶體管Tl的漏極電勢(shì)DP相關(guān)的恒定電壓電勢(shì)的線。
[0079]等位線302被顯示為疊加在圖2中所示的集成半導(dǎo)體器件200的截面上。漏極電勢(shì)DP (圖3右側(cè)的大的區(qū)域)對(duì)應(yīng)于跨晶體管Tl的漏極-源極電壓降402，參見圖1。如圖3所示，齊納二極管Dl的與上文關(guān)于圖2描述的連接端子CT對(duì)應(yīng)的二極管場(chǎng)端子CT處于漏極電勢(shì)DP。在電壓電勢(shì)分布圖300中由參考標(biāo)記A指示的區(qū)域接近二極管場(chǎng)端子CT，如果根據(jù)展示的樣本仿真，η阱區(qū)205的摻雜達(dá)到近似1012cm_2。
[0080]另一方面，如果提供近似5xlOncm_2的摻雜水平，如圖4所示，則比電勢(shì)A小的電勢(shì)B(B<A)可以接近二極管場(chǎng)端子CT。因此，可以通過(guò)適配η阱區(qū)205的摻雜水平來(lái)調(diào)整集成半導(dǎo)體器件200的截面中的電勢(shì)分布。以此方式，可以調(diào)整齊納二極管Dl的有效限制或齊納電壓，以及因此可以控制高電壓開關(guān)100的正常操作模式和保護(hù)模式之間的轉(zhuǎn)變。根據(jù)一個(gè)實(shí)施例，正常操作模式和保護(hù)模式之間的轉(zhuǎn)變的電壓低于晶體管Tl的可能的阻斷電壓。
[0081]圖5示出了根據(jù)一個(gè)實(shí)施例的顯示在高壓半導(dǎo)體開關(guān)100處下降的電壓的電壓降圖。在圖中示出了兩個(gè)電壓降曲線V，其中參考標(biāo)記V按伏特指示電壓，其中參考標(biāo)記t以任意單位表示時(shí)間。
[0082]第一曲線示出了隨時(shí)間t的總的電壓降演變401?？偟穆O-源極電壓降401展示為跨圖1中所示的高電壓開關(guān)100，即，第二場(chǎng)效應(yīng)晶體管T2的漏極D和第一場(chǎng)效應(yīng)晶體管Tl的源極S之間。
[0083]另一方面，第二曲線描繪了跨第一晶體管Tl的電壓降402，即，第一場(chǎng)效應(yīng)晶體管Tl的漏極端子或公共節(jié)點(diǎn)CN與第一場(chǎng)效應(yīng)晶體管Tl的源極之間。
[0084]如從電壓降曲線401和402分別可見，控制單元⑶將跨第一晶體管的電壓402鉗制至額定電壓電平，在附圖5涉及的示例中，鉗制至近似為480V的電壓。由此，針對(duì)在近似480V之上的過(guò)電壓保護(hù)第一場(chǎng)效應(yīng)晶體管Tl，該過(guò)電壓可能在圖1中所示的高壓半導(dǎo)體開關(guān)100的漏極-源極路徑D-S處出現(xiàn)。
[0085]高壓半導(dǎo)體開關(guān)100可以與超結(jié)場(chǎng)效應(yīng)晶體管結(jié)合地用于針對(duì)過(guò)電壓保護(hù)這些類型的晶體管。由此，第二場(chǎng)效應(yīng)晶體管T2可以用于保護(hù)可以被設(shè)計(jì)為超結(jié)FET的第一場(chǎng)效應(yīng)晶體管Tl。
[0086]圖6示出了根據(jù)一個(gè)實(shí)施例的高壓半導(dǎo)體開關(guān)100的示意框圖，可以結(jié)合其它實(shí)施例來(lái)描述該實(shí)施例。高壓半導(dǎo)體開關(guān)100被設(shè)計(jì)用于切換高電壓401并且包括第一場(chǎng)效應(yīng)晶體管Tl，第一場(chǎng)效應(yīng)晶體管Tl具有源極S1、漏極Dl和柵極Gl并且被適配成以額定的高電壓電平切換電壓402。在本文中，第一場(chǎng)效應(yīng)晶體管Tl被提供為常關(guān)斷型增強(qiáng)模式晶體管。此外，提供具有源極S2、漏極D2和柵極G2的第二場(chǎng)效應(yīng)晶體管T2，其中第二場(chǎng)效應(yīng)晶體管T2串聯(lián)連接至第一場(chǎng)效應(yīng)晶體管Tl。由此，第二場(chǎng)效應(yīng)晶體管T2的源極S2連接至第一場(chǎng)效應(yīng)晶體管Tl的漏極D1。第二場(chǎng)效應(yīng)晶體管T2被提供為常導(dǎo)通耗盡模式晶體管?？刂茊卧潜环謩e連接至第一場(chǎng)效應(yīng)晶體管Tl的漏極Dl以及第二場(chǎng)效應(yīng)晶體管T2的源極S2。除此之外，第二場(chǎng)效應(yīng)晶體管T2的柵極G2和第一場(chǎng)效應(yīng)晶體管Tl的源極SI被連接至控制單元⑶。由此，如已經(jīng)關(guān)于上面的圖1描述的那樣，控制單元⑶可操作用于如果跨第一場(chǎng)效應(yīng)晶體管Tl的漏極-源極電壓402超過(guò)額定高電壓電平則阻斷第二場(chǎng)效應(yīng)晶體管T2。
[0087]圖7示出了具體為串疊式電路的電子電路的另一實(shí)施例。與本文之前說(shuō)明的串疊式電路相似，圖7中所示的串疊式電路包括第一半導(dǎo)體器件I和第二半導(dǎo)體器件2。第一半導(dǎo)體器件I包括第一節(jié)點(diǎn)12和第二節(jié)點(diǎn)13之間的負(fù)載路徑和控制節(jié)點(diǎn)，而第二半導(dǎo)體器件2包括在第一節(jié)點(diǎn)22和第二節(jié)點(diǎn)23之間的負(fù)載路徑和控制節(jié)點(diǎn)21。第一半導(dǎo)體器件I和第二半導(dǎo)體器件2的負(fù)載路徑通過(guò)將第一半導(dǎo)體器件I的第二節(jié)點(diǎn)13連接至第二半導(dǎo)體器件2的第一節(jié)點(diǎn)22而被串聯(lián)連接。
[0088]在圖7中所示的實(shí)施例中，第二半導(dǎo)體器件2實(shí)現(xiàn)為MOSFET。在此情形下，第一節(jié)點(diǎn)22對(duì)應(yīng)于源極節(jié)點(diǎn)，第二節(jié)點(diǎn)負(fù)載23對(duì)應(yīng)于漏極節(jié)點(diǎn)，而控制節(jié)點(diǎn)21對(duì)應(yīng)于MOSFET2的柵極節(jié)點(diǎn)。圖1中所示的M0SFET2被繪制為耗盡(常導(dǎo)通)MOSFET。然而，將第二半導(dǎo)體器件2實(shí)現(xiàn)為常導(dǎo)通MOSFET僅是示例。也可以使用任何其它類型的常導(dǎo)通晶體管器件(諸如例如JFET(結(jié)場(chǎng)效應(yīng)晶體管))。雖然將第二半導(dǎo)體器件2繪制為η型晶體管器件，但是應(yīng)該注意，第二半導(dǎo)體器件2也可以實(shí)現(xiàn)為ρ型晶體管。
[0089]第二半導(dǎo)體器件2是壓控半導(dǎo)體器件，其基于接收的在控制節(jié)點(diǎn)(柵極節(jié)點(diǎn))21和第一節(jié)點(diǎn)(源極節(jié)點(diǎn))22之間的驅(qū)動(dòng)電壓Vdkv2來(lái)導(dǎo)通和關(guān)斷。第一半導(dǎo)體器件和第二半導(dǎo)體器件2串聯(lián)連接，使得第二半導(dǎo)體器件2接收第一半導(dǎo)體器件的負(fù)載路徑電壓Vu作為驅(qū)動(dòng)電壓VDW2。為此，第二半導(dǎo)體器件的控制節(jié)點(diǎn)21連接至第一半導(dǎo)體器件I的第一控制節(jié)點(diǎn)12。
[0090]在圖7中所示的實(shí)施例中，第一半導(dǎo)體器件I被實(shí)現(xiàn)為晶體管器件，具體為MOSFET,并且更具體為η型MOSFET。在此情形下，第一節(jié)點(diǎn)12是源極節(jié)點(diǎn)，而第二節(jié)點(diǎn)13是漏極節(jié)點(diǎn)。第一半導(dǎo)體器件I還包括控制節(jié)點(diǎn)11，其由實(shí)現(xiàn)為MOSFET的第一半導(dǎo)體器件的柵極節(jié)點(diǎn)形成。第一半導(dǎo)體器件I被配置成接收控制節(jié)點(diǎn)11和第一負(fù)載節(jié)點(diǎn)12之間的驅(qū)動(dòng)電壓VDW1，并且基于該驅(qū)動(dòng)電壓Vdkvi的電壓電平來(lái)導(dǎo)通和關(guān)斷。圖7中所示的第一半導(dǎo)體器件I被繪制為增強(qiáng)(常關(guān)斷型)MOSFET。然而。第一半導(dǎo)體器件I不限于被實(shí)現(xiàn)為常關(guān)斷型晶體管器件，而是也可以實(shí)現(xiàn)為常導(dǎo)通型晶體管器件。此外，第一半導(dǎo)體器件I不限于實(shí)現(xiàn)為M0SFET，也可以使用任何其它類型的晶體管器件，諸如JFET、BJT (雙極結(jié)晶體管)、IGBT (絕緣柵雙極晶體管)。
[0091]參見圖7，串疊式電路3包括負(fù)載路徑，其由包括第一半導(dǎo)體器件I和第二半導(dǎo)體器件2的負(fù)載路徑的串聯(lián)電路形成。串疊式電路3的該負(fù)載路徑連接于串疊式電路3的第一節(jié)點(diǎn)32和第二節(jié)點(diǎn)33之間。串疊式電路3還包括控制節(jié)點(diǎn)31，其連接至第一半導(dǎo)體器件I的控制節(jié)點(diǎn)11。串疊式電路3可以用作電子開關(guān)，該電子開關(guān)基于接收的在串疊式電路3的控制節(jié)點(diǎn)31和第一節(jié)點(diǎn)32之間的驅(qū)動(dòng)電壓Vdkvi來(lái)導(dǎo)通和關(guān)斷，其中該驅(qū)動(dòng)電壓等于圖1中所示的實(shí)施例中的第一半導(dǎo)體器件I的驅(qū)動(dòng)電壓VDKV1。在導(dǎo)通狀態(tài)(在下文中簡(jiǎn)稱為導(dǎo)通狀態(tài))中，串疊式電路3的負(fù)載路徑導(dǎo)電，使得電流可以流經(jīng)負(fù)載路徑。在關(guān)斷模式(在下文中簡(jiǎn)稱為關(guān)斷狀態(tài))中，負(fù)載路徑阻斷以便防止電流流經(jīng)負(fù)載路徑。
[0092]下面參考圖8中所示的時(shí)序圖來(lái)說(shuō)明圖7中所示的串疊式電路3的一種操作方式。僅出于該說(shuō)明的目的，假設(shè)串疊式電路3的負(fù)載路徑與電學(xué)負(fù)載Z串聯(lián)連接，以及具有串疊式電路3和負(fù)載Z的串聯(lián)電路連接于電源端子之間，該電源端子分別接收電源電勢(shì)，諸如參考電勢(shì)GND和正電源電勢(shì)V+。然而，這僅是示例。與常規(guī)電子開關(guān)相似，串疊式電路3也可以在各種其它電路拓?fù)渲惺褂?在圖中未示出)。
[0093]圖8示意地示出了第一半導(dǎo)體器件I的驅(qū)動(dòng)電壓Vdkvi和負(fù)載路徑電壓Vu以及第二半導(dǎo)體器件2的驅(qū)動(dòng)電壓VDKV2和負(fù)載路徑電壓\2的時(shí)序圖。第一半導(dǎo)體器件I的負(fù)載路徑電壓Vu是第二節(jié)點(diǎn)13和第一節(jié)點(diǎn)12之間的電壓。相應(yīng)地，第二半導(dǎo)體器件2的負(fù)載路徑電壓\2是第二節(jié)點(diǎn)23和第一節(jié)點(diǎn)22之間的電壓。
[0094]僅出于說(shuō)明的目的，假設(shè)導(dǎo)通第一半導(dǎo)體器件I的驅(qū)動(dòng)電壓Vdkvi的電壓電平是高電平，以及用于關(guān)斷第一半導(dǎo)體器件的驅(qū)動(dòng)電壓Vdkvi的電壓電平是電平。在圖8中，tl表示驅(qū)動(dòng)電壓Vdkvi將第一半導(dǎo)體器件I從導(dǎo)通狀態(tài)切換至關(guān)斷狀態(tài)的時(shí)間。這由驅(qū)動(dòng)電壓Vdkvi的電壓電平在tl時(shí)從高電平下降至低電平示出。在第一半導(dǎo)體器件I的導(dǎo)通時(shí)間(該導(dǎo)通時(shí)間是驅(qū)動(dòng)信號(hào)Vdkvi具有導(dǎo)通電平的時(shí)間)期間，第一半導(dǎo)體器件I的負(fù)載路徑電壓Vu相比于第一半導(dǎo)體器件I的電壓阻斷能力為非常低，并且在圖8中所示的負(fù)載路徑電壓Vu的時(shí)序圖中繪制為近似為零(O)。這使得在第一半導(dǎo)體器件I處于導(dǎo)通狀態(tài)時(shí)第二半導(dǎo)體器件2處于導(dǎo)通狀態(tài)。第二半導(dǎo)體器件2的驅(qū)動(dòng)電壓Vdkv2對(duì)應(yīng)于第一半導(dǎo)體器件I的負(fù)載路徑電壓Vu，或更精確地，第二半導(dǎo)體器件2的驅(qū)動(dòng)電壓Vdkv2對(duì)應(yīng)于第一半導(dǎo)體器件I的負(fù)性負(fù)載路徑電壓Vu。即，
[0095]Vdev2 = -Vli⑵.
[0096]在本實(shí)施例中，第二半導(dǎo)體器件2是常導(dǎo)通器件，這意指在驅(qū)動(dòng)電壓Vdkv2的電壓電平為O時(shí)第二半導(dǎo)體器件2處于導(dǎo)通狀態(tài)。諸如圖7中所示的耗盡MOSFET之類的η型常導(dǎo)通晶體管器件在驅(qū)動(dòng)電壓減少至負(fù)的夾斷電平時(shí)關(guān)斷。第二晶體管器件2的負(fù)的夾斷電平將在下文中被稱為VP()2。
[0097]由于第一半導(dǎo)體器件I在時(shí)間tl時(shí)關(guān)斷，因此第一半導(dǎo)體器件I的負(fù)載路徑阻斷，使得負(fù)載路徑電壓Vu開始增加。應(yīng)該注意，在圖8中，負(fù)載路徑電壓僅是示意地示出。由于負(fù)載路徑電壓Vu增加，因此第二晶體管器件2的驅(qū)動(dòng)電壓Vdkv2減小。第二半導(dǎo)體器件在驅(qū)動(dòng)電壓Vdkv2達(dá)到夾斷電壓Vra2時(shí)關(guān)斷。此時(shí)，第二半導(dǎo)體器件2的負(fù)載路徑電壓\2開始增加。在第二半導(dǎo)體器件2已關(guān)斷時(shí)，第二半導(dǎo)體器件2的負(fù)載路徑電壓V。增加，直至第一負(fù)載路徑電壓Vu加上第二負(fù)載路徑電壓等于電源電壓。如在圖2中以虛線示出，第二晶體管器件2的驅(qū)動(dòng)電壓Vdkv2可以減小至低于夾斷電壓Vra2的值。此外，負(fù)載路徑電壓Vu可以在已到達(dá)夾斷電壓Vro2之后進(jìn)一步增力卩。為了簡(jiǎn)化示出，在圖8中并未示出(例如，分別在第一和第二半導(dǎo)體器件1、2的負(fù)載路徑電壓Vu、'2的所得的上升邊沿和驅(qū)動(dòng)電壓Vdkvi的下降邊沿之間)可能出現(xiàn)的延遲時(shí)間。
[0098]當(dāng)半導(dǎo)體器件(諸如圖7中所示的第一和第二半導(dǎo)體器件之一)處于關(guān)斷狀態(tài)并且當(dāng)除O之外的電壓被施加至負(fù)載路徑時(shí)，泄露電流可以流經(jīng)半導(dǎo)體器件。在下文中說(shuō)明圖7中所示類型的串疊式電路中的這類泄露電流的效果。出于說(shuō)明的目的，假設(shè)已經(jīng)關(guān)斷串疊式電路3，使得第一半導(dǎo)體器件I和第二半導(dǎo)體器件2中的每個(gè)都具有負(fù)載路徑電壓Vli> '2，其共享在關(guān)斷狀態(tài)時(shí)施加至串疊式電路3的總體電壓V+。例如如果第二半導(dǎo)體器件2生成泄露電流，則該泄露電流不僅流經(jīng)第二半導(dǎo)體器件2也流經(jīng)第一半導(dǎo)體器件1，如果沒有采取附加的措施的話。由于在串疊式電路處于關(guān)斷狀態(tài)時(shí)，第一半導(dǎo)體器件阻斷，因此第二半導(dǎo)體器件生成的泄露電流可以導(dǎo)致第一半導(dǎo)體器件I中的雪崩擊穿。由于泄露電流的電流水平通常相對(duì)為低，因此第一半導(dǎo)體器件I在雪崩擊穿中耗散的能量的量相對(duì)為低，使得熱損害第一半導(dǎo)體器件I的風(fēng)險(xiǎn)為低。然而，可以有其它的惡化效果，其可以由在雪崩擊穿中生成的電荷載流子引起。這些惡化效果例如包括通過(guò)在器件的電介質(zhì)中并入電荷來(lái)引起器件的阻斷電壓的漂移。
[0099]為了防止或至少減少與泄露電流生成相關(guān)的這些負(fù)面效應(yīng)，圖7中所示的第一半導(dǎo)體器件包括在第二節(jié)點(diǎn)(漏極節(jié)點(diǎn))和第一半導(dǎo)體器件的漂移區(qū)的分區(qū)之間連接的整流器元件15。該整流器元件15被繪制為圖7中所示的實(shí)施例中的二極管。在下面參考附圖9來(lái)說(shuō)明整流器元件的一種可能實(shí)現(xiàn)方式?？蛇x地，第二半導(dǎo)體器件2也包括在第二節(jié)點(diǎn)23和第二半導(dǎo)體器件2的漂移區(qū)之間連接的整流器元件25。當(dāng)另一第二半導(dǎo)體器件(圖7中未示出)連接于第二半導(dǎo)體器件2的漏極節(jié)點(diǎn)23和負(fù)載Z之間時(shí)，在第二半導(dǎo)體器件2中的整流器元件25可以與整流器元件15相似地使用。
[0100]圖9顯示了第一半導(dǎo)體器件I的一個(gè)實(shí)施例的分區(qū)的豎直截面圖。該第一半導(dǎo)體器件實(shí)現(xiàn)為晶體管器件，具體為MOSFET。參見圖9，第一半導(dǎo)體器件I包括具有第一表面101和與第一表面101相對(duì)的第二表面102的半導(dǎo)體主體100。圖9顯示了在豎直截面中的半導(dǎo)體主體100,其可以是與第一表面101和第二表面102垂直的截面。半導(dǎo)體主體100包括η內(nèi)區(qū)100和η邊緣區(qū)120。參見圖10,其示意地示出了半導(dǎo)體主體100的俯視圖,邊緣區(qū)120包圍內(nèi)區(qū)110。S卩，邊緣區(qū)120在半導(dǎo)體主體100的側(cè)向方向上端接在半導(dǎo)體主體100實(shí)現(xiàn)的第一半導(dǎo)體器件I。根據(jù)一個(gè)實(shí)施例，邊緣區(qū)120在背離內(nèi)區(qū)110的這些側(cè)上鄰接半導(dǎo)體主體100的邊緣表面。“邊緣表面”是在側(cè)向方向上端接半導(dǎo)體主體100的表面。根據(jù)另一實(shí)施例，除了第一半導(dǎo)體器件I之外在半導(dǎo)體主體100還實(shí)現(xiàn)至少一個(gè)另外的半導(dǎo)體器件(未示出)。在該實(shí)施例中，邊緣區(qū)120包圍內(nèi)區(qū)110并且布置在內(nèi)區(qū)110和半導(dǎo)體主體100的如下區(qū)域之間，在該區(qū)域處實(shí)現(xiàn)至少一個(gè)另外的半導(dǎo)體器件。
[0101]參見圖9，M0SFET包括在內(nèi)區(qū)110和邊緣區(qū)120中的第一摻雜類型的漂移區(qū)41，以及至少在內(nèi)區(qū)I1中的漏極區(qū)42。在圖9中所示的實(shí)施例中，在內(nèi)區(qū)110和邊緣區(qū)120中實(shí)現(xiàn)漏極區(qū)42。根據(jù)另一實(shí)施例(未示出)，至少在邊緣區(qū)120的一部分中省略漏極區(qū)42。漏極區(qū)42可以鄰接漂移區(qū)41。根據(jù)又一實(shí)施例，與漂移區(qū)41相同摻雜類型但比漂移區(qū)41更高摻雜的場(chǎng)停止區(qū)43被布置在漂移區(qū)41和漏極區(qū)42之間。場(chǎng)停止區(qū)43和漂移區(qū)41之間的界面在圖9中以虛線示出。漂移區(qū)41的摻雜濃度例如在lE13cm_3和lE18cm_3之間，并且具體在lE15cm_3和lE17cm_3之間，而漏極區(qū)42的摻雜濃度例如在lE19cm_3和lE21cm_3之間。
[0102]參見圖9，M0SFET包括在內(nèi)區(qū)110中的至少一個(gè)晶體管單元50。晶體管單元包括與第一摻雜類型互補(bǔ)的第二摻雜類型的主體區(qū)51、以及第一摻雜類型的源極區(qū)52。主體區(qū)51與漂移區(qū)41形成pn結(jié)，并且主體區(qū)51將源極區(qū)52與漂移區(qū)41分開。源極區(qū)的摻雜濃度例如在lE19cm_3和lE21cm_3之間，而主體區(qū)51的摻雜濃度在lE17cm_3和lE19cm_3之間。
[0103]參見圖9，柵極電極53與主體區(qū)51相鄰，并且通過(guò)柵極電介質(zhì)54與主體區(qū)51介電絕緣。柵極電極53用于控制在源極區(qū)52和漂移區(qū)41之間的主體區(qū)51中沿柵極電介質(zhì)54的導(dǎo)電溝道。源極區(qū)52以及可選的主體區(qū)51電連接至第一節(jié)點(diǎn)(源極節(jié)點(diǎn))12。漏極區(qū)42電連接至第二節(jié)點(diǎn)(漏極節(jié)點(diǎn))13，而柵極電極53電連接至控制節(jié)點(diǎn)(柵極節(jié)點(diǎn))11。在圖9中僅示意地示出第一半導(dǎo)體器件I的這些單獨(dú)的節(jié)點(diǎn)。
[0104]在圖9中所示的實(shí)施例中，以及在本文下面說(shuō)明的實(shí)施例中，柵極電極53被實(shí)現(xiàn)為溝槽電極。即，柵極電極53位于溝槽中，該溝槽從第一表面101延伸進(jìn)入半導(dǎo)體主體。然而，這僅是示例。柵極電極也可以實(shí)現(xiàn)為在第一表面上方的平面柵極電極。
[0105]根據(jù)一個(gè)實(shí)施例，MOSFET包括多個(gè)晶體管單元50，其通過(guò)將源極區(qū)52連接至第一節(jié)點(diǎn)12以及通過(guò)將柵極電極53連接至控制節(jié)點(diǎn)11來(lái)并聯(lián)連接。此外，單獨(dú)的晶體管單元50可以共孚漂移區(qū)41和漏極區(qū)42 (如圖9所不)。
[0106]圖9中所示的晶體管可以實(shí)現(xiàn)為η型晶體管器件或P型晶體管器件。在η型晶體管器件中，源極區(qū)52和漂移區(qū)41是η摻雜的，而主體區(qū)51是ρ摻雜的。在ρ型晶體管器件中，單獨(dú)的器件區(qū)是與η型器件中對(duì)應(yīng)器件區(qū)互補(bǔ)摻雜的。此外，晶體管可以實(shí)現(xiàn)為MOSFET或IGBT。在MOSFET中，漏極區(qū)42具有與漂移區(qū)41相同的摻雜類型，而在IGBT中，漏極區(qū)42具有與漂移區(qū)41的摻雜互補(bǔ)的摻雜類型。此外，晶體管可以實(shí)現(xiàn)為增強(qiáng)器件(常關(guān)斷器件)或耗盡器件(常導(dǎo)通器件)。在常關(guān)斷器件中，主體區(qū)51鄰接在源極區(qū)52和漂移區(qū)41之間的柵極電介質(zhì)54。常導(dǎo)通器件包括與源極區(qū)52和漂移區(qū)41相同導(dǎo)電類型的沿在源極區(qū)42和漂移區(qū)41之間的柵極電介質(zhì)54的溝道區(qū)55。這類溝道區(qū)55在圖9中所示的晶體管單元之一中以虛線和點(diǎn)線示出。邊緣區(qū)120中的漂移區(qū)41的摻雜濃度可以對(duì)應(yīng)于內(nèi)區(qū)110中的摻雜濃度，或可以與其不同。參見圖9，晶體管還包括在接觸節(jié)點(diǎn)14和源極節(jié)點(diǎn)之間連接的整流器元件。接觸節(jié)點(diǎn)14在圖9中僅示意地示出。接觸節(jié)點(diǎn)14可以包括金屬化結(jié)構(gòu)、高摻雜多晶硅半導(dǎo)體材料等。在圖9中所示的實(shí)施例中，整流器元件實(shí)現(xiàn)為二極管并且包括在邊緣區(qū)120中的第二摻雜類型的摻雜區(qū)61。該摻雜區(qū)61與邊緣區(qū)120中的漂移區(qū)41形成pn結(jié)，并且在下文中將被稱為二極管區(qū)。在與漂移區(qū)形成pn結(jié)的這些區(qū)域中的摻雜區(qū)61的摻雜濃度例如在lE17cnT3和lE21cnT3之間。接觸節(jié)點(diǎn)14電連接至二極管區(qū)61。為了將接觸節(jié)點(diǎn)14電連接至二極管區(qū)61，二極管區(qū)61可以包括較高摻雜的接觸區(qū)65 (以點(diǎn)線示出)。
[0107]此外，接觸節(jié)點(diǎn)14和二極管區(qū)61分別電連接至漏極節(jié)點(diǎn)13。二極管區(qū)61和漏極節(jié)點(diǎn)13之間的電連接僅在圖9中示意地示出?？梢允褂贸Ｒ?guī)布線技術(shù)實(shí)現(xiàn)該電連接。
[0108]根據(jù)一個(gè)實(shí)施例，邊緣區(qū)120鄰接半導(dǎo)體主體100的邊緣表面103。在該實(shí)施例中，摻雜區(qū)61連接至接觸區(qū)62，接觸區(qū)62可以具有與漂移區(qū)41相同的摻雜類型或與其相反的摻雜類型。該接觸區(qū)位于第一表面或與邊緣表面103處或與邊緣表面103靠近。由于沿邊緣表面103的晶體缺陷，因此在半導(dǎo)體主體100中存在沿邊緣表面103的導(dǎo)電路徑(即使在這些情形中，在半導(dǎo)體主體的第一表面和第二表面之間存在阻斷pn結(jié))，使得沿邊緣表面103的電勢(shì)以及因此的接觸區(qū)62對(duì)應(yīng)于漏極區(qū)42的電勢(shì)。因此，從電學(xué)角度而言，將摻雜區(qū)61連接至接觸區(qū)等同于將摻雜區(qū)61分別連接至漏極區(qū)41和漏極節(jié)點(diǎn)。
[0109]摻雜區(qū)61和接觸區(qū)62之間的電連接63 (圖9中以點(diǎn)線示出)在圖9中僅是示意性地示出。該連接63可以使用金屬、高摻雜多晶半導(dǎo)體材料(諸如多晶硅)等實(shí)現(xiàn)。根據(jù)一個(gè)實(shí)施例，接觸區(qū)62的摻雜濃度高到足以提供在連接63和接觸區(qū)62之間的歐姆接觸。摻雜區(qū)61可以包括在如下區(qū)域中的較高摻雜的接觸區(qū)(未示出):在該區(qū)域中，較高摻雜的接觸區(qū)連接至連接63。根據(jù)一個(gè)實(shí)施例，該接觸區(qū)的摻雜濃度高到足以提供連接63和摻雜區(qū)61之間的歐姆接觸。連接63的摻雜濃度例如在lE18cm_3和lE21cm_3之間，而摻雜區(qū)61的摻雜濃度位于lE17cm_3和lE21cm_3之間。
[0110]根據(jù)一個(gè)實(shí)施例，摻雜區(qū)61通過(guò)電學(xué)電阻器64連接至漏極節(jié)點(diǎn)13。該電阻器可以在電連接63或?qū)诫s區(qū)61連接至漏極節(jié)點(diǎn)13的任何其它電連接中集成。根據(jù)一個(gè)實(shí)施例，電阻器是多晶硅電阻器。
[0111]摻雜區(qū)61和漂移區(qū)42之間的pn結(jié)形成在半導(dǎo)體器件I的漏極節(jié)點(diǎn)13和漂移區(qū)之間的如圖?中所示的整流器元件15。二極管區(qū)61與在主體區(qū)51和漂移區(qū)41之間的pn結(jié)間隔開。在本實(shí)施例中，二極管區(qū)61基本上在半導(dǎo)體主體100的側(cè)向方向上與該pn結(jié)間隔開，并且可以鄰接第一表面101。第一表面101是其中晶體管單元50在半導(dǎo)體主體100中所在的區(qū)域中的表面。
[0112]在下文中說(shuō)明在圖9中所示的第一半導(dǎo)體器件I的一種操作方式，以及更具體的連接至漏極節(jié)點(diǎn)13的二極管區(qū)61的一種操作方式。參見上面的說(shuō)明，第一半導(dǎo)體器件I可以在導(dǎo)通狀態(tài)和關(guān)斷狀態(tài)中操作。出于說(shuō)明的目的，假設(shè)第一半導(dǎo)體器件被實(shí)現(xiàn)為η型晶體管器件，以及在第二節(jié)點(diǎn)(漏極節(jié)點(diǎn))13和第一節(jié)點(diǎn)(源極節(jié)點(diǎn))12之間施加正的負(fù)載電壓VL1o
[0113]在導(dǎo)通狀態(tài)中，控制節(jié)點(diǎn)11和第一節(jié)點(diǎn)12之間的驅(qū)動(dòng)電壓Vdkvi的電平使得:通過(guò)沿柵極電介質(zhì)(在增強(qiáng)器件的情形中)生成在主體區(qū)51中的反型溝道，或者通過(guò)不耗盡溝道區(qū)55(在耗盡器件的情形下)，來(lái)使得柵極電極53引起源極區(qū)52和漂移區(qū)41之間的沿柵極電介質(zhì)54的導(dǎo)電溝道。在該操作模式中，負(fù)載路徑電壓Vu基本上由跨漂移區(qū)41的電壓降來(lái)給出，并且基本上由通過(guò)晶體管的電流限定。該負(fù)載路徑電壓相比于晶體管的電壓阻斷能力相對(duì)較低。例如，在導(dǎo)通狀態(tài)中的晶體管中負(fù)載路徑電壓的范圍在若干毫伏和數(shù)百毫伏之間，而電阻阻斷能力的范圍在數(shù)十V和數(shù)百V之間。在導(dǎo)通狀態(tài)中，基本上沒有電流流經(jīng)二極管區(qū)61，這是由于在二極管區(qū)61和漂移區(qū)42之間的pn結(jié)的正向電壓(當(dāng)半導(dǎo)體主體100由硅制成時(shí)，該正向電壓是約0.6V)。
[0114]在關(guān)斷狀態(tài)中，驅(qū)動(dòng)電壓Vdkvi使得:通過(guò)在主體區(qū)51(在增強(qiáng)器件中)不生成反型溝道，或者通過(guò)耗盡溝道區(qū)55 (在耗盡器件中)，來(lái)使得柵極電極53防止在源極區(qū)52和漂移區(qū)41之間的導(dǎo)電溝道。在該情形下，在第二節(jié)點(diǎn)13和第一節(jié)點(diǎn)12之間施加的電壓反向偏置在主體區(qū)51和漂移區(qū)41之間施加的pn結(jié)，使得空間電荷區(qū)(耗盡區(qū))擴(kuò)展進(jìn)在pn結(jié)處開始的漂移區(qū)41中。該空間電荷區(qū)隨著負(fù)載路徑電壓Vu的增加以及漂移區(qū)41中的背景(基礎(chǔ))摻雜的耗盡而更深地?cái)U(kuò)展進(jìn)入漂移區(qū)41。在圖9中，點(diǎn)線示意地示出了與在漂移區(qū)41中擴(kuò)展的耗盡區(qū)相關(guān)聯(lián)的電場(chǎng)的等位線。如圖9可見，在漏極區(qū)42的側(cè)向方向上，耗盡區(qū)不僅擴(kuò)展進(jìn)漂移區(qū)41，也擴(kuò)展進(jìn)邊緣區(qū)120。
[0115]在圖9中所示的實(shí)施例中，等位線被繪制為在內(nèi)區(qū)110和邊緣區(qū)120中具有相同距離。然而，這僅是出于說(shuō)明的目的。半導(dǎo)體器件I可以包括相比于在內(nèi)區(qū)中的電場(chǎng)減小在邊緣區(qū)120中的尤其沿第一表面101的電場(chǎng)的裝置。在此情形下，沿第一表面101的側(cè)向方向上的等位線在內(nèi)區(qū)中在豎直方向上更加間隔開。即，在關(guān)斷狀態(tài)中，Pn結(jié)和最大電勢(shì)(漏極電勢(shì))的位置之間的距離在內(nèi)區(qū)110中可以比在邊緣區(qū)120中更短。因此，在側(cè)向方向上的邊緣區(qū)120的尺度可以大于在pn結(jié)和漏極區(qū)42之間的最短距離。
[0116]第一半導(dǎo)體器件I具有對(duì)應(yīng)于如下最大負(fù)載路徑電壓的電壓阻斷能力:第一半導(dǎo)體器件I可以在關(guān)斷狀態(tài)下無(wú)需在雪崩擊穿介入之前耐受的最大負(fù)載路徑電壓。根據(jù)一個(gè)實(shí)施例，邊緣區(qū)120中的二極管區(qū)61的位置使得:當(dāng)施加最大電壓時(shí)，在漂移區(qū)中擴(kuò)展的耗盡區(qū)并不達(dá)到二極管區(qū)61。這可以通過(guò)合適地調(diào)整二極管區(qū)61和介于主體區(qū)51和漂移區(qū)41之間的pn結(jié)之間的距離來(lái)獲得。根據(jù)一個(gè)實(shí)施例，該pn結(jié)和二極管區(qū)61之間的(最短)距離長(zhǎng)于pn結(jié)和漏極區(qū)42之間的(最短)距離的100%。這也適用于下文說(shuō)明的第一半導(dǎo)體器件I的其它實(shí)施例?！捌茀^(qū)41在電流流動(dòng)方向上的尺度”是漂移區(qū)41在其中在第一半導(dǎo)體器件I的導(dǎo)通狀態(tài)下電流流經(jīng)漂移區(qū)的方向上的尺度。在圖9中所示的實(shí)施例中，以及在下面說(shuō)明的實(shí)施例中，電流流動(dòng)方向?qū)?yīng)于半導(dǎo)體主體100的豎直方向。根據(jù)一個(gè)實(shí)施例，Pn結(jié)和二極管區(qū)61之間的距離比pn結(jié)和漏極區(qū)42之間的(最短)距離的200%更短。下面說(shuō)明二極管區(qū)61的一種操作方式。出于說(shuō)明的目的，假設(shè)第一半導(dǎo)體器件處于關(guān)斷狀態(tài)，以及諸如由圖7中所示的第二半導(dǎo)體器件2產(chǎn)生的泄露電流之類的電流被驅(qū)入漏極節(jié)點(diǎn)13。該電流使得在漏極節(jié)點(diǎn)13處的電勢(shì)增加，直至正向偏置二極管區(qū)61和漂移區(qū)41之間的pn結(jié)。二極管區(qū)61繼而將少數(shù)電荷載流子注入漂移區(qū)41，漂移區(qū)41受與關(guān)斷狀態(tài)中耗盡區(qū)相關(guān)聯(lián)的電場(chǎng)迫使進(jìn)入連接至第一節(jié)點(diǎn)12的主體區(qū)51。因此，電流可以在第一半導(dǎo)體器件I的關(guān)斷狀態(tài)下經(jīng)由第二節(jié)點(diǎn)13、二極管區(qū)61、漂移區(qū)41、主體區(qū)51和第一節(jié)點(diǎn)12流動(dòng)，而不將第一半導(dǎo)體器件驅(qū)入雪崩模式(該模式是其中在漂移區(qū)41中出現(xiàn)雪崩擊穿的操作模式)。
[0117]雖然在圖9中示出了晶體管單元50的一個(gè)具體實(shí)施例,但是應(yīng)該注意,這僅是出于說(shuō)明的目的。可以使用任何類型的晶體管單元實(shí)現(xiàn)第一半導(dǎo)體器件。圖1lA和圖1lB示出了晶體管單元50的兩個(gè)其它實(shí)施例。在這些實(shí)施例中，除了主體區(qū)51、源極區(qū)52、柵極電極53和柵極電介質(zhì)54之外，晶體管單兀50還包括場(chǎng)電極56,場(chǎng)電極56延伸進(jìn)入漂移區(qū)41并且通過(guò)場(chǎng)電極電介質(zhì)57與漂移區(qū)41介電絕緣。場(chǎng)電極56可以連接至第一節(jié)點(diǎn)(源極節(jié)點(diǎn))12或控制節(jié)點(diǎn)(柵極節(jié)點(diǎn))11。然而，這些連接并不在圖1lA和圖1lB中明確示出。
[0118]提供場(chǎng)電極56的目的在于當(dāng)晶體管處于關(guān)斷狀態(tài)時(shí)(即當(dāng)耗盡區(qū)擴(kuò)展進(jìn)漂移區(qū)41時(shí))提供相反電荷給漂移區(qū)41中的摻雜劑電荷。因此，可以以比常規(guī)器件更高的摻雜濃度來(lái)實(shí)現(xiàn)漂移區(qū)41而無(wú)需場(chǎng)電極，以便減小MOS晶體管的導(dǎo)通電阻。
[0119]根據(jù)一個(gè)實(shí)施例，漂移區(qū)41包括分別與場(chǎng)電極56和場(chǎng)電極電介質(zhì)相鄰的第一漂移區(qū)分區(qū)41A和在場(chǎng)電極電介質(zhì)和漏極區(qū)(在圖1中未示出)之間的第二漂移區(qū)分區(qū)41B。在這些實(shí)施例中，第二漂移區(qū)分區(qū)41B具有比第一漂移區(qū)分區(qū)41A更低的摻雜濃度。
[0120]圖12示出了第一半導(dǎo)體器件I的邊緣區(qū)120的另一實(shí)施例。該邊緣區(qū)可以在本文前述的第一半導(dǎo)體器件中的任一第一半導(dǎo)體器件中運(yùn)用。在該實(shí)施例中，邊緣區(qū)120包括至少兩個(gè)溝槽，這兩個(gè)溝槽均包括場(chǎng)電極65^65"場(chǎng)電極65f654通過(guò)場(chǎng)電極電介質(zhì)64r644與漂移區(qū)41電絕緣。摻雜類型與漂移區(qū)41的摻雜類型互補(bǔ)的若干摻雜區(qū)62^62^中的每個(gè)摻雜區(qū)在內(nèi)區(qū)(在圖12中未示出)方向上與場(chǎng)電極電介質(zhì)之一相鄰?？蛇x地，每個(gè)場(chǎng)電極65^655電連接(在圖12中以點(diǎn)線示出)至在內(nèi)區(qū)110的方向上與場(chǎng)電極65^65^相鄰的摻雜區(qū)62^62；^。根據(jù)另一實(shí)施例,場(chǎng)電極651- 654在電學(xué)上浮置。S卩，它們并未電連接至第一半導(dǎo)體器件I的端子或半導(dǎo)體區(qū)域之一。
[0121]參見圖12，二極管區(qū)61位于邊緣區(qū)120中，使得具有場(chǎng)電極65^655的每個(gè)溝槽被布置在二極管區(qū)61和內(nèi)區(qū)之間。根據(jù)一個(gè)實(shí)施例，二極管區(qū)61鄰接最外場(chǎng)電極溝槽，該溝槽是與內(nèi)區(qū)距離最遠(yuǎn)的溝槽(在圖12中示出為具有場(chǎng)電極654和場(chǎng)電極電介質(zhì)644的溝槽)。
[0122]具有場(chǎng)電極65^654和對(duì)應(yīng)場(chǎng)電極電介質(zhì)64-61的溝槽可以均具有圍繞內(nèi)區(qū)110的環(huán)的形式。環(huán)可以是矩形(可選地具有圓化拐角)、多邊形、橢圓形、圓形等。根據(jù)另一實(shí)施例，溝槽是伸長(zhǎng)的溝槽，其中這些伸長(zhǎng)的溝槽中的四個(gè)或更多個(gè)形成環(huán)結(jié)構(gòu)，該環(huán)結(jié)構(gòu)包圍內(nèi)區(qū)。圖13示意地示出了圍繞內(nèi)區(qū)110的一個(gè)“環(huán)”的這些伸長(zhǎng)溝槽中的四個(gè)中的兩個(gè)的俯視圖。圖12中所示的環(huán)是最外環(huán)，S卩，與二極管區(qū)61相鄰的環(huán)?？梢?在所示的最外環(huán)和內(nèi)區(qū)110之間)以相同方式實(shí)現(xiàn)其它“環(huán)”。在圖10中，在這些伸長(zhǎng)的溝槽的每個(gè)中，65i表不場(chǎng)電極,而64i表不對(duì)應(yīng)的場(chǎng)電極電介質(zhì)。參見圖13,伸長(zhǎng)的溝槽在環(huán)結(jié)構(gòu)的拐角區(qū)域中間隔開?！肮战菂^(qū)域”是兩個(gè)伸長(zhǎng)的溝槽相鄰的區(qū)域。一個(gè)環(huán)結(jié)構(gòu)的兩個(gè)伸長(zhǎng)的溝槽之間的最短距離可以與圖12中所示的兩個(gè)相鄰的環(huán)結(jié)構(gòu)的溝槽之間的距離不同。二極管區(qū)61通過(guò)溝槽(未示出)或通過(guò)分別與區(qū)域62,和二極管區(qū)61的摻雜類型互補(bǔ)的摻雜類型的67i (未不出)而與摻雜區(qū)62i間隔開。
[0123]參見圖13，二極管區(qū)61可以具有環(huán)的形式。該環(huán)可以與伸長(zhǎng)溝槽(如圖所示)相鄰。根據(jù)另一實(shí)施例(未示出)，二極管區(qū)61與伸長(zhǎng)的溝槽間隔開。根據(jù)圖14中所示的另一實(shí)施例，二極管區(qū)包括伸長(zhǎng)的區(qū)域，該區(qū)域在拐角區(qū)域中間隔開。這些伸長(zhǎng)的區(qū)域可以鄰接溝槽(如圖所示)，或與溝槽間隔開(未示出)。
[0124]參見圖12，可選地，可以具有與位于溝槽下方的漂移區(qū)41互補(bǔ)的摻雜類型的摻雜半導(dǎo)體區(qū)域661- 664，該溝槽具有場(chǎng)電極65^65；^和場(chǎng)電極電介質(zhì)65^65；^。根據(jù)一個(gè)實(shí)施例，這些區(qū)域661- 664的摻雜濃度使得在半導(dǎo)體器件的關(guān)斷狀態(tài)下這些半導(dǎo)體區(qū)域66廠664可以完全耗盡。根據(jù)一個(gè)實(shí)施例，這些半導(dǎo)體區(qū)域66^61浮置。雖然圖12示出了在每個(gè)溝槽下方的摻雜區(qū)661- 664，但是這僅是示例。根據(jù)一個(gè)實(shí)施例，與圖12中所示的區(qū)域661- 664之一對(duì)應(yīng)的摻雜區(qū)位于至少一個(gè)溝槽的下方，但不位于每個(gè)溝槽的下方。例如，摻雜區(qū)位于第一溝槽下方，該第一溝槽位于內(nèi)區(qū)110和第二溝槽之間，并且在第二溝槽下方每一這類摻雜區(qū)。
[0125]在之前描述的實(shí)施例中，二極管區(qū)61位于半導(dǎo)體器件的邊緣區(qū)120中，其中邊緣區(qū)120包圍內(nèi)區(qū)110。在內(nèi)區(qū)110中，定位諸如晶體管單元之類的有源器件區(qū)。與內(nèi)區(qū)類似的二極管區(qū)61可以以環(huán)形方式包圍內(nèi)區(qū)110。然而，這僅是示例。根據(jù)另一實(shí)施例，二極管區(qū)以島狀方式實(shí)現(xiàn)，以便不形成圍繞內(nèi)區(qū)110的環(huán)?？梢蕴峁┚B接至漏極節(jié)點(diǎn)13的這些島狀二極管區(qū)的一個(gè)或多個(gè)。
[0126]在前文所述的實(shí)施例中，二極管區(qū)61布置在第一半導(dǎo)體器件I的半導(dǎo)體主體100的邊緣區(qū)120中。然而，參見下文的說(shuō)明，在邊緣區(qū)61中實(shí)現(xiàn)二極管區(qū)61僅是一個(gè)示例。
[0127]在具有圖1lA和圖1lB中所示的拓?fù)涞陌雽?dǎo)體器件中，二極管區(qū)61可以位于與主體區(qū)51間隔開的臺(tái)面區(qū)域130中。圖15顯示了在圖8中所示的截面A - A中的這類臺(tái)面區(qū)域130的豎直截面圖。該截面A-A在臺(tái)面區(qū)域130的縱向方向上切割通過(guò)臺(tái)面區(qū)域130。在圖15中，參考標(biāo)記57指示場(chǎng)電極電介質(zhì)57的下端，其對(duì)應(yīng)于形成臺(tái)面區(qū)域130的溝槽的下端。如圖15可見，主體區(qū)51 (以及在主體區(qū)51中布置的源極區(qū)52)并不沿臺(tái)面區(qū)域130的完整長(zhǎng)度延伸。二極管區(qū)61位于在半導(dǎo)體主體100的側(cè)向方向上與主體區(qū)51間隔開并且鄰接第一表面101的臺(tái)面區(qū)域130中。根據(jù)一個(gè)實(shí)施例，在每個(gè)臺(tái)面區(qū)域130中具有一個(gè)主體區(qū)51。如圖15所示，該主體區(qū)具有與二極管區(qū)61遠(yuǎn)離的縱向端。
[0128]根據(jù)另一實(shí)施例，如圖16所示，主體區(qū)51包括在臺(tái)面區(qū)域130中的至少兩個(gè)主體區(qū)分區(qū)。在該實(shí)施例中，二極管區(qū)61布置在這兩個(gè)主體區(qū)分區(qū)之間并且在半導(dǎo)體主體的側(cè)向方向上與這兩個(gè)主體區(qū)分區(qū)中的每個(gè)間隔開。在圖15和圖16中所示的每個(gè)實(shí)施例中，主體區(qū)51和二極管區(qū)之間的(最短)距離如前所述。即，該距離比主體區(qū)52和漏極區(qū)41之間的(最短)距離的100%更長(zhǎng)。
[0129]參見圖15和圖16，主體區(qū)51或一個(gè)主體區(qū)分區(qū)51分別可以包括一個(gè)源極區(qū)52。根據(jù)另一實(shí)施例(在圖15和圖16中以點(diǎn)線示出)，具有若干源極區(qū)，該源極區(qū)間隔開并且均連接至第一負(fù)載端子12。負(fù)載端子12可以連接至在源極區(qū)52之間的分區(qū)中的主體區(qū)51?？蛇x地，具有在源極區(qū)52之間的更高摻雜的主體接觸區(qū)51’，以及第一負(fù)載端子連接至這些接觸區(qū)51’。
[0130]根據(jù)一個(gè)實(shí)施例，半導(dǎo)體器件包括多個(gè)半導(dǎo)體臺(tái)面區(qū)域，其中每個(gè)臺(tái)面區(qū)域包括至少一個(gè)主體區(qū)51和在每個(gè)主體區(qū)51中的至少一個(gè)源極區(qū)52。根據(jù)一個(gè)實(shí)施例，具有在至少一個(gè)臺(tái)面區(qū)域但是少于所有臺(tái)面區(qū)域中的二極管區(qū)61。根據(jù)另一實(shí)施例，具有在每個(gè)臺(tái)面區(qū)域中的二極管區(qū)61。具有兩個(gè)或更多的二極管區(qū)的情形中，這些二極管區(qū)61中的每個(gè)連接至第一半導(dǎo)體器件I的漏極節(jié)點(diǎn)13。
[0131]圖17示出了串疊式電路3的又一實(shí)施例。在該實(shí)施例中，串疊式電路3包括一個(gè)第一半導(dǎo)體器件I和若干第二半導(dǎo)體器件- 2n。這些第二半導(dǎo)體器件- 2n中的每個(gè)包括控制節(jié)點(diǎn)- 21n和在第一節(jié)點(diǎn)221- 22n和第二節(jié)點(diǎn)231- 23n之間的負(fù)載路徑。第二半導(dǎo)體器件- 2n的負(fù)載路徑串聯(lián)連接，并且與第一半導(dǎo)體器件I的負(fù)載路徑串聯(lián)連接。由第一半導(dǎo)體器件I的負(fù)載路徑和第二半導(dǎo)體器件- 2n的負(fù)載路徑形成的串聯(lián)電路在串疊式電路3的負(fù)載節(jié)點(diǎn)32、33之間連接。第一半導(dǎo)體器件I實(shí)現(xiàn)為η型晶體管器件，在圖14中所示的實(shí)施例中具體為η型MOSFET。然而，這僅是一個(gè)示例，任何其它類型的晶體管器件也可以用作第一半導(dǎo)體器件I。
[0132]在該實(shí)施例中，第二半導(dǎo)體器件21的負(fù)載路徑直接連接至第一半導(dǎo)體器件I的負(fù)載路徑，第二半導(dǎo)體器件21的負(fù)載路徑接收第一半導(dǎo)體器件I的負(fù)載路徑電壓作為驅(qū)動(dòng)電壓，等等。在圖17中所示的實(shí)施例中，具有η = 3個(gè)第二半導(dǎo)體器件。然而，這僅是示例?？梢匀我獾剡x擇串聯(lián)連接的第二半導(dǎo)體器件的數(shù)目。第一半導(dǎo)體器件I和各個(gè)第二半導(dǎo)體器件2r2n可以具有相對(duì)低的電壓阻斷能力，諸如在1V和40V之間。然而，通過(guò)將多個(gè)第二半導(dǎo)體器件21-2n串聯(lián)連接，串疊式電路3可以具有相對(duì)高的總的電壓阻斷能力，諸如數(shù)百V?？偟碾妷鹤钄嗄芰旧蠈?duì)應(yīng)于串聯(lián)連接的第一和第二半導(dǎo)體器件I
阻斷能力的總和。
[0133]可以如前文關(guān)于第一半導(dǎo)體器件I所說(shuō)明地實(shí)現(xiàn)圖7中所示的第二半導(dǎo)體器件以及每個(gè)第二半導(dǎo)體器件。根據(jù)一個(gè)實(shí)施例，這些第二半導(dǎo)體器件- 22是耗盡M0SFET，更具體是η型耗盡MOSFET。
[0134]參見圖7和圖17，第二半導(dǎo)體器件的負(fù)載路徑直接連接至串疊式電路3的第二節(jié)點(diǎn)33。圖7中所示的第二器件2和圖17中所示的第二器件2n可以實(shí)現(xiàn)為具有二極管區(qū)，或者不具有二極管區(qū)。在后者的情形中，第二器件的設(shè)計(jì)可以對(duì)應(yīng)于第一器件I的設(shè)計(jì)，其中不同之處在于省略二極管區(qū)61。在圖17中所示的實(shí)施例中，第一半導(dǎo)體器件I和至少第二半導(dǎo)體器件2r23被實(shí)現(xiàn)為具有內(nèi)部二極管(由二極管15、251-253表示)，以便能夠接收泄露電流而不在雪崩模式中操作。
[0135]空間關(guān)系術(shù)語(yǔ)，諸如“下方”、“之下”、“之上”、“上方”的等，用于描述說(shuō)明一個(gè)元件相對(duì)于第二元件的定位。這些術(shù)語(yǔ)旨在包含除在附圖中描繪的定位之外的器件的不同定位。此外，術(shù)語(yǔ)“第一”、“第二”等也用于描述各種元件、區(qū)域、分區(qū)等，并且不旨在限制。類似的術(shù)語(yǔ)在全文中指代類似的元件。
[0136]如本文所用，術(shù)語(yǔ)“具有”、“包含”、“包括”、“涵蓋”等是開放式術(shù)語(yǔ)，其指示所述的元件或特征的存在，但是并不排除附加的元件或特征。“一個(gè)”、“一種”以及“所述”旨在包括復(fù)數(shù)和單數(shù)，除非在本文中另有說(shuō)明。
[0137]考慮到上述變化和應(yīng)用的范圍，應(yīng)該理解，本發(fā)明不限于前面的描述，而是由所附附圖限制。相反，本發(fā)明僅由所附的權(quán)利要求書和其法律上的等同物限制。
[0138]上述描述使用具體實(shí)施例以公開本發(fā)明，包括最佳實(shí)施例，并且使得本領(lǐng)域技術(shù)人員能夠制作和使用本發(fā)明。雖然已經(jīng)在各種具體實(shí)施例描述了本發(fā)明，但是本領(lǐng)域技術(shù)人員將意識(shí)到本發(fā)明可以使用在權(quán)利要求書的精神和范圍內(nèi)的修改實(shí)踐。尤其，上述實(shí)施例中的相互非排除特征可以彼此組合?？蓪＠姆秶蓹?quán)利要求書限定，并且可以包括本領(lǐng)域技術(shù)人員想到的其它示例。這類其它示例旨在位于權(quán)利要求書的范圍內(nèi)。如果他們具有與在權(quán)利要求書的字面語(yǔ)言并無(wú)不同的結(jié)構(gòu)元素，或者如果它們包括與權(quán)利要求書的字面語(yǔ)言并無(wú)實(shí)質(zhì)不同的等同結(jié)構(gòu)元素。
[0139]本文描述的各種示例實(shí)施例的特征可以彼此組合，除非另有說(shuō)明。
[0140]雖然本文已經(jīng)示出和描述了具體實(shí)施例，但是本領(lǐng)域技術(shù)人員可以理解，各種替換和/或等同實(shí)現(xiàn)方式可以替換所示出和描述的具體實(shí)施例，而不偏離本發(fā)明的范圍。本申請(qǐng)旨在覆蓋本文所述的具體實(shí)施例的任何適配或變化。此外，本發(fā)明旨在由所附的權(quán)利要求書及其等同方式限制。
【權(quán)利要求】
1.一種半導(dǎo)體器件，包括: 半導(dǎo)體主體； 至少一個(gè)晶體管單元，所述至少一個(gè)晶體管單元包括源極區(qū)、漂移區(qū)、將所述源極區(qū)與所述漂移區(qū)分開的主體區(qū)，以及在所述半導(dǎo)體主體中的漏極區(qū)，以及柵極電極，通過(guò)柵極電介質(zhì)將所述柵極電極與所述主體區(qū)電絕緣； 源極節(jié)點(diǎn)，連接至所述源極區(qū)和所述主體區(qū)； 接觸節(jié)點(diǎn)，與所述主體區(qū)和所述漏極區(qū)間隔開并且電連接至所述漏極區(qū)；以及 整流器元件，在所述接觸節(jié)點(diǎn)和所述源極節(jié)點(diǎn)之間形成。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件， 其中所述源極區(qū)和所述漏極區(qū)在所述半導(dǎo)體主體的豎直方向上遠(yuǎn)離，以及 其中所述接觸節(jié)點(diǎn)在所述半導(dǎo)體主體的側(cè)向方向上與所述主體區(qū)遠(yuǎn)離。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件， 其中所述接觸節(jié)點(diǎn)在所述半導(dǎo)體主體的所述豎直方向上與所述漏極區(qū)遠(yuǎn)離。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件， 其中所述接觸節(jié)點(diǎn)經(jīng)由電阻器連接至所述漏極區(qū)。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件， 其中所述電阻器形成在所述半導(dǎo)體主體的表面上。
6.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件， 其中所述接觸節(jié)點(diǎn)經(jīng)由所述半導(dǎo)體主體的邊緣表面連接至所述漏極區(qū)。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述接觸節(jié)點(diǎn)與所述半導(dǎo)體主體的邊緣表面間隔開。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述整流器元件包括: 摻雜的第一半導(dǎo)體區(qū)，其摻雜類型與所述漂移區(qū)的摻雜類型互補(bǔ)，其中所述第一摻雜的半導(dǎo)體區(qū)與所述漂移區(qū)形成Pn結(jié)。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中所述第一半導(dǎo)體區(qū)連接至所述接觸節(jié)點(diǎn)。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述整流器器件包括: 第一摻雜的半導(dǎo)體區(qū)，其摻雜類型與所述漂移區(qū)的摻雜類型互補(bǔ)， 第二摻雜的半導(dǎo)體區(qū)，其摻雜類型與所述漂移區(qū)的摻雜類型相同，并且比所述漂移區(qū)更高地?fù)诫s； 其中所述第一半導(dǎo)體區(qū)和所述第二半導(dǎo)體區(qū)形成Pn結(jié)。
11.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中所述第一半導(dǎo)體區(qū)連接至所述接觸節(jié)點(diǎn)。
12.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，包括并聯(lián)連接的多個(gè)晶體管單元。
13.—種電子電路,包括: 第一半導(dǎo)體器件，包括在源極節(jié)點(diǎn)和漏極節(jié)點(diǎn)之間的負(fù)載路徑、控制節(jié)點(diǎn)、和在接觸節(jié)點(diǎn)和源極節(jié)點(diǎn)之間形成的內(nèi)部整流器元件，其中所述接觸節(jié)點(diǎn)在所述第一半導(dǎo)體器件的半導(dǎo)體主體中與漏極區(qū)和主體區(qū)間隔開； 第二半導(dǎo)體器件，包括在漏極節(jié)點(diǎn)和源極節(jié)點(diǎn)之間的負(fù)載路徑以及控制節(jié)點(diǎn)， 其中所述第一半導(dǎo)體器件和所述第二半導(dǎo)體器件的負(fù)載路徑串聯(lián)連接，以及其中所述第二半導(dǎo)體器件的所述控制節(jié)點(diǎn)耦合至所述第一半導(dǎo)體器件的所述源極節(jié)點(diǎn)。
14.根據(jù)權(quán)利要求13所述的電子電路， 其中所述第二半導(dǎo)體器件還包括在接觸節(jié)點(diǎn)和所述第二半導(dǎo)體器件的所述源極節(jié)點(diǎn)之間形成的內(nèi)部整流器元件，其中所述接觸節(jié)點(diǎn)在所述第二半導(dǎo)體器件的半導(dǎo)體主體中與漏極區(qū)和主體區(qū)間隔開；以及 其中所述電子電路還包括第三半導(dǎo)體器件，所述第三半導(dǎo)體器件包括在漏極節(jié)點(diǎn)和源極節(jié)點(diǎn)之間的負(fù)載路徑和控制節(jié)點(diǎn)， 其中所述第二半導(dǎo)體器件和所述第三半導(dǎo)體器件的負(fù)載路徑串聯(lián)連接，以及其中所述第三半導(dǎo)體器件的所述控制節(jié)點(diǎn)耦合至所述第二半導(dǎo)體器件的所述源極節(jié)點(diǎn)。
15.—種電子電路,包括: 第一場(chǎng)效應(yīng)晶體管，具有源極節(jié)點(diǎn)、漏極節(jié)點(diǎn)和柵極節(jié)點(diǎn)，其中所述第一場(chǎng)效應(yīng)晶體管是常關(guān)斷晶體管； 第二場(chǎng)效應(yīng)晶體管，具有源極節(jié)點(diǎn)、漏極節(jié)點(diǎn)和柵極節(jié)點(diǎn)，所述第二場(chǎng)效應(yīng)晶體管與所述第一場(chǎng)效應(yīng)晶體管串聯(lián)連接，其中所述第二場(chǎng)效應(yīng)晶體管是常導(dǎo)通晶體管；以及 控制單元，耦合至所述第一場(chǎng)效應(yīng)晶體管的所述漏極節(jié)點(diǎn)以及所述第二場(chǎng)效應(yīng)晶體管的所述柵極節(jié)點(diǎn)，以及可操作為如果所述第一場(chǎng)效應(yīng)晶體管的所述漏極節(jié)點(diǎn)和所述源極節(jié)點(diǎn)之間的電壓的電壓電平超過(guò)高電壓電平則阻斷所述第二場(chǎng)效應(yīng)晶體管。
16.根據(jù)權(quán)利要求15所述的電子電路，其中所述第一場(chǎng)效應(yīng)晶體管和所述第二場(chǎng)效應(yīng)晶體管連接以形成串疊式電路。
17.根據(jù)權(quán)利要求15所述的電子電路，其中所述第一場(chǎng)效應(yīng)晶體管選自包括如下項(xiàng)的組:n 溝道 MOSFET、超結(jié)晶體管、MISFET、IGBT、JFET 和 HEMT。
18.根據(jù)權(quán)利要求15所述的電子電路，其中所述第二場(chǎng)效應(yīng)晶體管選自包括如下項(xiàng)的組:n 溝道 MOSFET、JFET 和 HEMT。
19.根據(jù)權(quán)利要求15所述的電子電路，其中第一限壓元件并聯(lián)連接至所述第一場(chǎng)效應(yīng)晶體管的源極-漏極路徑。
20.根據(jù)權(quán)利要求15所述的電子電路，其中第二限壓元件并聯(lián)連接至所述第二場(chǎng)效應(yīng)晶體管的源極-漏極路徑。
21.根據(jù)權(quán)利要求15所述的電子電路，其中所述控制單元包括齊納二極管和電阻器，在所述第一場(chǎng)效應(yīng)晶體管的所述漏極節(jié)點(diǎn)和所述源極節(jié)點(diǎn)之間串聯(lián)連接，其中在所述齊納二極管和所述電阻器之間的電路節(jié)點(diǎn)耦合至所述第二場(chǎng)效應(yīng)晶體管的所述柵極節(jié)點(diǎn)。
22.根據(jù)權(quán)利要求21所述的電子電路，其中所述齊納二極管和所述電阻器是分立電路器件。
23.根據(jù)權(quán)利要求21所述的電子電路，其中所述第一場(chǎng)效應(yīng)晶體管、所述第二場(chǎng)效應(yīng)晶體管、所述齊納二極管和所述電阻器被布置在共同的多芯片封裝體內(nèi)。
24.根據(jù)權(quán)利要求15所述的電子電路，其中所述第二場(chǎng)效應(yīng)晶體管的所述源極節(jié)點(diǎn)和所述第一場(chǎng)效應(yīng)晶體管的所述漏極節(jié)點(diǎn)電連接至共同節(jié)點(diǎn)，以及其中所述第一場(chǎng)效應(yīng)晶體管的所述源極節(jié)點(diǎn)連接至第一電源端子，并且所述第二場(chǎng)效應(yīng)晶體管的所述漏極節(jié)點(diǎn)連接至第二電源端子。
25.—種半導(dǎo)體器件,包括 單元區(qū)、邊緣表面、以及布置在所述邊緣表面和所述單元區(qū)之間的邊緣端接區(qū)； 第一場(chǎng)效應(yīng)晶體管，具有源極節(jié)點(diǎn)、漏極節(jié)點(diǎn)和柵極節(jié)點(diǎn)； 齊納二極管和電阻器，在所述第一場(chǎng)效應(yīng)晶體管的所述漏極節(jié)點(diǎn)和所述源極節(jié)點(diǎn)之間串聯(lián)連接，其中所述齊納二極管和所述電阻器集成在所述邊緣端接區(qū)中；以及 第二場(chǎng)效應(yīng)晶體管，具有源極節(jié)點(diǎn)、漏極節(jié)點(diǎn)和柵極節(jié)點(diǎn)； 其中所述第二場(chǎng)效應(yīng)晶體管的所述源極節(jié)點(diǎn)連接至所述第一場(chǎng)效應(yīng)晶體管的所述漏極節(jié)點(diǎn)； 其中所述齊納二極管和所述電阻器共用的電路節(jié)點(diǎn)耦合至所述第二場(chǎng)效應(yīng)晶體管的所述柵極節(jié)點(diǎn)。
26.根據(jù)權(quán)利要求25所述的半導(dǎo)體器件，其中所述電阻器被提供為多晶硅n+/n-/n+結(jié)構(gòu)，所述多晶硅n+/n-/n+結(jié)構(gòu)被嵌入在所述邊緣端接區(qū)中的電介質(zhì)層中。
27.根據(jù)權(quán)利要求25所述的半導(dǎo)體器件，其中所述齊納二極管包括與p+區(qū)形成pn結(jié)的η阱區(qū)，以及其中所述η阱區(qū)和所述ρ+區(qū)被嵌入在所述邊緣端接區(qū)中。
28.根據(jù)權(quán)利要求27所述的高電壓半導(dǎo)體開關(guān)，其中所述齊納二極管的擊穿電壓由所述η阱區(qū)的摻雜水平限定。
29.根據(jù)權(quán)利要求25所述的高電壓半導(dǎo)體開關(guān)，還包括漏極金屬化結(jié)構(gòu)，所述漏極金屬化結(jié)構(gòu)與所述第一場(chǎng)效應(yīng)晶體管的所述漏極節(jié)點(diǎn)電連接。
30.一種方法，包括: 提供具有第一晶體管和第二晶體管的串聯(lián)電路，所述第一晶體管包括源極節(jié)點(diǎn)、漏極節(jié)點(diǎn)和柵極節(jié)點(diǎn)，以及所述第二晶體管包括源極節(jié)點(diǎn)、漏極節(jié)點(diǎn)和柵極節(jié)點(diǎn)，其中所述第二晶體管的所述源極節(jié)點(diǎn)耦合至所述第一晶體管的所述漏極節(jié)點(diǎn)； 在所述第二晶體管的所述漏極節(jié)點(diǎn)和所述第一晶體管的所述源極節(jié)點(diǎn)之間施加電壓； 以正常模式操作所述串聯(lián)電路，在所述正常模式中，所述第一晶體管基于在所述柵極節(jié)點(diǎn)處接收的信號(hào)來(lái)導(dǎo)通和關(guān)斷，以及如果在所述第一晶體管的所述漏極節(jié)點(diǎn)處的電壓低于預(yù)定的電壓電平則所述第二晶體管導(dǎo)通；以及 以保護(hù)模式操作所述串聯(lián)電路，在所述保護(hù)模式中，所述第一晶體管基于在所述柵極節(jié)點(diǎn)處接收的信號(hào)來(lái)關(guān)斷，以及如果在所述第一晶體管的所述漏極節(jié)點(diǎn)處的電壓在所述預(yù)定的電壓電平之上則所述第二晶體管關(guān)斷。
31.根據(jù)權(quán)利要求30所述的方法，其中所述第一晶體管是增強(qiáng)模式場(chǎng)效應(yīng)晶體管，并且所述第二晶體管是耗盡模式場(chǎng)效應(yīng)晶體管。
32.根據(jù)權(quán)利要求30所述的方法，還包括提供連接至所述耗盡模式場(chǎng)效應(yīng)晶體管的所述柵極節(jié)點(diǎn)的控制單元，其中所述控制單元被配置成基于在所述增強(qiáng)模式場(chǎng)效應(yīng)晶體管的所述漏極節(jié)點(diǎn)處的電壓將所述串聯(lián)電路從所述正常操作模式切換至所述保護(hù)模式。
33.根據(jù)權(quán)利要求30所述的方法，還包括: 由所述控制單元獲取所述第一晶體管的漏極-源極電壓；以及 基于所獲取的漏極-源極電壓由所述控制單元提供控制信號(hào)給所述第二晶體管的所述柵極。
【文檔編號(hào)】H01L21/77GK104347620SQ201410392089
【公開日】2015年2月11日 申請(qǐng)日期:2014年8月11日 優(yōu)先權(quán)日:2013年8月9日
【發(fā)明者】J·韋耶斯, F·希爾勒, A·毛德 申請(qǐng)人:英飛凌科技奧地利有限公司