半導(dǎo)體裝置制造方法
【專利摘要】本發(fā)明提供可抑制由半導(dǎo)體芯片的變形導(dǎo)致的連接凸起的畸變的半導(dǎo)體裝置。半導(dǎo)體裝置具備：第1半導(dǎo)體芯片，其具有第1主面和與第1主面相對向并設(shè)有第2電極的第2主面；第2半導(dǎo)體芯片，其具有設(shè)有與第2電極連接的第3電極的第3主面和與第3主面相對向的第4主面；第1隔片，其在第2、第3電極和第1、第2半導(dǎo)體芯片的外周面之間的區(qū)域配置，確保第1半導(dǎo)體芯片和第2半導(dǎo)體芯片的間隙。
【專利說明】半導(dǎo)體裝置
[0001] 相關(guān)申請
[0002] 本申請以日本專利申請2013-185861號（申請日：2013年9月9日）為基礎(chǔ)申請， 享受優(yōu)先權(quán)。本申請通過參照該基礎(chǔ)申請，包含該基礎(chǔ)申請的全部內(nèi)容。

【技術(shù)領(lǐng)域】
[0003] 本發(fā)明涉及層疊半導(dǎo)體芯片的半導(dǎo)體裝置。

【背景技術(shù)】
[0004] 具有在一個封裝內(nèi)密封層疊的多個半導(dǎo)體芯片的半導(dǎo)體裝置。這樣的半導(dǎo)體裝置 中，將半導(dǎo)體芯片以各個的電極露出的方式階梯狀錯開層疊，將各半導(dǎo)體芯片的電極用接 合線電氣連接。但是，近年來，在各半導(dǎo)體芯片的表面及背面設(shè)置連接凸起并通過連接該連 接凸起來電氣連接半導(dǎo)體芯片的技術(shù)得以開發(fā)并實用化。
[0005] 這樣的層疊多個半導(dǎo)體芯片的半導(dǎo)體裝置中，由于半導(dǎo)體裝置的小型化、薄型化， 半導(dǎo)體芯片的厚度非常薄，半導(dǎo)體芯片容易變形。因而，層疊半導(dǎo)體芯片時，半導(dǎo)體芯片變 形，在連接凸起容易產(chǎn)生畸變。若在連接凸起產(chǎn)生畸變，則連接凸起被破壞，可能產(chǎn)生半導(dǎo) 體芯片彼此不能電氣地、機械地連接的問題。


【發(fā)明內(nèi)容】

[0006] 本發(fā)明的實施方式的目的是提供可抑制半導(dǎo)體芯片的變形導(dǎo)致的連接凸起的畸 變的半導(dǎo)體裝置。
[0007] 實施方式的半導(dǎo)體裝置具備：第1半導(dǎo)體芯片，其具有第1主面和與第1主面對向 并設(shè)有第2電極的第2主面；第2半導(dǎo)體芯片，其具有設(shè)有與第2電極連接的第3電極的第 3主面和與第3主面對向的第4主面；第1隔片（spacer)，其在第2、第3電極和第1、第2 半導(dǎo)體芯片的外周面之間的區(qū)域配置，確保第1半導(dǎo)體芯片和第2半導(dǎo)體芯片的間隙。

【專利附圖】

【附圖說明】
[0008] 圖I(a)、（b)是實施方式的半導(dǎo)體裝置的構(gòu)成圖。
[0009] 圖2是實施方式的隔片的配置圖。
[0010] 圖3是比較例的隔片的配置圖。
[0011] 圖4(a)?（f)是實施方式的隔片及凸起電極的配置位置的示圖。
[0012] 圖5是凸起的崎變及半導(dǎo)體芯片的變形量的不圖。
[0013] 圖6(a)?（C)是實施方式的隔片配置的一例示圖。
[0014] 標號說明：
[0015] 100...半導(dǎo)體裝置，110…布線基板，111…夕卜部連接端子，112…凸起電極， 120-14(>..半導(dǎo)體芯片，12(^-1200?外周面，20(^-2000?外周面，121、122、131、132、141? 凸起電極，150…第1隔片，160…第2隔片，170…底部填充樹脂，180…密封樹脂，200…半導(dǎo) 體芯片，200A…外周面，202…凸起電極，B…焊料球。

【具體實施方式】
[0016] 以下，參照圖1到圖6說明半導(dǎo)體裝置的制造方法及半導(dǎo)體造裝置的實施方式。另 夕卜，各實施方式中，基本相同的構(gòu)成部位附上相同的符號，說明省略。但是，附圖是示意圖， 厚度和平面尺寸的關(guān)系、各層的厚度的比率等不同于現(xiàn)實。說明中表示上下等的方向的用 語指示以后述的半導(dǎo)體基板的電路形成面?zhèn)葹樯蠒r的相對方向，可能不同于以重力加速度 方向為基準的現(xiàn)實的方向。
[0017](實施方式）
[0018] 圖1是實施方式的半導(dǎo)體裝置100的構(gòu)成圖。圖I(a)是半導(dǎo)體裝置100的截面 圖，圖1(b)是圖1(a)的部分放大的截面圖。半導(dǎo)體裝置100是在一個封裝內(nèi)層疊密封多 個半導(dǎo)體芯片的MCP(multichippackage,多芯片封裝）構(gòu)造的半導(dǎo)體裝置。
[0019] 半導(dǎo)體裝置100具備布線基板110、半導(dǎo)體芯片120?140、第1隔片150、第2隔 片160、底部填充樹脂170、密封樹脂180。該實施方式的半導(dǎo)體裝置100是將3個半導(dǎo)體芯 片層疊的構(gòu)造，但是半導(dǎo)體芯片的層疊個數(shù)在2個以上就沒有特別限定。
[0020] 布線基板110是用于安裝半導(dǎo)體芯片120?140的基板。布線基板110的背面 (第1主面UlOR設(shè)有多個外部連接端子111，表面（第2主面）110H設(shè)有與半導(dǎo)體芯片 120連接的多個凸起電極112。在外部連接端子111涂敷焊料，形成焊料球B。
[0021] 半導(dǎo)體芯片120?140例如是存儲器芯片和/或控制器芯片。半導(dǎo)體芯片120的 背面（第1主面）120R，設(shè)有與布線基板110的凸起電極112連接的多個凸起電極121，表 面（第2主面）120H設(shè)有與半導(dǎo)體芯片130連接的多個凸起電極122。
[0022] 半導(dǎo)體芯片130的背面（第1主面）130R設(shè)有與半導(dǎo)體芯片120的凸起電極122 連接的凸起電極131，表面（第2主面）130H設(shè)有與半導(dǎo)體芯片140連接的凸起電極132。
[0023] 半導(dǎo)體芯片140的背面（第1主面）140R設(shè)有與半導(dǎo)體芯片130的凸起電極132 連接的凸起電極141。另外，圖1中，將3個半導(dǎo)體芯片層疊。因而，在最上級的半導(dǎo)體芯片 140的表面（第2主面）140H未設(shè)置凸起電極，但是也可以在半導(dǎo)體芯片140的表面（第2 主面）140H設(shè)置凸起電極。
[0024] 作為設(shè)置在半導(dǎo)體芯片120?140的各凸起電極121、122、131、132、141的構(gòu)成， 例示了焊料/焊料、Au/焊料、焊料/Au、Au/Au等的組合。作為形成各凸起電極121、122、 131、132、141的焊料，例示了采用在Sn添加&148^、111等的511合金的無？13焊料。作為 無Pb焊料的具體例，有Sn-Cu合金、Sn-Ag合金、Sn-Ag-Cu合金等。
[0025] 形成各凸起電極121、122、131、132、141的金屬也可以用&1、附、511、？(1、六8等取代 Au。這些金屬不限于單層膜，也可以采用多個金屬的層疊膜。各凸起電極121、122、131、132、 141的形狀可以采用半球狀和/或柱狀等的突起形狀，也可以采用襯墊的平坦形狀。作為各 凸起電極121、122、131、132、141的組合，有突起體彼此的組合、突起體和平坦體的組合等。
[0026] 第1、第2隔片150、160設(shè)置在布線基板110及半導(dǎo)體芯片120間、半導(dǎo)體芯片120 及半導(dǎo)體芯片130間、半導(dǎo)體芯片130及半導(dǎo)體芯片140間，使得布線基板110及半導(dǎo)體芯 片120的間隙、半導(dǎo)體芯片120及半導(dǎo)體芯片130的間隙、半導(dǎo)體芯片130及半導(dǎo)體芯片 140的間隙分別成為設(shè)定的凸起電極彼此的連接高度。
[0027] 第1、第2隔片150、160優(yōu)選由采用例如環(huán)氧樹脂、聚酰亞胺樹脂、丙烯酸樹脂、苯 酚樹脂等的熱固化性樹脂形成。第1、第2隔片150、160可以采用蝕刻技術(shù)和/或基于涂布 機（dispenser)的涂布技術(shù)形成，或者通過薄膜的粘接形成。涂布液狀的熱固化性樹脂組 合物，形成第1、第2隔片150、160時，優(yōu)選在粘接半導(dǎo)體芯片前預(yù)先形成半固化狀態(tài)?；?者，優(yōu)選采用速固化型的材料，縮短半導(dǎo)體芯片的粘接、連接時的時間。
[0028] 底部填充樹脂170分別填充布線基板110及半導(dǎo)體芯片120的間隙、半導(dǎo)體芯片 120及半導(dǎo)體芯片130的間隙、半導(dǎo)體芯片130及半導(dǎo)體芯片140的間隙。另外，通過在線 基板110及半導(dǎo)體芯片120的間隙、半導(dǎo)體芯片120及半導(dǎo)體芯片130的間隙、半導(dǎo)體芯片 130及半導(dǎo)體芯片140的間隙分別設(shè)置第1、第2隔片150、160,可以提高底部填充樹脂170 填充前的布線基板110及半導(dǎo)體芯片120?140間的連接強度。
[0029] 密封樹脂180是例如環(huán)氧樹脂，密封在布線基板110安裝的半導(dǎo)體芯片120? 140。
[0030] 圖2是該實施方式的第1、第2隔片150、160的配置位置的示圖。圖2表示在半導(dǎo) 體芯片120的表面（第2主面）120H設(shè)置的第1、第2隔片150、160的配置位置。
[0031] 如圖2所示，半導(dǎo)體芯片120俯視為矩形狀，具有4個外周面120A?120D。多個 凸起電極122沿半導(dǎo)體芯片120的外周面120A設(shè)有2列。
[0032] 第1隔片150配置在多個凸起電極122和離凸起電極122最近的外周面120A之 間且與半導(dǎo)體芯片120的外周面120A的距離Ll比與多個凸起電極122的距離L2短的位 置。另外，這里，距離Ll是從第1隔片150的外周面到外周面120A的最短距離。另外，距 離L2是從第1隔片150的外周面到凸起電極122的外周面的最短距離。
[0033] 如圖2所示，該實施方式中，在多個凸起電極122和離凸起電極122最近的外周面 120A之間，配置用于確保半導(dǎo)體芯片120和半導(dǎo)體芯片130的間隙的第1隔片150。因而， 壓接半導(dǎo)體芯片120和半導(dǎo)體芯片130時，可以抑制在半導(dǎo)體芯片120、130的外周附近產(chǎn) 生的變形。其結(jié)果，可以抑制半導(dǎo)體芯片120、130的變形導(dǎo)致的凸起電極122、131的畸變， 可以抑制凸起電極122U31的過度的損壞和/或凸起電極122U31間的連接故障（開路故 障）等的發(fā)生。
[0034] 而且，第1隔片150配置在與半導(dǎo)體芯片120的外周面120A的距離Ll比與多個 凸起電極122的距離L2短的位置。因而，可以更有效抑制在半導(dǎo)體芯片120U30的外周附 近產(chǎn)生的變形。
[0035] 另外，其他設(shè)置在半導(dǎo)體芯片130、140的第1、第2隔片150、160的配置位置也與 圖2所示的第1、第2隔片150U60的配置位置相同，因此重復(fù)說明省略。另外，效果也相 同。
[0036] 圖3是比較例的第1、第2隔片150、160的配置位置的示圖。圖3表示設(shè)置在半導(dǎo) 體芯片200的表面（第2主面）200H的第1、第2隔片150U60的配置位置。另外，與參照 圖1、圖2說明的構(gòu)成相同的構(gòu)成附上相同的符號，重復(fù)說明省略。
[0037] 如圖3所示，半導(dǎo)體芯片200俯視為矩形狀，具有4個外周面200A?200D。多個 凸起電極202沿半導(dǎo)體芯片200的外周面200A設(shè)有2列。
[0038] 如圖3所示，該實施方式中，在多個凸起電極202和離凸起電極202最近的外周面 200A之間沒有配置隔片。因而，向半導(dǎo)體芯片200壓接其他半導(dǎo)體芯片（未圖示）時，無法 抑制在半導(dǎo)體芯片200和/或其他半導(dǎo)體芯片的外周附近產(chǎn)生的變形。其結(jié)果，無法抑制 半導(dǎo)體芯片的變形導(dǎo)致的凸起電極202的畸變，可能發(fā)生凸起電極202的過度損壞和/或 與其他半導(dǎo)體芯片的凸起電極的連接故障（開路故障）等。
[0039] 接著，說明實施方式。
[0040]圖4是實施方式中的隔片S(與圖1的第1、第2隔片150、160相當）及凸起電極T(與圖1的凸起電極121、122、131、132、141相當）的配置位置的示圖。圖4(8)?圖4江） 分別是隔片S和凸起電極T的距離L為10μm，50μm，90μm，130μm，170μm，210μm的實 施方式。另外，圖4(f)在凸起電極T和半導(dǎo)體芯片的外周面0之間不存在隔片S。
[0041] 接著，對圖4(a)?圖4(f)，通過模擬求出層疊半導(dǎo)體芯片時在凸起電極T產(chǎn)生的 畸變及半導(dǎo)體芯片的變形量。
[0042] 圖5是圖4(a)?圖4(f)的各實施方式的模擬結(jié)果。圖5的左軸表示凸起電極T 的畸變（%)，右軸表示半導(dǎo)體芯片的變形量（μm)。凸起電極T的畸變是相對于凸起電極T 的基準（初始狀態(tài)的）長度呈現(xiàn)的凸起電極T內(nèi)的物質(zhì)點的變位。即，凸起電極T的畸變 是表示凸起電極T的變形的尺度。另外，半導(dǎo)體芯片的變形量以向上為正。
[0043] 如圖5所示，可知隨著隔片S和凸起電極T的距離L增大，凸起電極T的畸變（%) 及半導(dǎo)體芯片的變形量（μm)變大。另外，如圖4 (f)，可知在凸起電極T和半導(dǎo)體芯片的外 周面〇之間不存在隔片S時，半導(dǎo)體芯片的變形量（μm)急劇變大。
[0044] 圖6是實施方式的隔片的配置的示圖。該實施方式中，對于圖6(a)?圖6(c)所 示隔片S(與圖1的第1、第2隔片150U60相當）的配置，分別求出半導(dǎo)體芯片的翹曲的變 化率。圖6(a)?圖6(c)的"隔片的直徑"、"間距（配置間隔）"、"隔片的占有面積率"、"翹 曲的變化量"如表1所示。
[0045]表1
[0046]

【權(quán)利要求】
1. 一種半導(dǎo)體裝置，其特征在于，具備： 第1半導(dǎo)體芯片，其具有第1主面和與上述第1主面對向并設(shè)有第2電極的第2主面； 第2半導(dǎo)體芯片，其具有設(shè)有與上述第2電極連接的第3電極的第3主面和與上述第 3主面對向的第4主面；和 第1隔片，其在上述第2、第3電極和上述第1、第2半導(dǎo)體芯片的外周面之間的區(qū)域配 置，確保上述第1半導(dǎo)體芯片和上述第2半導(dǎo)體芯片的間隙。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 上述第2、第3電極沿著上述第1、第2半導(dǎo)體芯片的外周面設(shè)置， 上述第1隔片在上述第2、第3電極和離上述第2、第3電極最近的上述第1、第2半導(dǎo) 體芯片的外周面之間配置。
3. 根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于， 上述第1隔片配置在與上述第1、第2半導(dǎo)體芯片的外周面的距離比與上述第2、第3 電極的距離短的位置。
4. 根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于，具備： 第2隔片，其在上述第2、第3電極和上述第1、第2半導(dǎo)體芯片的外周面之間的區(qū)域以 外的區(qū)域配置，確保上述第1半導(dǎo)體芯片和上述第2半導(dǎo)體芯片的間隙。
【文檔編號】H01L25/00GK104425464SQ201410006596
【公開日】2015年3月18日 申請日期:2014年1月7日 優(yōu)先權(quán)日:2013年9月9日
【發(fā)明者】尾山幸史, 向田秀子, 福田昌利, 筑山慧至, 深山真哉 申請人:株式會社 東芝