具有降低的偏置溫度不穩(wěn)定性(bti)的器件的制作方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了半導(dǎo)體器件連同用于制造此類(lèi)器件的方法。在某些實(shí)施例中，半導(dǎo)體器件包括使用限制半導(dǎo)體器件在操作期間諸如由偏置溫度不穩(wěn)定性引起的閾值電壓偏移的金屬形成的源電極。在某些實(shí)施例中，半導(dǎo)體器件可基于碳化硅。
【專(zhuān)利說(shuō)明】具有降低的偏置溫度不穩(wěn)定性(BTI)的器件
【技術(shù)領(lǐng)域】
[0001]本文公開(kāi)的主題涉及半導(dǎo)體器件，并且更一般而言涉及提高半導(dǎo)體器件的穩(wěn)定性。
【背景技術(shù)】
[0002]對(duì)于諸如碳化硅(SiC)晶體管的半導(dǎo)體器件，偏置溫度不穩(wěn)定性(BTI)可引起器件性能相當(dāng)大的變化性。例如，當(dāng)在持續(xù)時(shí)間段上操作在諸如負(fù)偏置和/或高溫的特定條件下時(shí)，負(fù)偏置溫度不穩(wěn)定性(NBTI)可導(dǎo)致SiC器件的閾值電壓顯著改變或偏移。認(rèn)為SiC器件中的NBTI是界面電荷俘獲(例如，氧電荷)的結(jié)果，例如在持續(xù)時(shí)間段將器件操作在高溫以及在特定偏置條件下時(shí)可引起界面電荷俘獲。例如，SiC金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)在蒙受由于NBTI引起的組合的電壓和溫度應(yīng)力時(shí)可經(jīng)歷閾值電壓偏移。
[0003]在某些情況中，前述的NBTI可將SiC器件的閾值電壓偏移(例如，減少)到器件可在即使沒(méi)有施加?xùn)?源電壓的情況下變得導(dǎo)電的點(diǎn)，從而將常關(guān)器件變換成常開(kāi)器件。因此，NBTI顯著影響SiC器件的可靠性和性能。然而必須確定對(duì)SiC器件中的NBTI的工業(yè)可接受的解決方案。因此，尤其合乎需要的是減輕SiC器件中的NBTI問(wèn)題以便利用SiC可對(duì)某些系統(tǒng)和應(yīng)用提供的獨(dú)特操作特性(例如，更高的操作溫度、改進(jìn)的機(jī)械性質(zhì)、改進(jìn)的電性質(zhì)等)。

【發(fā)明內(nèi)容】

[0004]在一個(gè)實(shí)施例中，提供用于制造半導(dǎo)體器件的方法。根據(jù)該方法，提供適合于半導(dǎo)體制造的碳化硅晶片。在每個(gè)碳化硅晶片上制造一個(gè)或多個(gè)半導(dǎo)體器件。通過(guò)沉積限制半導(dǎo)體器件在操作期間的閾值電壓偏移的金屬來(lái)形成每個(gè)半導(dǎo)體器件的源電極。
[0005]在另一實(shí)施例中，提供金屬氧化物場(chǎng)效應(yīng)晶體管(MOSFET)器件。MOSFET器件包括柵電極和襯底，襯底包括碳化硅并且具有支撐柵電極并且定義表面法線方向的表面。襯底包括:漂移區(qū)，包括使得具有第一電導(dǎo)率類(lèi)型的第一摻雜劑類(lèi)型；鄰近漂移區(qū)并且接近表面的阱區(qū)，其中阱區(qū)包括使得具有第二電導(dǎo)率類(lèi)型的第二摻雜劑類(lèi)型以及布置在接近柵電極的溝道區(qū)；以及鄰近阱區(qū)的源接觸區(qū)，其中源接觸區(qū)具有第一電導(dǎo)率類(lèi)型。MOSFET器件還包括:夾層電介質(zhì)，布置在柵電極附近并且在襯底的表面的一部分上；接觸層，布置在覆蓋源接觸區(qū)的一部分的襯底的表面的一部分上；以及源電極，布置在夾層電介質(zhì)上并且與源接觸區(qū)電接觸。源電極包括抑制MOSFET器件在操作期間的閾值電壓偏移的金屬。
[0006]在另一實(shí)施例中，提供半導(dǎo)體器件。所述半導(dǎo)體器件包括:柵電極，布置在絕緣層上；源電極，其中源電極包括抑制半導(dǎo)體器件在操作期間的閾值電壓偏移的金屬；夾層電介質(zhì)(ILD)，布置在柵電極和絕緣層與源電極之間；源接觸區(qū)，其中源接觸區(qū)接觸源電極和阱區(qū)兩者并且是η型或P型；碳化硅襯底，在碳化硅襯底上布置絕緣層、源接觸區(qū)和夾層電介質(zhì)，其中碳化硅襯底是η型或P型；阱區(qū)，其中阱區(qū)延伸到碳化硅襯底中并且是η型或P型；以及漏電極，布置在碳化硅襯底與柵電極相對(duì)的側(cè)上。[0007]根據(jù)本公開(kāi)的一方面，一種用于制造半導(dǎo)體器件的方法，包括:提供適合于半導(dǎo)體制造的碳化硅晶片；在每個(gè)碳化硅晶片上制造一個(gè)或多個(gè)半導(dǎo)體器件；通過(guò)沉積限制所述半導(dǎo)體器件在操作期間的閾值電壓偏移的金屬來(lái)形成每個(gè)半導(dǎo)體器件的源電極。
[0008]其中，所述金屬是對(duì)氫的擴(kuò)散勢(shì)壘。
[0009]其中，所述金屬不從水分子中產(chǎn)生在硅石中溶解的原子氫。
[0010]其中，所述半導(dǎo)體器件包括金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)。
[0011]其中，所述半導(dǎo)體器件包括絕緣柵雙極晶體管(IGBT)、MOS控制晶閘管或柵控制晶閘管。
[0012]其中，所述半導(dǎo)體器件的所述閾值電壓偏移起因于在將所述半導(dǎo)體器件操作在高溫、高偏置或兩者時(shí)所述半導(dǎo)體器件中的偏置溫度不穩(wěn)定性(BTI)。
[0013]其中，所述半導(dǎo)體器件在操作期間的閾值電壓偏移小于I V。
[0014]其中，所述源電極由金屬層的組合構(gòu)成。
[0015]根據(jù)本公開(kāi)的另一方面，一種金屬氧化物場(chǎng)效應(yīng)晶體管(MOSFET)器件，包括:柵電極；襯底，其包括碳化硅以及具有支撐所述柵電極并且定義表面法線方向的表面，其中所述襯底包括:漂移區(qū)，其包括使得具有第一電導(dǎo)率類(lèi)型的第一摻雜劑類(lèi)型；鄰近所述漂移區(qū)并且接近所述表面的阱區(qū)，其中所述阱區(qū)包括使得具有第二電導(dǎo)率類(lèi)型的第二摻雜劑類(lèi)型以及接近所述柵電極布置的溝道區(qū)；以及鄰近所述阱區(qū)的源接觸區(qū)，其中所述源接觸區(qū)具有所述第一電導(dǎo)率類(lèi)型；夾層電介質(zhì)，其布置在所述柵電極附近并且在所述襯底的表面的一部分上；接觸層，其布置在覆蓋所述源接觸區(qū)的一部分的所述襯底的表面的一部分上；以及源電極，其布置在所述夾層電介質(zhì)上并且與所述源接觸區(qū)電接觸，其中所述源電極包括抑制所述MOSFET器件在操作期間的閾值電壓偏移的金屬。
[0016]其中，所述源電極金屬是對(duì)氫的擴(kuò)散勢(shì)壘。
[0017]其中，所述源電極金屬不從水分子中產(chǎn)生在硅石中溶解的原子氫。
[0018]其中，所述MOSFET器件的所述閾值電壓偏移起因于在將所述MOSFET器件操作在高溫、高偏置或兩者時(shí)所述MOSFET器件中的偏置溫度不穩(wěn)定性(BTI)。
[0019]其中，所述MOSFET器件在操作期間的所述閾值電壓偏移小于I V。
[0020]其中，所述源電極由金屬層的組合構(gòu)成。
[0021]根據(jù)本公開(kāi)的又一方面，一種半導(dǎo)體器件，包括:柵電極，其布置在絕緣層上；源電極，其中所述源電極包括抑制所述半導(dǎo)體器件在操作期間的閾值電壓偏移的金屬；夾層電介質(zhì)(ILD)，其布置在所述柵電極和所述絕緣層與所述源電極之間；源接觸區(qū)，其中所述源接觸區(qū)接觸所述源電極和阱區(qū)兩者并且是η型或P型；碳化硅襯底，在其上布置所述絕緣層、所述源接觸區(qū)和所述夾層電介質(zhì)，其中所述碳化硅襯底是η型或P型；所述阱區(qū)，其中所述阱區(qū)延伸到所述碳化硅襯底中并且是η型或P型；以及漏電極，其布置在所述碳化硅襯底與所述柵電極相對(duì)的側(cè)上。
[0022]其中，所述源電極金屬是對(duì)氫的擴(kuò)散勢(shì)壘。
[0023]其中，所述源電極金屬不從水分子產(chǎn)生在硅石中溶解的原子氫。
[0024]其中，所述半導(dǎo)體器件的所述閾值電壓偏移起因于在將所述半導(dǎo)體器件操作在高溫、高偏置或兩者時(shí)所述半導(dǎo)體器件中的偏置溫度不穩(wěn)定性(BTI)。
[0025]其中，所述半導(dǎo)體器件在操作期間的閾值電壓偏移小于I V。[0026]其中，所述源電極由金屬層的組合構(gòu)成。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0027]當(dāng)參考附圖閱讀下文詳細(xì)描述時(shí)，將更好理解本發(fā)明的這些和其它特征、方面和優(yōu)點(diǎn)。其中在整個(gè)附圖中類(lèi)似字符表示類(lèi)似的部件，其中:
圖1是根據(jù)本技術(shù)的某些實(shí)施例的晶體管加工過(guò)程的過(guò)程流程圖；
圖2是根據(jù)本方法的實(shí)施例的SiC MOSFET的示意性截面圖；
圖3是在電壓和溫度應(yīng)力之前和之后常規(guī)MOSFET的漏極電流作為柵電壓的函數(shù)的曲線圖；以及
圖4是在本方法的實(shí)施例中對(duì)于不同金屬發(fā)生的不同閾值電壓偏移的圖示比較?！揪唧w實(shí)施方式】
[0028]以下將描述一個(gè)或多個(gè)特定實(shí)施例。致力于提供這些實(shí)施例的簡(jiǎn)潔描述，在說(shuō)明書(shū)中可不描述實(shí)際實(shí)施的所有特征。應(yīng)該領(lǐng)會(huì)，在任何此類(lèi)實(shí)際實(shí)施的開(kāi)發(fā)中，正如在任何工程或設(shè)計(jì)項(xiàng)目中一樣，必須做出許多實(shí)施特定的決策以實(shí)現(xiàn)開(kāi)發(fā)者的諸如服從涉及系統(tǒng)和涉及商業(yè)的約束的特定目標(biāo)，其可從一個(gè)實(shí)施到另一個(gè)實(shí)施有所不同。另外，應(yīng)該領(lǐng)會(huì)，此類(lèi)開(kāi)發(fā)努力可能是復(fù)雜并且耗時(shí)的，但對(duì)于具有本公開(kāi)的益處的本領(lǐng)域的技術(shù)人員將仍然不過(guò)是設(shè)計(jì)、加工和制造的常規(guī)任務(wù)。
[0029]在介紹本發(fā)明的各種實(shí)施例的要素時(shí)，冠詞“一(a、an) ”、“該”以及“所述”意圖表示存在一個(gè)或多個(gè)要素。術(shù)語(yǔ)“包含”、“包括”以及“具有”意圖是包括性的并且表示除了列出的要素之外可還有額外要素。
[0030]如以上敘述的，諸如NBTI的BTI提出對(duì)半導(dǎo)體器件可靠性的挑戰(zhàn)。應(yīng)該領(lǐng)會(huì)，與BTI現(xiàn)象關(guān)聯(lián)的物理和化學(xué)是復(fù)雜的。因此，盡管在所有情境中可不完全理解BTI的準(zhǔn)確機(jī)制，但當(dāng)前實(shí)施例提供用于在半導(dǎo)體器件(例如，SiC MOSFET)的操作期間抑制(例如，降低、限制、減輕或其他方式減小)諸如NBTI的BTI的系統(tǒng)和方法。特別地，本方法涉及包括將BTI抑制到可忍受水平(例如，十分之一伏特的量級(jí)而不是幾個(gè)伏特的量級(jí))的作為SiC半導(dǎo)體器件的源電極的金屬。在某些實(shí)施例中，方法包括其中沉積金屬作為源電極的半導(dǎo)體器件制造過(guò)程中的步驟。在其它實(shí)施例中，提供包括作為源電極的金屬的SiC半導(dǎo)體或MOSFET 器件。
[0031]盡管下文的公開(kāi)可通常集中在SiC MOSFET中的NBTI上，但是應(yīng)該領(lǐng)會(huì)本文詳述的用于減輕BTI的解決方案和技術(shù)可具有對(duì)其它半導(dǎo)體器件的適用性，比如絕緣柵雙極晶體管(IGBT)、M0S控制晶閘管和柵控制晶閘管。為了解釋的目的，MOS控制晶閘管(MCT)可包括嵌入在結(jié)構(gòu)中的兩個(gè)MOSFET并且可對(duì)由BTI效應(yīng)引起的閾值電壓(VTH)偏移敏感。還預(yù)期本文詳述的技術(shù)還將減輕與正偏置閾值不穩(wěn)定性(PBTI)有關(guān)的影響，PBTI指在正偏置下發(fā)生的VTH效應(yīng)。
[0032]牢記前述，圖1示出根據(jù)本方法的某些實(shí)施例的晶體管加工過(guò)程10的一個(gè)示例的步驟的過(guò)程流程圖。如框12表示的，可獲得碳化硅晶片。在一個(gè)實(shí)施例中，可在爐子中加熱晶片以形成二氧化硅層(也被稱為氧化層)。在獲得碳化硅晶片并且形成氧化層之后，可在晶片的氧化層中創(chuàng)建圖樣(pattern)，如框14表示的。[0033]在一個(gè)實(shí)施中，為了創(chuàng)建形成圖樣的氧化層，可在氧化層的表面上應(yīng)用光致抗蝕劑層并且烘干。定義晶體管的電路特征的掩膜可應(yīng)用到光致抗蝕劑，并且光致抗蝕劑可暴露于紫外光。暴露于紫外光的光致抗蝕劑的部分可變軟并且被堿性溶液洗掉。強(qiáng)酸可應(yīng)用到晶片并且可溶解沒(méi)有受光致抗蝕劑保護(hù)的氧化層的部分。然后溶劑可用來(lái)清洗剩余的光致抗蝕劑。因此，形成圖樣的氧化層可保留在碳化硅晶片上。如將領(lǐng)會(huì)的，盡管以上涉及一種用于形成合適氧化圖樣層的方法，但是可采用任何其它合適的光刻方法以在正被加工的器件的氧化層(或在其它層上)形成需要的痕跡和/或圖樣。
[0034]在碳化硅晶片上存在想要的氧化圖樣之后，可在碳化硅中形成η型區(qū)和P型區(qū)，如框16表示的。例如，在一個(gè)實(shí)施中可通過(guò)將晶片暴露于離子束以將施主或受主原子注入到碳化硅表面內(nèi)來(lái)創(chuàng)建η型和P型區(qū)(B卩，阱)。不同類(lèi)型的原子創(chuàng)建η型阱和P型阱。例如，硼離子束可創(chuàng)建P型阱，而磷離子束可創(chuàng)建η型阱。形成圖樣的氧化層可設(shè)計(jì)成允許阱的精確布局。在加工晶體管時(shí)，框14和16可重復(fù)若干次以在碳化硅中創(chuàng)建復(fù)雜的阱圖樣。
[0035]取決于正被加工的器件，在阱處于適當(dāng)位置后可用以上描述的方式形成另一氧化層。可如框18表示的在漂移區(qū)上沉積薄絕緣層。在某些實(shí)施例中，可在碳化硅晶片的部分上沉積或熱生長(zhǎng)絕緣層。絕緣層可由二氧化硅或另外合適的絕緣體構(gòu)成。在沉積18絕緣層之后，可在絕緣層上沉積多晶硅以形成柵電極，如框20表示的。在某些實(shí)施例中，可在多晶硅層上沉積額外低電阻層。
[0036]—旦沉積多晶娃層，就可在多晶娃層上沉積夾層電介質(zhì)(ILD),如框22表不的。ILD可用來(lái)將柵電極的多晶硅或金屬材料與源電極絕緣。然后在ILD上沉積源電極，如框24表示的。如本文論述的，源電極可由抑制或限制晶體管在操作期間的閾值電壓偏移的金屬構(gòu)成。
[0037]牢記加工操作的前述示例，圖2示出根據(jù)本方法的實(shí)施例的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET) 100。在某些實(shí)施例中，示出的MOSFET 100可以是為高溫操作(例如，大約125° C以上、大約175° C以上和/或大約300° C以上)設(shè)計(jì)的基于SiC的M0SFET。另外，示出的MOSFET 100可使用諸如以上描述的過(guò)程的標(biāo)準(zhǔn)微電子加工過(guò)程來(lái)加工。這些過(guò)程例如可包括光刻、薄膜沉積/生長(zhǎng)方法(例如，物理和化學(xué)氣相沉積、噴鍍、氧化等)、晶體生長(zhǎng)方法以及濕法和干法蝕刻方法。示出的MOSFET 100包括襯底102，襯底102可由諸如碳化娃(SiC)的半導(dǎo)體材料構(gòu)成。襯底102可以是定義主要表面(major surface) 104以及從表面垂直地延伸并且到襯底102中的表面法線方向或“厚度方向” t的半導(dǎo)體裸片(die)或晶片。應(yīng)該領(lǐng)會(huì)，圖2意圖示出MOSFET 100的一個(gè)示例中各種部件的相對(duì)位置并且不應(yīng)將其解釋為暗指這些部件的相對(duì)尺度或尺寸。
[0038]在描繪的實(shí)施例中，示出的表面104支撐柵電極106。另外，示出的柵電極106布置在與襯底102的表面104直接接觸的絕緣層108 (還可將絕緣層108稱為柵氧化層或柵電介質(zhì)層)上。絕緣層108通?？捎芍T如二氧化硅(SiO2)的電絕緣材料構(gòu)成。此外，示出的絕緣層108沿著表面104延伸并且可延伸到直到接觸層126的任何點(diǎn)。柵電極106可包括多晶硅層107，并且還可包括例如由導(dǎo)電材料(例如，金屬和/或硅化物)形成的低電阻層109。柵電極106可配置成接收柵電壓VG。
[0039]示出的襯底102還定義與漏電極112接觸的第二表面110，漏電極112通常配置成接收漏電壓VD。應(yīng)該注意，圖2是單個(gè)MOSFET單元的示意性截面圖，而完整的MOSFET器件通常由彼此靠近設(shè)置、可共用公共柵電極106和漏電極112的大量單元組成。
[0040]示出的襯底102除了阱區(qū)116之外還包括漂移區(qū)114，阱區(qū)116布置在鄰近漂移區(qū)114并且接近表面104。漂移區(qū)114可摻雜有第一摻雜劑類(lèi)型并且具有擁有第一多數(shù)電荷載流子的第一電導(dǎo)率類(lèi)型，而阱區(qū)116可摻雜有第二摻雜劑類(lèi)型并且具有擁有第二多數(shù)電荷載流子的第二電導(dǎo)率類(lèi)型。例如，在SiC襯底102中，第一摻雜劑類(lèi)型可以是氮和磷(“η型摻雜劑”)中的一種或多種，而第二摻雜劑類(lèi)型可以是鋁、硼、鎵和鈹(“P型摻雜劑”)中的一種或多種，從而分別產(chǎn)生η摻雜區(qū)和P摻雜區(qū)。對(duì)于此類(lèi)實(shí)施例，第一和第二多數(shù)電荷載流子將分別是電子和空穴。
[0041]示出的襯底102還包括具有第一電導(dǎo)率類(lèi)型(例如，圖2中的η型)的源接觸區(qū)122。阱區(qū)116可布置在接近接觸區(qū)122使得阱區(qū)116可在其中包括接近柵電極106布置的溝道區(qū)118。例如，溝道區(qū)118可在柵電極106下沿著表面104延伸(其中“下”還表示沿著厚度方向t)。另外，有時(shí)還被稱為夾層電介質(zhì)(ILD)的電介質(zhì)層120可布置在柵電極106和絕緣層108上。在一個(gè)示例中，電介質(zhì)層是包括磷硅玻璃(PSG)的材料。
[0042]在一個(gè)實(shí)施例中，源接觸區(qū)122可布置在鄰近表面104而阱區(qū)116可圍繞源接觸區(qū)122。在某些實(shí)施例中，襯底102還包括具有第二電導(dǎo)率類(lèi)型(例如，圖2中的P型)的體接觸區(qū)125。在示出的實(shí)施例中，體接觸區(qū)125布置在鄰近阱區(qū)116和鄰近表面104。
[0043]源電極124 (例如，由諸如鎳的金屬形成)可布置在源接觸區(qū)122和體接觸區(qū)125上并且可配置成接收源電壓VS。另外，源電極124可與源接觸區(qū)122和體接觸區(qū)125均電接觸，例如，在示出的實(shí)施例中，源電極124與源接觸區(qū)122和體接觸區(qū)125之間的電接觸通過(guò)接觸層126 (例如，由鎳或其它合適金屬形成)來(lái)完成。以下更詳細(xì)論述源電極124的形成和組成。
[0044]在操作期間，MOSFET 100通常可充當(dāng)開(kāi)關(guān)。當(dāng)在漏電極112與源電極124之間施加電壓差VDS=VD-VS時(shí)，那些相同電極之間的輸出電流(IDS)能通過(guò)施加到柵電極106上的輸入電壓VGS來(lái)調(diào)制或以其他方式控制，其中VGS=VG-VS。對(duì)于柵電壓VG小于MOSFET100的“閾值電壓”(VTH)，電流IDS標(biāo)稱保持在大約零，但即使對(duì)于柵電壓在閾值電壓以下的情況可存在相對(duì)較小的泄漏電流。閾值電壓VTH尤其是MOSFET 100中的尺寸、材料和摻雜水平的函數(shù)，并且MOSFET通常設(shè)計(jì)成以便呈現(xiàn)預(yù)定的閾值電壓VTH。然后能將包括有MOSFET 100的電路設(shè)計(jì)到期望(預(yù)定)的閾值電壓VTH。
[0045]應(yīng)該領(lǐng)會(huì)，MOSFET的閾值電壓(VTH)不是唯一定義的。存在至少五種不同技術(shù)用于測(cè)量VTH，并且對(duì)于特定示例它們不一定準(zhǔn)確地產(chǎn)生相同結(jié)果。本文采用的方法稱為“閾值漏極電流方法”，其中在特定漏極電流下的柵電壓取為閾值電壓。
[0046]已經(jīng)發(fā)現(xiàn)當(dāng)蒙受在柵和源電極106、124之間的電勢(shì)差以及特別當(dāng)在高溫下并且在持續(xù)時(shí)間段蒙受該電勢(shì)時(shí)，包括SiC MOSFET的常規(guī)MOSFET由于NBTI而經(jīng)歷閾值電壓偏移。特別地，如所提到的，對(duì)于SiC器件關(guān)注負(fù)偏置溫度不穩(wěn)定性(NBTI)。示出此類(lèi)閾值電壓偏移的示例，圖3是在電壓和溫度應(yīng)力之前和之后常規(guī)MOSFET的漏極電流作為柵電壓的函數(shù)的曲線圖140。S卩，圖3示出缺少限制在操作期間的NBTI效應(yīng)的源電極124的應(yīng)力下的SiC MOSFET器件的NBTI效應(yīng)，如本文論述的。
[0047]針對(duì)圖3，在表征SiC MOSFET器件中的NBTI現(xiàn)象時(shí)可使用作為“亞閾值技術(shù)”的變型的閾值漏極電流方法。以下敘述用于生成圖3的曲線140中示出的數(shù)據(jù)的示例測(cè)試條件。在某些實(shí)施例中，測(cè)試條件可使得在恒定應(yīng)力溫度下對(duì)MOSFET進(jìn)行轉(zhuǎn)移曲線測(cè)量。例如，首先柵電壓可在恒定-20伏特(V)保持15分鐘并且VDS可保持在O V。然后，可在源和漏端子之間施加小的恒定電壓(例如，100 mV)并且可將柵電壓從-10 V掃描到10 V,范圍大到足夠捕捉MOSFET的較低電流范圍(例如，在此特定情況中小于0.1納安)直到飽和電流(例如，大約16微安),從而定義圖3中描繪的“ post neg”轉(zhuǎn)移曲線142。然后+20 V的恒定電壓柵正應(yīng)力偏置可對(duì)柵施加額外15分鐘，其中VDS=O V。最后，可從+10 V到-10 V進(jìn)行柵電壓的類(lèi)似反向掃描以捕捉在VDS=0.1V情況下的“post pos”轉(zhuǎn)移曲線144。
[0048]為了實(shí)踐原因?qū)τ赩TH確定使用10微安作為選擇的閾值漏極電流。例如，它小到足以駐留在半對(duì)數(shù)轉(zhuǎn)移曲線的線性亞閾值部分上并且大到足以準(zhǔn)確地測(cè)量和易于從數(shù)據(jù)中提取。用于數(shù)據(jù)收集的MOSFET參數(shù)和測(cè)試條件如下:VDS=0.1 V;Temp=175° C;柵氧化層厚度(Tox) =500埃，器件有源面積=0.067cm2 ;一個(gè)MOS單元的面積=1.6E_4cm2; —個(gè)MOS單元的溝道寬長(zhǎng)比(W/L)=6900。調(diào)節(jié)(scale)閾值漏極電流至更大或更小器件具有器件有源面積、一個(gè)MOS單元的面積和W/L上的線性相關(guān)。然而應(yīng)該注意，閾值電流與柵氧化層厚度(Tox)相反地調(diào)節(jié)。
[0049]因此，圖3證明在正的和負(fù)的柵偏置應(yīng)力之后閾值電壓的漂移或偏移(例如，在IDS顯著增加時(shí)電壓的偏移)。垂直刻度是漏極電流(安培)，水平刻度是柵到源的電壓(伏特)。閾值電壓偏移因此表示偏置溫度不穩(wěn)定性(BTI)的影響的示例。VTH漂移取為在源到漏極電流為10微安時(shí)VTH正電壓應(yīng)力值與VTH負(fù)電壓應(yīng)力值之間的電壓差。在圖3中示出的示例中，VTH漂移大約為6.9 V。
[0050]在與某些實(shí)施例有關(guān)的試驗(yàn)中，假設(shè)作為源電極金屬的鋁可能是導(dǎo)致NBTI的因素-這是由于鋁與氫和OH基的化學(xué)反應(yīng)性。在一組試驗(yàn)中，將少量銦帶(Indium ribbon)用在沒(méi)有沉積最終源金屬的器件上。在這些試驗(yàn)中，將銦帶壓在SiC半導(dǎo)體的源墊(pad)區(qū)域并且在125° C加熱。該加熱方法提高銦對(duì)SiC半導(dǎo)體的附著力。執(zhí)行兩類(lèi)測(cè)試以研究用銦代替鋁的效果。在腔室中進(jìn)行第一系列的測(cè)試，能將腔室抽吸到低真空而仍升高到125° C，該溫度足以引起SiC半導(dǎo)體中的NBTI。在大氣條件下在加熱到150° C和175° C的加熱器中進(jìn)行第二測(cè)試。因此獲取125° C時(shí)接近真空、125° C時(shí)大氣條件下、150° C時(shí)大氣條件下以及175° C時(shí)大氣條件下的數(shù)據(jù)。每個(gè)測(cè)試都指示銦的使用已經(jīng)減輕了 SiC半導(dǎo)體中的NBTI的后果。
[0051]以上描述的利用銦的試驗(yàn)工作的延伸將包括能潛在證明與銦同樣功能性的其它金屬。在一組試驗(yàn)中，考慮對(duì)氫是良好擴(kuò)散勢(shì)壘的金屬用于形成源電極124。另外，在評(píng)估將用于形成源電極124的金屬時(shí)考慮的另外因素是金屬不應(yīng)該從水中產(chǎn)生在硅石(silica)中溶解的原子氫。另外，如果金屬確實(shí)產(chǎn)生溶解的原子氫，則其應(yīng)該用作氫類(lèi)的吸附劑(getter)。例如，鈦和鋁在水中均產(chǎn)生氫，但鈦能吸附氫。牢記這一點(diǎn)，圖4示出在源電極的鋁層下添加鈦層的益處。基于以上提到的特性，選擇不同金屬和金屬組合來(lái)測(cè)試:金+10納米鎳、鎳、鉭、以及鋁。在一個(gè)試驗(yàn)中，選擇10納米的鎳層作為附著層以有助于金對(duì)半導(dǎo)體表面的附著力。采用鋁作為基線用于比較利用其它金屬的NBTI測(cè)量。
[0052]為了準(zhǔn)備半導(dǎo)體用于備選金屬試驗(yàn)，在全部(the lot)到達(dá)墊金屬沉積步驟之后移開(kāi)碳化硅晶片。在金屬沉積之前，利用標(biāo)準(zhǔn)墊金屬圖樣但使用負(fù)剝離(lift off)抗蝕劑對(duì)其形成圖樣。然后將所形成圖樣的晶片激光切割成12個(gè)矩形片，每片大約有20個(gè)裸片。犧牲裸片的行或列以做出切割。然后將各種金屬層沉積在片上。金屬層和厚度如下:金(2000 A)/鎳(100 A)、鎳(2000 A)、鉭(2000 A)、鋁(2000 A)、以及鋁100 A)。還測(cè)試以下金屬:鋁(40000 A)、鋁(40000 A)/鈦(200 A)以及鋁(40000 A)/鈦(1000 A)。對(duì)樣品中一些進(jìn)行I分鐘預(yù)濺射的預(yù)清潔，而對(duì)其它進(jìn)行I分鐘預(yù)濺射、等待以及另一分鐘的預(yù)濺射的預(yù)清潔。測(cè)試?yán)脙煞N預(yù)清潔方法的金/鎳樣品，以及測(cè)試沒(méi)有預(yù)清潔的2000 A鋁樣品。利用MRC643派射機(jī)、Perkin-Elmer派射機(jī)或Temescal派射機(jī)來(lái)沉積金屬樣品。沉積之后，將樣品單獨(dú)浸泡在超聲波浴池中的丙酮中。丙酮去除抗蝕劑圖樣和在其上沉積的金屬。片然后接收ST22和PRS1000溶劑清洗并且在用于NBTI測(cè)試之前存放在潔凈室中的干燥箱內(nèi)。
[0053]試驗(yàn)的結(jié)果在圖4中給出，其中圖顯示對(duì)于不同源墊電極金屬類(lèi)型的不同閾值電壓偏移的比較。數(shù)據(jù)點(diǎn)以上的變量“N”表示進(jìn)行測(cè)量的數(shù)量。對(duì)于200 nm的鋁樣品，在圖上出現(xiàn)兩個(gè)數(shù)據(jù)點(diǎn)。第一個(gè)Al (200 nm)數(shù)據(jù)點(diǎn)表示包括具有電壓閾值偏移值為4.42 V的單個(gè)樣品的數(shù)據(jù)集合。標(biāo)記為“Al-沒(méi)有離群值”的數(shù)據(jù)點(diǎn)包含去除離群值(離群值)的相同數(shù)據(jù)集合。在圖上比較的金屬的每個(gè)(除了鋁以外)具有接近0.25 V的閾值電壓偏移。這些金屬僅具有大約0.05至0.2 V的偏差。另一方面，對(duì)于200 nm的樣品(沒(méi)有離群值)而言鋁具有接近0.75 V的閾值電壓，而對(duì)于4000 nm的樣品而言鋁具有接近6.6 V的閾值電壓。200 nm的鋁(沒(méi)有離群值)和4000 nm的鋁金屬兩者分別具有大約0.5 V和1.5 V的大的偏差。應(yīng)該領(lǐng)會(huì)，由于在典型SiC MOSFET中BTI效應(yīng)可產(chǎn)生幾個(gè)伏特(例如，2 V至6 V)的閾值電壓偏移，如本文論述的源電極124的使用可提供對(duì)器件可靠性的相當(dāng)大的提聞。
[0054]試驗(yàn)的結(jié)果將表明銦是用于限制閾值電壓偏移的合適金屬，盡管應(yīng)用的方法與測(cè)試其它金屬不同，因此真正的比較是困難的。此外，利用僅含Al的墊金屬，在175° C時(shí)NBTI測(cè)量是試驗(yàn)中嘗試的具有同等金屬厚度的任何其它墊金屬的2-4倍之間。鑒于可靠性，備選墊金屬在彼此的0.1-0.2 V內(nèi)并且顯示比純鋁更窄的變化。在與基線金屬類(lèi)型比較時(shí)，備選墊金屬還顯示相對(duì)窄的變化。2000 A鋁樣品顯示的NBTI偏移大約是40000 A鋁樣品的1/6.5。更低的NBTI偏移可能是將樣品厚度降低為1/20的反映。鋁(40000 A)/鈦(200 A)組合顯示與其余金屬相當(dāng)?shù)腘BTI偏移。較小量的鈦具有小的NBTI偏移的觀測(cè)表明在某些試驗(yàn)中鈦不是主要用作氫吸附劑而是僅用作MOSFET的電介質(zhì)層與鋁之間的勢(shì)壘。在進(jìn)行的試驗(yàn)中，金確實(shí)具有低的NBTI偏移，但該NBTI偏移稍微大于銦、鎳或鉭的偏移。因此如本文論述的，當(dāng)作為源墊124存在時(shí)將鋁墊金屬?gòu)呐c電介質(zhì)層物理接觸中分離開(kāi)來(lái)導(dǎo)致MOSFET中NBTI偏移的降低。備選地，如`那些以上論述的其它金屬可用來(lái)形成源墊124并且實(shí)現(xiàn)NBTI偏移的降低。
[0055]因此，如本文論述的，制造具有某種源電極金屬的MOSFET將極大地抑制或限制圖3中所示的漂移。根據(jù)某些實(shí)施例，源電極124可由限制MOSFET器件在操作期間的閾值電壓偏移的金屬構(gòu)成。在某些實(shí)施例中，金屬可不從水分子中產(chǎn)生在硅石中溶解的原子氫。另外，金屬可以是對(duì)氫的擴(kuò)散勢(shì)壘。在某些實(shí)施例中，金屬可用作使鋁墊金屬避開(kāi)與MOSFET的電介質(zhì)層物理接觸的方法。金屬可通過(guò)使用沉積薄膜的濺射方法或任何其它合適的沉積技術(shù)來(lái)沉積。例如，在某些實(shí)施例中，源電極124可由鎳(Ni)的薄膜或?qū)?例如2000 A)或鉭的薄膜或?qū)?例如2000 A)來(lái)構(gòu)成。在其它實(shí)施例中，源電極124可由金屬層的組合來(lái)構(gòu)成。例如，源電極124可由金(Au)的薄膜或?qū)?例如2000 A)與Ni的薄膜或?qū)?例如100A)—起形成層或鋁的膜或?qū)?例如40000 A)與鈦的薄膜或?qū)?例如200 A) —起形成層來(lái)構(gòu)成。在某些實(shí)施例中，金屬的層中之一可用作附著層以改善源電極124與MOSFET的接觸。如將領(lǐng)會(huì)的，如本文論述的用作源電極124或與其配合使用的各種金屬僅表示一些此類(lèi)合適金屬或材料的示例。因此，其它金屬或材料還可單獨(dú)或彼此一起組合用來(lái)限制如本文論述的BTI (正和負(fù)兩者)的影響并且包含在本公開(kāi)之中。
[0056]實(shí)施例的技術(shù)效果包括設(shè)計(jì)成抑制半導(dǎo)體器件在操作期間的閾值電壓偏移的半導(dǎo)體器件(例如，碳化硅(SiC)器件)。在某些實(shí)施中，半導(dǎo)體器件包括布置在絕緣層上的柵電極、源電極、夾層電介質(zhì)、襯底、阱區(qū)、源接觸區(qū)和漏電極。源電極選擇為抑制半導(dǎo)體器件在操作期間的閾值電壓偏移的金屬。
[0057]本書(shū)面描述使用包括最佳實(shí)施方式的示例來(lái)公開(kāi)本發(fā)明并且還使本領(lǐng)域的技術(shù)人員能夠?qū)嵺`本發(fā)明，包括制作和使用任何器件或系統(tǒng)以及執(zhí)行任何并入的方法。本發(fā)明要求專(zhuān)利保護(hù)的范圍由權(quán)利要求來(lái)限定并且可包括本領(lǐng)域的技術(shù)人員能想到的其它示例。如果此類(lèi)其它示例具有與權(quán)利要求的字面語(yǔ)言并無(wú)不同的結(jié)構(gòu)要素或如果此類(lèi)其它示例包括與權(quán)利要求的字面語(yǔ)言并無(wú)實(shí)質(zhì)不同的等同結(jié)構(gòu)要素，則此類(lèi)其它示例被確定為在權(quán)利要求的范圍之內(nèi)。
【權(quán)利要求】
1.一種用于制造半導(dǎo)體器件的方法，包括: 提供適合于半導(dǎo)體制造的碳化硅晶片； 在每個(gè)碳化硅晶片上制造一個(gè)或多個(gè)半導(dǎo)體器件； 通過(guò)沉積限制所述半導(dǎo)體器件在操作期間的閾值電壓偏移的金屬來(lái)形成每個(gè)半導(dǎo)體器件的源電極。
2.如權(quán)利要求1所述的方法，其中，所述金屬是對(duì)氫的擴(kuò)散勢(shì)壘。
3.如權(quán)利要求1所述的方法，其中，所述金屬不從水分子中產(chǎn)生在硅石中溶解的原子氫。
4.如權(quán)利要求1所述的方法，其中，所述半導(dǎo)體器件包括金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)。
5.如權(quán)利要求1所述的方法，其中，所述半導(dǎo)體器件包括絕緣柵雙極晶體管(IGBT)、MOS控制晶閘管或柵控制晶閘管。
6.如權(quán)利要求1所述的方法，其中，所述半導(dǎo)體器件的所述閾值電壓偏移起因于在將所述半導(dǎo)體器件操作在高溫、高偏置或兩者時(shí)所述半導(dǎo)體器件中的偏置溫度不穩(wěn)定性(BTI)。
7.如權(quán)利要求1所述的方法，其中，所述半導(dǎo)體器件在操作期間的閾值電壓偏移小于IV。
8.如權(quán)利要求1所述的方法，其中，所述源電極由金屬層的組合構(gòu)成。
9.一種金屬氧化物場(chǎng)效應(yīng)晶體管(MOSFET)器件，包括: 柵電極； 襯底，其包括碳化硅以及具有支撐所述柵電極并且定義表面法線方向的表面，其中所述襯底包括: 漂移區(qū)，其包括使得具有第一電導(dǎo)率類(lèi)型的第一摻雜劑類(lèi)型； 鄰近所述漂移區(qū)并且接近所述表面的阱區(qū)，其中所述阱區(qū)包括使得具有第二電導(dǎo)率類(lèi)型的第二摻雜劑類(lèi)型以及接近所述柵電極布置的溝道區(qū)；以及 鄰近所述阱區(qū)的源接觸區(qū)，其中所述源接觸區(qū)具有所述第一電導(dǎo)率類(lèi)型； 夾層電介質(zhì)，其布置在所述柵電極附近并且在所述襯底的表面的一部分上； 接觸層，其布置在覆蓋所述源接觸區(qū)的一部分的所述襯底的表面的一部分上；以及源電極，其布置在所述夾層電介質(zhì)上并且與所述源接觸區(qū)電接觸，其中所述源電極包括抑制所述MOSFET器件在操作期間的閾值電壓偏移的金屬。
10.如權(quán)利要求9所述的MOSFET器件，其中，所述源電極金屬是對(duì)氫的擴(kuò)散勢(shì)壘。
【文檔編號(hào)】H01L21/04GK103578933SQ201310338519
【公開(kāi)日】2014年2月12日 申請(qǐng)日期:2013年8月6日 優(yōu)先權(quán)日:2012年8月6日
【發(fā)明者】J.D.邁克爾, S.D.阿瑟, T.L.約翰遜, D.A.利利恩菲爾德 申請(qǐng)人:通用電氣公司