基于nbti效應(yīng)pmos管參數(shù)退化的失效預(yù)警裝置的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及集成電路技術(shù)領(lǐng)域，特別是涉及基于NBTI效應(yīng)PMOS管參數(shù)退化的失 效預(yù)警裝置。
【背景技術(shù)】
[0002] 現(xiàn)階段，高性能CMOS集成電路已經(jīng)廣泛應(yīng)用于各種電子系統(tǒng)中，而作為其構(gòu)成基 礎(chǔ)的MOS管性能參數(shù)的穩(wěn)定性對集成電路性能起著至關(guān)重要的作用，即使MOS管性能指標(biāo) 的輕微漂移就會導(dǎo)致集成電路性能的嚴(yán)重退化。隨著工藝尺寸的減小，集成電路的電源電 壓不斷降低會導(dǎo)致相應(yīng)的電流密度和芯片局部溫度不斷升高；而柵氧化層進一步變薄會導(dǎo) 致器件內(nèi)部電場增大，這兩方面因素會加劇PMOS管的負偏壓溫度不穩(wěn)定性，造成器件壽命 的嚴(yán)重下降。
[0003] NBTI 效應(yīng)（Negative Bias Temperature Instabilit，負偏置溫度不穩(wěn)定性）指 的是在高溫和負柵壓偏置應(yīng)力下的PMOS管的退化效應(yīng)，它導(dǎo)致了閾值電壓的漂移、漏極飽 和電流和跨導(dǎo)的下降。NBTI效應(yīng)是由于硅氧化層界面的Si-H鍵解離引起的，并且這種效 應(yīng)PMOS比NMOS表現(xiàn)的更為嚴(yán)重。在PMOS器件中，反型層中的空穴能夠隧穿到氧化層，與 Si-H鍵發(fā)生相互作用，并使Si-H鍵的鍵合強度減弱。當(dāng)受到熱激發(fā)或是其它擾動因素時， Si-H鍵很容易斷裂，并釋放出H原子，從而導(dǎo)致Si懸掛鍵界面陷阱。界面陷阱的數(shù)量與游 離出去的H原子數(shù)量相等，且與MOS管的柵源電壓和氧化層電場成強函數(shù)關(guān)系。因為閾值 電壓漂移A Vth與界面陷阱數(shù)量成正比，所以NBTI效應(yīng)影響的程度取決于PMOS管承受應(yīng) 力的強度和時間。
[0004] -些高性能集成電路在使用過程中由于NBTI效應(yīng)的影響性能會嚴(yán)重下降，而在 超深亞微米工藝中，很多集成電路廠商為了降低NBTI效應(yīng)的影響，只能通過犧牲電路性能 來保證芯片的壽命。目前對NBTI效應(yīng)的研究主要集中在集成電路性能退化方面，而對PMOS 管在線監(jiān)測、預(yù)警以及對集成電路敏感部分的補償研究相對較少，難以保證高性能集成電 路的穩(wěn)定性。

【發(fā)明內(nèi)容】

[0005] 基于此，有必要針對目前尚無一種裝置能夠PMOS管參數(shù)退化進行失效預(yù)警的問 題，提供一種基于NBTI效應(yīng)PMOS管參數(shù)退化的失效預(yù)警裝置，以實現(xiàn)對PMOS管參數(shù)退化 失效預(yù)警，確保高性能集成電路的穩(wěn)定性。
[0006] -種基于NBTI效應(yīng)PMOS管參數(shù)退化的失效預(yù)警裝置，包括依次連接的負偏壓電 荷栗電路、參數(shù)監(jiān)測電路、信號處理電路以及信號鎖存輸出電路，其中，所述參數(shù)監(jiān)測電路 中內(nèi)置有標(biāo)準(zhǔn)PMOS管以及連接待失效預(yù)警PMOS管的接口，所述接口包括源極接口、漏極接 口以及柵極接口；
[0007] 所述負偏壓電荷栗電路產(chǎn)生-VDD到OV連續(xù)可調(diào)的負偏壓，并輸出-VDD到OV連續(xù) 可調(diào)的負偏壓至所述參數(shù)監(jiān)測電路，所述參數(shù)監(jiān)測電路施加-VDD到OV連續(xù)可調(diào)的負偏壓 至所述待失效預(yù)警PMOS管的接口，施加VDD電壓至所述標(biāo)準(zhǔn)PMOS管，所述參數(shù)監(jiān)測電路監(jiān) 測標(biāo)準(zhǔn)PMOS管的閾值電壓和待失效預(yù)警PMOS管的閾值電壓，并輸出標(biāo)準(zhǔn)PMOS管的閾值電 壓和待失效預(yù)警PMOS管的閾值電壓至所述信號處理電路，所述信號處理電路對標(biāo)準(zhǔn)PMOS 管的閾值電壓和待失效預(yù)警PMOS管的閾值電壓進行處理，生成模擬信號，并輸出所述模擬 信號至所述信號鎖存輸出電路，所述信號鎖存輸出電路將所述模擬信號與第一參考電壓比 較，生成預(yù)警信號。
[0008] 本發(fā)明基于NBTI效應(yīng)PMOS管參數(shù)退化的失效預(yù)警裝置，包括依次連接的負偏壓 電荷栗電路、參數(shù)監(jiān)測電路、信號處理電路以及信號鎖存輸出電路，其中，所述參數(shù)監(jiān)測電 路中內(nèi)置有標(biāo)準(zhǔn)PMOS管以及連接待失效預(yù)警PMOS管的接口，所述接口包括源極接口、漏極 接口以及柵極接口，負荷電荷栗電路輸出-VDD到OV連續(xù)可調(diào)的負偏壓至參數(shù)監(jiān)測電路，參 數(shù)監(jiān)測電路將-VDD到OV連續(xù)可調(diào)的負偏壓施加至待失效預(yù)警PMOS管，施加VDD電壓至標(biāo) 準(zhǔn)PMOS管，待失效預(yù)警PMOS管加速退化，輸出兩者閾值電壓至信號處理電路，信號處理電 路對兩個閾值電壓進行處理生成模擬信號輸出至信號鎖存輸出電路，信號鎖存輸出電路將 模擬信號與第一參考電壓比較，生成預(yù)警信號，實現(xiàn)對失效預(yù)警PMOS管的參數(shù)退化失效預(yù) 警，確保高性能集成電路的穩(wěn)定性。
【附圖說明】
[0009] 圖1為本發(fā)明基于NBTI效應(yīng)PMOS管參數(shù)退化的失效預(yù)警裝置第一個實施例的結(jié) 構(gòu)示意圖；
[0010] 圖2為本發(fā)明基于NBTI效應(yīng)PMOS管參數(shù)退化的失效預(yù)警裝置第二個實施例的電 路原理示意圖。
【具體實施方式】
[0011] 如圖1所示，一種基于NBTI效應(yīng)PMOS管參數(shù)退化的失效預(yù)警裝置，包括依次連 接的負偏壓電荷栗電路100、參數(shù)監(jiān)測電路200、信號處理電路300以及信號鎖存輸出電路 400,其中，參數(shù)監(jiān)測電路200中內(nèi)置有標(biāo)準(zhǔn)PMOS管以及連接待失效預(yù)警PMOS管的接口，接 口包括源極接口、漏極接口以及柵極接口；
[0012] 負偏壓電荷栗電路100產(chǎn)生-VDD到OV連續(xù)可調(diào)的負偏壓，并輸出-VDD到OV連 續(xù)可調(diào)的負偏壓至參數(shù)監(jiān)測電路200,參數(shù)監(jiān)測電路200施加-VDD到OV連續(xù)可調(diào)的負偏 壓至待失效預(yù)警PMOS管的接口，施加VDD電壓至標(biāo)準(zhǔn)PMOS管，參數(shù)監(jiān)測電路200監(jiān)測標(biāo)準(zhǔn) PMOS管的閾值電壓和待失效預(yù)警PMOS管的閾值電壓，并輸出標(biāo)準(zhǔn)PMOS管的閾值電壓和待 失效預(yù)警PMOS管的閾值電壓至信號處理電路300,信號處理電路300對標(biāo)準(zhǔn)PMOS管的閾值 電壓和待失效預(yù)警PMOS管的閾值電壓進行處理，生成模擬信號，并輸出模擬信號至信號鎖 存輸出電路400,信號鎖存輸出電路400將模擬信號與第一參考電壓比較，生成預(yù)警信號。
[0013] 在參數(shù)監(jiān)測電路200中內(nèi)置有標(biāo)準(zhǔn)PMOS管以及連接待失效預(yù)警PMOS管的接口， 這些接口包括待失效預(yù)警PMOS管的源極接口、漏極接口以及柵極接口，當(dāng)本發(fā)明基于NBTI 效應(yīng)PMOS管參數(shù)退化的失效預(yù)警裝置需要進行失效預(yù)警時，將預(yù)警對象（待失效預(yù)警PMOS 管）的源極、漏極以及柵極對應(yīng)的與這些接口連接。負偏壓電荷栗電路100產(chǎn)生-VDD到OV 連續(xù)可調(diào)的負偏壓，參數(shù)監(jiān)測電路200施加可調(diào)負偏壓至待失效預(yù)警PMOS管的接口（待失 效預(yù)警PMOS管），此時待失效預(yù)警PMOS管加速退化，參數(shù)監(jiān)測電路200施加VDD電壓至標(biāo) 準(zhǔn)PMOS管，標(biāo)準(zhǔn)PMOS管處于保護狀態(tài)，不會加速退化，即待失效預(yù)警PMOS管作為退化器 件，而標(biāo)準(zhǔn)PMOS管作為參考器件，參數(shù)監(jiān)測電路200輸出標(biāo)準(zhǔn)PMOS管的閾值電壓和待失效 預(yù)警PMOS管的閾值電壓至信號處理電路300，信號處理電路300基于標(biāo)準(zhǔn)PMOS管的閾值電 壓和待失效預(yù)警PMOS管的閾值電壓可以計算出退化器件的閾值電壓退化值，更進一步可 以對退化器件閾值電壓退化值進行放大與轉(zhuǎn)換處理，生成模擬信號，輸出模擬信號至信號 鎖存輸出電路400,信號鎖存輸出電路400將模擬信號與第一參考電壓比較生成預(yù)警信號。 在這里，第一參考電壓是預(yù)設(shè)的，其具體設(shè)定值可以根據(jù)歷史經(jīng)驗數(shù)據(jù)進行設(shè)定，可以將第 一參考電壓看做一個閾值，根據(jù)退化器件的閾值電壓退化值大于該閾值（第一參考電壓） 的多少來表征待失效預(yù)警PMOS管失效危險程度。
[0014] 本發(fā)明基于NBTI效應(yīng)PMOS管參數(shù)退化的失效預(yù)警裝置，包括依次連接的負偏壓 電荷栗電路100、參數(shù)監(jiān)測電路200、信號處理電路300以及信號鎖存輸出電路400,其中， 參數(shù)監(jiān)測電路200中內(nèi)置有標(biāo)準(zhǔn)PMOS管以及連接待失效預(yù)警PMOS管的接口，接口包括源 極接口、漏極接口以及柵極接口，負荷電荷栗電路輸出-VDD到OV連續(xù)可調(diào)的負偏壓至參數(shù) 監(jiān)測電路200,參數(shù)監(jiān)測電路200將-VDD到OV連續(xù)可調(diào)的負偏壓施加至待失效預(yù)警PMOS 管，施加VDD電壓至標(biāo)準(zhǔn)PMOS管，待失效預(yù)警PMOS管加速退化，輸出兩者閾值電壓至信號 處理電路300,信號處理電路300對兩個閾值電壓進行處理生成模擬信號輸出至信號鎖存 輸出電路400,信號鎖存輸出電路400將模擬信號與第一參考電壓比較，生成預(yù)警信號，實 現(xiàn)對失效預(yù)警PMOS管的參數(shù)退化失效預(yù)警，確保高性能集成電路的穩(wěn)定