一種制作嵌入式閃存的方法
【專利摘要】本發(fā)明公開了一種制作嵌入式閃存的方法，包括，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底具有閃存單元區(qū)域和邏輯電路區(qū)域；在所述半導(dǎo)體襯底上依次形成第一多晶硅層和第二多晶硅層；去除所述邏輯電路區(qū)域中的所述第一多晶硅層和所述第二多晶硅層；在所述半導(dǎo)體襯底上依次形成第三多晶硅層和犧牲層；去除所述閃存單元區(qū)域中的所述犧牲層；采用平坦化工藝去除所述閃存單元區(qū)域中的所述第三多晶硅層；去除所述邏輯電路區(qū)域中殘留的所述犧牲層。本發(fā)明提出了一種新型的嵌入式閃存存儲(chǔ)器的多晶硅柵極的制作工藝，以提高嵌入式閃存的整體的性能和嵌入式閃存的良品率。
【專利說(shuō)明】一種制作嵌入式閃存的方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造工藝，尤其涉及一種嵌入式閃存的制作方法。

【背景技術(shù)】
[0002]存儲(chǔ)器用于存儲(chǔ)大量數(shù)字信息，最近據(jù)調(diào)查顯示，在世界范圍內(nèi)，存儲(chǔ)器芯片大約占了半導(dǎo)體交易的30 %，多年來(lái)，工藝技術(shù)的進(jìn)步和市場(chǎng)需求催生越來(lái)越多高密度的各種類型存儲(chǔ)器，如RAM (隨機(jī)存儲(chǔ)器)、SRAM (靜態(tài)隨機(jī)存儲(chǔ)器)、DRAM (動(dòng)態(tài)隨機(jī)存儲(chǔ)器)和FRAM(鐵電存儲(chǔ)器)等。其中，閃存存儲(chǔ)器即FLASH，其成為非易失性半導(dǎo)體存儲(chǔ)技術(shù)的主流，即使在供電電源關(guān)閉后仍能保持片內(nèi)信息；在存儲(chǔ)器電可擦除和可重復(fù)編程，而不需要特殊的高電壓；閃存存儲(chǔ)器具有成本低、密度大的特點(diǎn)。其獨(dú)特的性能使其廣泛的運(yùn)用于各個(gè)領(lǐng)域，包括嵌入式系統(tǒng)，如PC及設(shè)備、電信交換機(jī)、蜂窩電話、網(wǎng)絡(luò)互連設(shè)備、儀器儀表和汽車器件，同時(shí)還包括新興的語(yǔ)音、圖像、數(shù)據(jù)存儲(chǔ)器類產(chǎn)品。在各種各樣的FLASH器件中，嵌入式閃存器件是片上系統(tǒng)(SOC)的一種，在一片集成電路內(nèi)同時(shí)集成邏輯電路模塊和閃存電路模塊，在智能卡、微控制器等產(chǎn)品中有廣泛的用途。
[0003]嵌入式閃存器件中的閃存存儲(chǔ)器具有堆棧式柵極結(jié)構(gòu)，此結(jié)構(gòu)包括遂穿氧化層、用來(lái)儲(chǔ)存電荷的多晶硅浮置柵極、氧化硅/氮化硅/氧化硅(ONO)結(jié)構(gòu)的柵極介電層以及用來(lái)控制數(shù)據(jù)存取的多晶硅控制柵極。對(duì)于55nm以及更先進(jìn)的技術(shù)節(jié)點(diǎn)而言，由于閃存存儲(chǔ)器應(yīng)用于高壓設(shè)備中其需要具有高擊穿電壓，因此，在閃存存儲(chǔ)器中形成的多晶硅控制柵極的結(jié)構(gòu)為兩層的多晶硅。
[0004]在集成電路內(nèi)制作邏輯電路模塊和閃存電路模塊的過程中，圖1A-1C為現(xiàn)有技術(shù)中嵌入式閃存器件制作方法所對(duì)應(yīng)的刨面結(jié)構(gòu)示意圖。如圖1A所示，提供半導(dǎo)體襯底100，將半導(dǎo)體襯底，100分為兩個(gè)區(qū)域，分別為:用于形成邏輯器件的第一區(qū)域I，邏輯電路區(qū)域I ;用于形成閃存存儲(chǔ)器的二區(qū)域II，閃存單元區(qū)域II。在所述邏輯電路區(qū)域中形成有柵極介電層101，在所述閃存單元區(qū)域中形成有堆棧式結(jié)構(gòu)，此結(jié)構(gòu)包括遂穿氧化層102、多晶硅浮置柵極103以及氧化硅/氮化硅/氧化硅(ONO)結(jié)構(gòu)的柵極介電層104。接著，在所述半導(dǎo)體襯底上沉積形成多晶娃層105。
[0005]接著，如圖1B所示，在多晶硅層105上形成光刻膠層106，采用光刻工藝圖案化所述光刻膠層106，以形成具有圖案的光刻膠層106。接著，根據(jù)圖案化的光刻膠層106依次刻蝕多晶硅層105和柵極介電層104，以形成開口 107。開口 107露出硅晶硅浮置柵極103。
[0006]然后，如圖1C所示，在所述半導(dǎo)體襯底100上形成多晶硅層108，多晶硅層108覆蓋邏輯電路區(qū)域中的多晶硅層105，在多晶硅層108和多晶硅層105之間存在有接觸面109，多晶硅層108覆蓋閃存單元區(qū)域中的多晶硅層105和多晶硅浮置柵極103。
[0007]然而，在閃存單元區(qū)域中沉積形成兩層多晶硅的過程中相應(yīng)的在邏輯電路區(qū)域中也形成了兩層多晶硅。在邏輯電路區(qū)域中的兩層多晶硅層之間存在有接觸面，其能夠影響邏輯電路區(qū)域中的邏輯器件的性能。
[0008]因此，需要一種新的方法，以避免在邏輯電路區(qū)域中形成的邏輯柵極結(jié)構(gòu)具有兩層多晶硅，避免兩層多晶硅層之間存在有接觸面影響邏輯柵極器件的性能，以提高嵌入式閃存的整體的性能和嵌入式閃存的良品率。


【發(fā)明內(nèi)容】

[0009]在
【發(fā)明內(nèi)容】
部分中引入了一系列簡(jiǎn)化形式的概念，這將在【具體實(shí)施方式】部分中進(jìn)一步詳細(xì)說(shuō)明。本發(fā)明的
【發(fā)明內(nèi)容】
部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。
[0010]為了解決現(xiàn)有技術(shù)中存在的問題，本發(fā)明提出了一種制作嵌入式閃存的方法，包括下列步驟，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底具有閃存單元區(qū)域和邏輯電路區(qū)域；在所述半導(dǎo)體襯底上依次形成第一多晶硅層和第二多晶硅層；在所述第二多晶硅層上形成圖案化的光刻膠層；根據(jù)所述圖案化的光刻膠層去除所述邏輯電路區(qū)域中的所述第一多晶硅層和所述第二多晶硅層；去除所述圖案化的光刻膠層；在所述半導(dǎo)體襯底上依次形成第三多晶硅層和犧牲層；去除所述閃存單元區(qū)域中的所述犧牲層；采用平坦化工藝去除所述閃存單元區(qū)域中的所述第三多晶硅層；去除所述邏輯電路區(qū)域中殘留的所述犧牲層。
[0011]優(yōu)選地，采用濕法清洗工藝去除所述閃存單元區(qū)域中的所述犧牲層。
[0012]優(yōu)選地，采用化學(xué)機(jī)械研磨執(zhí)行所述平坦化工藝。
[0013]優(yōu)選地，采用濕法清洗工藝去除所述邏輯電路區(qū)域中的所述犧牲層。
[0014]優(yōu)選地，還包括在形成所述第一多晶硅層之后采用光刻工藝刻蝕所述閃存單元區(qū)域中的所述第一多晶硅層以形成多個(gè)溝槽的步驟。
[0015]優(yōu)選地，采用干法刻蝕去除所述邏輯電路區(qū)域中的所述第一多晶硅層和所述第二多晶娃層。
[0016]優(yōu)選地，在所述閃存單元區(qū)域中的所述半導(dǎo)體襯底和所述第一多晶硅層之間還形成有浮置柵極和柵極介電層。
[0017]綜上所示，本發(fā)明提出了一種新型的嵌入式閃存存儲(chǔ)器的多晶硅柵極的制作工藝，尤其對(duì)于更為先進(jìn)的技術(shù)節(jié)點(diǎn)，以避免在邏輯電路區(qū)域中形成的邏輯柵極結(jié)構(gòu)具有兩層多晶硅，避免兩層多晶硅層之間存在有接觸面影響邏輯柵極器件的性能，以提高嵌入式閃存的整體的性能和嵌入式閃存的良品率。

【專利附圖】

【附圖說(shuō)明】
[0018]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。在附圖中，
[0019]圖1A-1C為根據(jù)現(xiàn)有技術(shù)制作的嵌入式閃存器件結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖；
[0020]圖2A-2H為根據(jù)本發(fā)明一個(gè)實(shí)施方式制作嵌入式閃存器件結(jié)構(gòu)的相關(guān)步驟所獲得的器件的剖面結(jié)構(gòu)示意圖；
[0021]圖3為根據(jù)本發(fā)明一個(gè)實(shí)施方式制作嵌入式閃存器件結(jié)構(gòu)的工藝流程圖。

【具體實(shí)施方式】
[0022]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)顯而易見的是，本發(fā)明可以無(wú)需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0023]為了徹底了解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便說(shuō)明本發(fā)明是如何采用表面處理工藝以沉積兩層光刻膠層來(lái)解決對(duì)快閃單元區(qū)域中控制柵極的損耗問題。顯然本發(fā)明的較佳實(shí)施例詳細(xì)的描述如下，然而去除這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。
[0024]應(yīng)予以注意的是，這里所使用的術(shù)語(yǔ)僅是為了描述具體實(shí)施例，而非意圖限制根據(jù)本發(fā)明的示例性實(shí)施例。如在這里所使用的，除非上下文另外明確指出，否則單數(shù)形式也意圖包括復(fù)數(shù)形式。此外，還應(yīng)當(dāng)理解的是，當(dāng)在本說(shuō)明書中使用術(shù)語(yǔ)“包含”和/或“包括”時(shí)，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0025]現(xiàn)在，將參照附圖更詳細(xì)地描述根據(jù)本發(fā)明的示例性實(shí)施例。然而，這些示例性實(shí)施例可以多種不同的形式來(lái)實(shí)施，并且不應(yīng)當(dāng)被解釋為只限于這里所闡述的實(shí)施例。應(yīng)當(dāng)理解的是，提供這些實(shí)施例是為了使得本發(fā)明的公開徹底且完整，并且將這些示例性實(shí)施例的構(gòu)思充分傳達(dá)給本領(lǐng)域普通技術(shù)人員。在附圖中，為了清楚起見，夸大了層和區(qū)域的厚度，并且使用相同的附圖標(biāo)記表示相同的元件，因而將省略對(duì)它們的描述。
[0026]在本發(fā)明中為了解決現(xiàn)有技術(shù)中存在的缺陷，本發(fā)明提出了一種新的制作嵌入式閃存存儲(chǔ)器的工藝，通過所述方法以解決現(xiàn)有技術(shù)中存在的弊端。
[0027]下面將結(jié)合圖2八-2?對(duì)本發(fā)明所述嵌入式閃存存儲(chǔ)器的制造方法進(jìn)行詳細(xì)描述，圖2八-2?為根據(jù)本實(shí)施例制作嵌入式閃存的過程中存儲(chǔ)器的結(jié)構(gòu)截面圖。
[0028]如圖2八所示，提供半導(dǎo)體襯底200，半導(dǎo)體襯底可包括任何半導(dǎo)體材料，此半導(dǎo)體材料可包括但不限于:81, 810, 8166, 81660? 66合金、(?八8、1—8、I。？，以及其它II1- 乂或I1- VI族化合物半導(dǎo)體。
[0029]將半導(dǎo)體襯底200分為兩個(gè)區(qū)域，分別為:用于形成邏輯器件的第一區(qū)域I，邏輯區(qū)域I ；用于形成閃存存儲(chǔ)器的二區(qū)域II，閃存單元區(qū)域II。需要說(shuō)明的是，邏輯區(qū)域I在真實(shí)布局里都是位于外圍電路區(qū)，因此，邏輯器件位置關(guān)系不受本實(shí)施例所提供的圖的限制。
[0030]在半導(dǎo)體襯底上形成柵極氧化層201，將半導(dǎo)體襯底與后續(xù)將形成的閃存存儲(chǔ)器浮置柵極、邏輯器件柵極隔離。柵極氧化層可以通過熱氧化、化學(xué)氣相沉積(￠^0)或氧氮化工藝形成。柵極氧化層可以包括如下的任何傳統(tǒng)電介質(zhì):3102、310隊(duì)310?、以及包括鈣鈦礦型氧化物的其它類似氧化物。其中，柵極氧化層的材料優(yōu)選用氧化硅，形成方式采用熱氧化法。
[0031]在閃存單元區(qū)域的柵極氧化層上形成浮置柵極202，浮置柵極可以包括各個(gè)材料，所述各個(gè)材料包含但不限于:某些金屬、金屬合金、金屬氮化物和金屬硅化物，及其層壓制件和其復(fù)合物。柵極電極也可以包括摻雜的多晶娃和多晶娃~鍺合金材料以及多晶娃金屬硅化物材料(摻雜的多晶硅/金屬硅化物疊層材料類似地，也可以采用數(shù)種方法的任何一個(gè)形成前述材料。非限制性實(shí)例包括自對(duì)準(zhǔn)金屬硅化物方法、化學(xué)汽相沉積方法和物理汽相沉積方法。
[0032]在本發(fā)明的一具體地實(shí)施方式中，在所述閃存單元區(qū)域中在所述半導(dǎo)體襯底上還可以形成隧穿氧化層，隧穿氧化層的材料可以為氧化硅或者0X0，形成的方法為熱氧化法，通常形成的隧穿氧化層的厚度都在幾十埃左右。接著，在隧穿氧化層上形成浮置柵極。
[0033]在浮置柵極202上形成柵極介電層203，如圖2八所示，具體的，柵極介電層203可以為氧化物-氮化物-氧化物總共三層0X0三明治結(jié)構(gòu)，本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解的是，柵極介電層203也可以為一層氮化物、或者一層氧化物、或者一層氮化物上形成一層氧化物等絕緣結(jié)構(gòu)。可以使用包括但不限于:低壓化學(xué)氣相沉積方法、化學(xué)氣相沉積方法和物理汽相沉積方法的方法形成柵極介電層203。因閃存存儲(chǔ)器要求與浮置柵極接觸的柵極介電層須具備良好的絕緣性，以避免在正常電壓下，用來(lái)存儲(chǔ)電荷的浮置柵極發(fā)生漏電或者過早點(diǎn)崩潰的問題，以柵極介電層203的材質(zhì)是0X0為例，以低壓化學(xué)氣相沉積方法形成一層均勻的氧化硅層，接著，以低壓化學(xué)氣相沉積方法在氧化硅層上形成氮化硅層，然后，再以以低壓化學(xué)氣相沉積方法形成另一層氧化硅層。
[0034]在邏輯區(qū)域中去除浮置柵極和柵極介電層以露出柵極氧化層，具體的，根據(jù)圖案化的光罩(1'的1(:16)除去邏輯區(qū)域中的浮置柵極和柵極介電層。可以采用干法刻蝕去除浮置柵極和柵極介電層，干法蝕刻工藝包括但不限于:反應(yīng)離子蝕刻￠12)、離子束蝕刻、等離子體蝕刻或者激光切割。接著，在所述半導(dǎo)體襯底上沉積多晶硅層204，在邏輯電路區(qū)域中的所述柵極氧化層上形成邏輯柵極材料層，在閃存單元區(qū)域中的柵極介電層上形成控制柵極材料層。
[0035]多晶硅的形成方法可選用低壓化學(xué)氣相淀積仏?(^0)工藝。形成所述多晶硅的工藝條件包括:反應(yīng)氣體為娃燒(31?)，所述娃燒的流量范圍可為100?200立方厘米/分鐘(8(3(3111)，如1508(3(3111 ；反應(yīng)腔內(nèi)溫度范圍可為700?750攝氏度；反應(yīng)腔內(nèi)壓力可為250?350毫毫米萊柱，如300111101^ ；所述反應(yīng)氣體中還可包括緩沖氣體,所述緩沖氣體可為氦氣或氮?dú)猓龊夂偷獨(dú)獾牧髁糠秶蔀??20升/分鐘(81111)，如881111、1081111或 1581111。
[0036]如圖28所不，在多晶娃層204上依次沉積形成底部抗反射層和光刻膠層205，底部抗反射層和光刻膠層205覆蓋所述邏輯柵極材料層和控制柵極材料層。采用光刻工藝將閃存單元區(qū)域中的光刻膠層205經(jīng)曝光、顯影等步驟以形成具有圖案的光刻膠層205，根據(jù)圖案化的光刻膠層刻蝕閃存單元區(qū)域中多晶硅層204和柵極介電層203，以形成多個(gè)溝槽206，溝槽206露出浮置柵極。
[0037]可以采用干法刻蝕多晶硅層204和柵極介電層203，形成溝槽206。干法刻蝕包括但不限于:反應(yīng)離子蝕刻、離子束蝕刻、等離子體蝕刻或者激光切割。最好通過一個(gè)或者多個(gè)虹2步驟進(jìn)行干法蝕刻。采用干法刻蝕去除多晶硅層204和柵極介電層203，在該步驟中所述蝕刻壓力:20?1500101^ ；功率:300?8001 ；偏置功率優(yōu)選01 ；時(shí)間:5?208 ；刻蝕氣體可以采用基于氟的氣體。
[0038]光刻膠材料可以包括選自包括正性光刻膠材料、負(fù)性光刻膠材料和混合光刻膠材料的組中的光刻膠材料。通常，掩模層包括具有厚度從大約2000到大約5000埃的正性光刻膠材料或負(fù)性光刻膠材料。
[0039]將底部抗反射涂層涂覆在光刻膠的底部來(lái)減少底部光的反射。有兩種涂層材料:有機(jī)抗反射涂層(01'職=1(3),在娃片表面旋涂,依靠有機(jī)層直接接收掉入射光線；無(wú)機(jī)抗反射涂層(11101'職111(3),在硅片表面利用等離子增強(qiáng)化學(xué)氣相沉積形成。一般材料為:1化或311通過特定波長(zhǎng)相位相消而起作用，最重要的參數(shù)有:材料折射率、薄膜厚度等。底部抗反射涂層的使用比較廣泛。
[0040]如圖2(:所示，在所述半導(dǎo)體襯底200上形成多晶硅層207，多晶硅層207覆蓋邏輯電路區(qū)域中的多晶硅層204，在多晶硅層207和多晶硅層204之間存在有接觸面，多晶硅層207覆蓋閃存單元區(qū)域中的多晶硅層204和多晶硅浮置柵極202。
[0041]在半導(dǎo)體襯底200上邏輯電路區(qū)域中形成多晶硅層、在閃存單元區(qū)域中形成浮置柵極、柵極介電層和多晶硅層，其中，用于形成控制柵極的多晶硅層和用于形成邏輯柵極的多晶硅層之間的梯度高度范圍為500埃至1500埃，控制柵極的多晶硅層高于邏輯電路柵極的多晶硅層。
[0042]然后，在多晶硅層207上形成光刻膠層208，采用與去除邏輯電路區(qū)域中的浮置柵極和柵極介電層相同的光罩，經(jīng)曝光和顯影等步驟之后，形成圖案化的光刻膠層208，如圖20所示。根據(jù)圖案化的光刻膠層208，刻蝕去除邏輯電路區(qū)域中的兩層多晶硅層以露出柵極氧化層，接著，采用灰化工藝去除光刻膠層208。
[0043]優(yōu)選采用干法刻蝕去除邏輯電路區(qū)域中的兩層多晶硅層以露出柵極氧化層。干法刻蝕包括但不限于:反應(yīng)離子蝕刻、離子束蝕刻、等離子體蝕刻或者激光切割。最好通過一個(gè)或者多個(gè)虹2步驟進(jìn)行干法蝕刻。作為一個(gè)實(shí)例，采用等離子體刻蝕，刻蝕氣體可以采用基于氮?dú)獾臍怏w。具體的，采用較低的射頻能量并能產(chǎn)生低壓和高密度的等離子體氣體來(lái)實(shí)現(xiàn)多晶硅的干法刻蝕。采用的刻蝕氣體為基于氮?dú)獾臍怏w，刻蝕氣體的流量為:100?200立方厘米/分鐘；反應(yīng)室內(nèi)壓力可為30?50111101^，刻蝕的時(shí)間為10?15秒，功率為30?801，偏置功率為01。
[0044]接著，如圖22所示，在半導(dǎo)體襯底200上依次形成邏輯柵極的多晶硅層209和犧牲層210，犧牲層210為氧化物層。具體的，多晶硅層209和氧化物層210覆蓋邏輯電路區(qū)域中的柵極氧化層和閃存單元區(qū)域中的多晶硅層。多晶硅層209用于形成邏輯電路區(qū)域中的邏輯柵極。氧化物層的材料優(yōu)選二氧化硅。多晶硅層209的形成方法與閃存單元區(qū)域中的多晶硅層的形成方法相同，就不在此詳細(xì)贅述。
[0045]在氧化物層210上形成光刻膠層211，采用光刻工藝經(jīng)曝光和顯影等步驟之后，形成圖案化的光刻膠層211，如圖2？所示。光刻膠層211覆蓋邏輯電路區(qū)域中的氧化物層，露出閃存單元區(qū)域中的氧化物層，接著，根據(jù)圖案化的光刻膠層211刻蝕去除閃存單元區(qū)域中的氧化物層，以露出閃存單元區(qū)域中的多晶硅層209。采用灰化工藝去除圖案化的光刻膠層211，露出氧化物層。
[0046]既可以采用干蝕刻法也可以采用濕法清洗移除閃存單元區(qū)域中的氧化物層。干蝕刻法能夠采用基于氟化碳?xì)怏w的各向異性蝕刻法。濕法清洗能夠采用氫氟酸溶液，例如緩沖氧化物蝕刻劑0311打61~ 0X1(16 61:0118111: (802))或氫氟酸緩沖溶液0311打61 801111:1011 0？117^0^11101-10 801(1 (8?]7) ) 0
[0047]使用一干蝕刻制造工藝，例如以氟化硫($6)、氮及氯作為蝕刻劑且對(duì)氧化物具有高選擇性的選擇性反應(yīng)性離子蝕刻(虹幻制造工藝，進(jìn)行回蝕刻制造工藝。傳統(tǒng)干刻蝕工藝，例如反應(yīng)離子刻蝕、離子束刻蝕、等離子刻蝕、激光燒蝕或者這些方法的任意組合?？梢允褂脝我坏目涛g方法，或者也可以使用多于一個(gè)的刻蝕方法。
[0048]在本發(fā)明中優(yōu)選采用濕法清洗去除閃存單元區(qū)域中的氧化物層，濕法清洗采用稀釋的氫氟酸執(zhí)行氧化物層的去除。
[0049]如圖2(}所示，采用平坦化方法去除閃存單元區(qū)域中的邏輯柵極的多晶硅層209停止于所述邏輯電路區(qū)域中的所述氧化物層210，以露出控制柵極的多晶硅層207。在邏輯電路區(qū)域中平坦化工藝停止在氧化物層的表面，氧化物層用于保護(hù)其下方的多晶硅層。
[0050]可以使用半導(dǎo)體制造領(lǐng)域中常規(guī)的平坦化方法來(lái)實(shí)現(xiàn)表面的平坦化。該平坦化方法的非限制性實(shí)例包括機(jī)械平坦化方法和化學(xué)機(jī)械研磨平坦化方法?；瘜W(xué)機(jī)械研磨平坦化方法更常用。在本發(fā)明中去除閃存單元區(qū)域中的多晶硅層209的方法優(yōu)選化學(xué)機(jī)械研磨。
[0051]如圖2?所示，去除邏輯電路區(qū)域中的氧化物層210，以露出多晶硅層209。在本發(fā)明的一【具體實(shí)施方式】中，去除邏輯電路區(qū)域中的氧化物層的方法與去除閃存單元區(qū)域中的氧化物層的方法一樣，優(yōu)選采用濕法清洗去除邏輯電路區(qū)域中的氧化物層，濕法清洗采用稀釋的氫氟酸執(zhí)行氧化物層的去除。
[0052]參照?qǐng)D3，其中示出了為根據(jù)本發(fā)明一個(gè)實(shí)施方式制作嵌入式閃存器件的工藝流程圖。，用于簡(jiǎn)要示出整個(gè)制造工藝的流程。
[0053]在步驟301中，提供半導(dǎo)體襯底，將半導(dǎo)體襯底200分為兩個(gè)區(qū)域，分別為:用于形成閃存存儲(chǔ)器的第二區(qū)域，閃存單元區(qū)域；用于形成邏輯器件的第一區(qū)域，邏輯區(qū)域。在半導(dǎo)體襯底上形成柵極氧化層。在閃存單元區(qū)域的柵極氧化層上形成浮置柵極，在浮置柵極上形成柵極介電層。去除邏輯區(qū)域中的浮置柵極和柵極介電層以露出柵極氧化層，在所述半導(dǎo)體襯底上沉積第一多晶娃層；
[0054]在步驟302中，在第一多晶硅層上形成圖案化的第一光刻膠層，根據(jù)圖案化的第一光刻膠層刻蝕閃存單元區(qū)域中的第一多晶硅層和柵極介電層，已露出浮置柵極，采用灰化工藝去除第一光刻膠層；
[0055]在步驟303中，在圖案化的第一多晶硅層上形成第二多晶硅層，在邏輯電路區(qū)域和閃存單元區(qū)域中形成兩層多晶硅層；
[0056]在步驟304中，在第二多晶硅層上形成圖案化的第二光刻膠層，根據(jù)圖案化的第二光刻膠層干法刻蝕去除邏輯電路區(qū)域中的兩層多晶硅層，以露出柵極氧化層，采用灰化工藝去除第二光刻膠層；
[0057]在步驟305中，在半導(dǎo)體襯底上依次形成第三多晶硅層和氧化物層；
[0058]在步驟306中，在氧化物層上形成圖案化的第三光刻膠層，根據(jù)圖案化的第三光刻膠層采用濕法清洗去除閃存單元區(qū)域中的氧化物層，以露出第三多晶硅層；
[0059]在步驟307中，采用化學(xué)機(jī)械研磨去除閃存單元區(qū)域中的第三多晶硅層，以露出第二多晶硅層，在邏輯電路區(qū)域中化學(xué)機(jī)械研磨停止在氧化物層的表面；
[0060]在步驟308中，采用濕法清洗去除邏輯電路區(qū)域中的氧化物層。
[0061]綜上所示，本發(fā)明提出了一種新型的嵌入式閃存存儲(chǔ)器的多晶硅柵極的制作工藝，尤其對(duì)于更為先進(jìn)的技術(shù)節(jié)點(diǎn)，以避免在邏輯電路區(qū)域中形成的邏輯柵極結(jié)構(gòu)具有兩層多晶硅，避免兩層多晶硅層之間存在有接觸面影響邏輯柵極器件的性能，以提高嵌入式閃存的整體的性能和嵌入式閃存的良品率。
[0062]本發(fā)明已經(jīng)通過上述實(shí)施例進(jìn)行了說(shuō)明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說(shuō)明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。
【權(quán)利要求】
1.一種制作嵌入式閃存的方法，包括: 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底具有閃存單元區(qū)域和邏輯電路區(qū)域； 在所述半導(dǎo)體襯底上依次形成第一多晶硅層和第二多晶硅層； 在所述第二多晶硅層上形成圖案化的光刻膠層； 根據(jù)所述圖案化的光刻膠層去除所述邏輯電路區(qū)域中的所述第一多晶硅層和所述第二多晶硅層； 去除所述圖案化的光刻膠層； 在所述半導(dǎo)體襯底上依次形成第三多晶硅層和犧牲層； 去除所述閃存單元區(qū)域中的所述犧牲層； 采用平坦化工藝去除所述閃存單元區(qū)域中的所述第三多晶硅層； 去除所述邏輯電路區(qū)域中殘留的所述犧牲層。
2.如權(quán)利要求1所述的方法，其特征在于，采用濕法清洗工藝去除所述閃存單元區(qū)域中的所述犧牲層。
3.如權(quán)利要求1所述的方法，其特征在于，采用化學(xué)機(jī)械研磨執(zhí)行所述平坦化工藝。
4.如權(quán)利要求1所述的方法，其特征在于，采用濕法清洗工藝去除所述邏輯電路區(qū)域中的所述犧牲層。
5.如權(quán)利要求1所述的方法，其特征在于，還包括在形成所述第一多晶硅層之后采用光刻工藝刻蝕所述閃存單元區(qū)域中的所述第一多晶硅層以形成多個(gè)溝槽的步驟。
6.如權(quán)利要求1所述的方法，其特征在于，采用干法刻蝕去除所述邏輯電路區(qū)域中的所述第一多晶硅層和所述第二多晶硅層。
7.如權(quán)利要求1所述的方法，其特征在于，在所述閃存單元區(qū)域中的所述半導(dǎo)體襯底和所述第一多晶硅層之間還形成有浮置柵極和柵極介電層。
【文檔編號(hào)】H01L21/8247GK104347516SQ201310335564
【公開日】2015年2月11日 申請(qǐng)日期:2013年8月2日 優(yōu)先權(quán)日:2013年8月2日
【發(fā)明者】陳建奇 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司