一種制作閃存的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造工藝，尤其涉及一種制作閃存的方法。
【背景技術(shù)】
[0002]存儲(chǔ)器用于存儲(chǔ)大量數(shù)字信息，最近據(jù)調(diào)查顯示，在世界范圍內(nèi)，存儲(chǔ)器芯片大約占了半導(dǎo)體交易的30%。多年來(lái)，工藝技術(shù)的進(jìn)步和市場(chǎng)需求催生了越來(lái)越多高密度的各種類(lèi)型存儲(chǔ)器，如RAM (隨機(jī)存儲(chǔ)器)、SRAM (靜態(tài)隨機(jī)存儲(chǔ)器)、DRAM (動(dòng)態(tài)隨機(jī)存儲(chǔ)器)和FRAM(鐵電存儲(chǔ)器)等。其中，閃存存儲(chǔ)器即FLASH，由于具有即使在供電電源關(guān)閉后仍能保持片內(nèi)信息；在存儲(chǔ)器電可擦除和可重復(fù)編程時(shí)不需要特殊的高電壓；以及成本低、密度大等特點(diǎn)，使其成為非易失性半導(dǎo)體存儲(chǔ)技術(shù)的主流。其獨(dú)特的性能使其廣泛的運(yùn)用于各個(gè)領(lǐng)域，包括嵌入式系統(tǒng)，如PC及設(shè)備、電信交換機(jī)、蜂窩電話(huà)、網(wǎng)絡(luò)互連設(shè)備、儀器儀表和汽車(chē)器件，同時(shí)還包括新興的語(yǔ)音、圖像、數(shù)據(jù)存儲(chǔ)器類(lèi)產(chǎn)品。
[0003]隨著對(duì)存儲(chǔ)器具有高密度和低成本要求的提高，NAND flash存儲(chǔ)器的單元尺寸也隨之顯著的減小。為了獲得穩(wěn)健的NAND flash器件單元結(jié)構(gòu)，制作該NAND flash器件的工藝變得更加復(fù)雜，同時(shí)，產(chǎn)生了一系列的問(wèn)題，例如，編程效率、編程干擾、閾值電壓(Vt)均一性等問(wèn)題。
[0004]因此，目前急需一種制作半導(dǎo)體器件的方法，以解決現(xiàn)有技術(shù)中存在的問(wèn)題。

【發(fā)明內(nèi)容】

[0005]在
【發(fā)明內(nèi)容】
部分中引入了一系列簡(jiǎn)化形式的概念，這將在【具體實(shí)施方式】部分中進(jìn)一步詳細(xì)說(shuō)明。本發(fā)明的
【發(fā)明內(nèi)容】
部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。
[0006]為了解決現(xiàn)有技術(shù)中存在的問(wèn)題，本發(fā)明提出了一種制作閃的方法，包括:提供半導(dǎo)體襯底，對(duì)所述半導(dǎo)體襯底執(zhí)行阱注入工藝；在所述半導(dǎo)體襯底上形成柵極堆疊結(jié)構(gòu)；執(zhí)行注入工藝，以在所述半導(dǎo)體襯底中所述柵極堆疊結(jié)構(gòu)的兩側(cè)形成源區(qū)和漏區(qū)；其中，所述注入工藝包括口袋注入。
[0007]示例性地，所述口袋注入用于調(diào)整溝道的閾值電壓。
[0008]示例性地，所述口袋注入的摻雜劑包括硼。
[0009]示例性地，所述口袋注入的傾斜角度范圍為0°?10°。
[0010]示例性地，所述口袋注入的能量為5KeV?1KeV,離子劑量為Ie13?5e14原子/
2
cm ο
[0011]示例性地，所述柵極疊層結(jié)構(gòu)從下而上依次包括隧穿氧化層、浮柵、柵介電層和控制柵。
[0012]示例性地，形成所述源區(qū)和所述漏區(qū)的注入摻雜劑包括砷。
[0013]示例性地，還包括在形成所述柵極堆疊結(jié)構(gòu)之后執(zhí)行氧化工藝的步驟。
[0014]示例性地，還包括在執(zhí)行所述注入工藝之后執(zhí)行退火工藝的步驟。
[0015]示例性地，在形成所述柵極堆疊結(jié)構(gòu)之前，所述方法不包括用于調(diào)整所述溝道閾值電壓的離子注入步驟。
[0016]綜上所述，根據(jù)本發(fā)明的制作方法減小了熱處理工藝對(duì)器件溝道摻雜輪廓的影響，同時(shí)也減小了溝道電容。本發(fā)明的制作方法采用存儲(chǔ)單元源漏區(qū)(CSD)的口袋注入工藝代替?zhèn)鹘y(tǒng)的柵極堆疊結(jié)構(gòu)的閾值電壓注入工藝，同時(shí)該制作方法利用硼離子和砷離子的不同熱擴(kuò)散速率來(lái)形成口袋摻雜輪廓，進(jìn)而調(diào)整所述器件溝道的閾值電壓。根據(jù)本發(fā)明的制作方法避免了熱處理工藝對(duì)器件溝道摻雜輪廓的影響，減小了溝道電容從而減少了編程電壓干擾(Vpgn disturb)，最終提高了 NAND閃存存儲(chǔ)器的整體性能和良品率。
【附圖說(shuō)明】
[0017]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。在附圖中，
[0018]圖1A為一種制作NAND閃存存儲(chǔ)器件的工藝流程圖；
[0019]圖1B為一種NAND閃存存儲(chǔ)器件結(jié)構(gòu)的剖視結(jié)構(gòu)示意圖；
[0020]圖2A-2E為根據(jù)本發(fā)明一個(gè)實(shí)施方式制作NAND閃存器件結(jié)構(gòu)的相關(guān)步驟所獲得的器件的剖視結(jié)構(gòu)示意圖；
[0021]圖3為根據(jù)本發(fā)明一個(gè)實(shí)施方式制作NAND閃存器件結(jié)構(gòu)的工藝流程圖。
【具體實(shí)施方式】
[0022]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)顯而易見(jiàn)的是，本發(fā)明可以無(wú)需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0023]為了徹底了解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便說(shuō)明本發(fā)明是如何解決現(xiàn)有技術(shù)中的問(wèn)題。顯然本發(fā)明的較佳實(shí)施例詳細(xì)的描述如下，然而去除這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。
[0024]應(yīng)予以注意的是，這里所使用的術(shù)語(yǔ)僅是為了描述具體實(shí)施例，而非意圖限制根據(jù)本發(fā)明的示例性實(shí)施例。如在這里所使用的，除非上下文另外明確指出，否則單數(shù)形式也意圖包括復(fù)數(shù)形式。此外，還應(yīng)當(dāng)理解的是，當(dāng)在本說(shuō)明書(shū)中使用術(shù)語(yǔ)“包含”和/或“包括”時(shí)，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0025]現(xiàn)在，將參照附圖更詳細(xì)地描述根據(jù)本發(fā)明的示例性實(shí)施例。然而，這些示例性實(shí)施例可以多種不同的形式來(lái)實(shí)施，并且不應(yīng)當(dāng)被解釋為只限于這里所闡述的實(shí)施例。應(yīng)當(dāng)理解的是，提供這些實(shí)施例是為了使得本發(fā)明的公開(kāi)徹底且完整，并且將這些示例性實(shí)施例的構(gòu)思充分傳達(dá)給本領(lǐng)域普通技術(shù)人員。在附圖中，為了清楚起見(jiàn)，夸大了層和區(qū)域的厚度，并且使用相同的附圖標(biāo)記表示相同的元件，因而將省略對(duì)它們的描述。
[0026]圖1A為一種制作NAND閃存存儲(chǔ)器件的工藝流程圖，圖1B為一種NAND閃存存儲(chǔ)器件結(jié)構(gòu)的剖視結(jié)構(gòu)示意圖。如圖1A所示:
[0027]在步驟101中，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底為P型硅襯底，采用標(biāo)準(zhǔn)的阱注入工藝在半導(dǎo)體襯底中形成阱?？梢酝ㄟ^(guò)高能量注入工藝形成阱，也可以通過(guò)低能量注入，搭配高溫?zé)嵬嘶疬^(guò)程形成阱。接著，對(duì)所述半導(dǎo)體襯底進(jìn)行溝道摻雜注入工藝，以在半導(dǎo)體襯底中形成溝道。
[0028]在步驟102中，在所述半導(dǎo)體襯底上依次形成氧化層、浮柵材料層和硬掩膜層。
[0029]在步驟103中，圖案化有源區(qū)，執(zhí)行刻蝕工藝，以在所述半導(dǎo)體襯底中形成淺溝槽隔離結(jié)構(gòu)(STI)。
[0030]在步驟104中，采用熱處理工藝在所述半導(dǎo)體襯底上依次形成柵介電層和控制柵極材料層，接著，圖案化所述控制柵極材料層和柵介電層，以在所述半導(dǎo)體襯底上形成柵極堆疊結(jié)構(gòu)，再執(zhí)行柵極氧化工藝。
[0031]在步驟105中，采用單元源漏區(qū)(CSD)注入工藝，以在所述半導(dǎo)體襯底中形成源區(qū)和漏區(qū)。
[0032]在步驟106中，在所述半導(dǎo)體襯底上所述柵極堆疊結(jié)構(gòu)的兩側(cè)形成間隙壁，接著在所述半導(dǎo)體襯底上形成層間介電層，執(zhí)行平坦化工藝。
[0033]在步驟107中，在所述層間介電層中形成接觸孔，接著，執(zhí)行后端制程工藝(BEOL) ο
[0034]在上述制作NAND閃存存儲(chǔ)器的方法中存在著一個(gè)缺點(diǎn)，在溝道摻雜工藝之后的一系列熱處理工藝將影響溝道的摻雜輪廓，從而，使所述溝道摻雜工藝的摻雜在所述器件中不均勻。并且，根據(jù)該方法制作的器件(如圖1B所示)具有高濃度的溝道摻雜，高的溝道摻雜會(huì)引起高溝道電容，這將引起嚴(yán)重的編程干擾。
[0035]在本發(fā)明中為了解決現(xiàn)有技術(shù)中存在的缺陷，本發(fā)明提出了一種新的制作半導(dǎo)體器件的方法，通過(guò)所述方法以解決現(xiàn)有技術(shù)中存在的弊端。
[0036]下面將結(jié)合圖2A-2E和圖3對(duì)本發(fā)明所述NAND閃存存儲(chǔ)器的制造方法進(jìn)行詳細(xì)描述。
[0037]首先，執(zhí)行步驟301，執(zhí)行阱注入工藝，同時(shí)省略溝道閾值電壓注入工藝步驟。
[0038]如圖2A所示，提供半導(dǎo)體襯底200，用標(biāo)準(zhǔn)的阱注入工藝在半導(dǎo)體襯底中形成阱?？梢酝ㄟ^(guò)高能量注入工藝形成阱，也可以通過(guò)低能量注入，搭配高溫?zé)嵬嘶疬^(guò)程形成阱。
[0039]執(zhí)行阱注入工藝在所述半導(dǎo)體襯底200中形成阱，當(dāng)所述襯底選用N型襯底，具體地，本領(lǐng)域技術(shù)人員選用本領(lǐng)域常用的N型襯底即可，接著在所述N型襯底中形成P阱，在本發(fā)明的實(shí)施例中，首先在所述N型襯底上形成P阱窗口，在所述P阱窗口中進(jìn)行離子注入，然后執(zhí)行退火步驟推進(jìn)以形成P阱。當(dāng)所述襯底選用P型襯底，具體地，本領(lǐng)域技術(shù)人員選用本領(lǐng)域常用的P型襯底即可，接著在所述P型襯底中形成N阱，在本發(fā)明的實(shí)施例中，首先在所述P型襯底上形成N阱窗口，在所述N阱窗口中進(jìn)行離子注入，然后執(zhí)行退火步驟推進(jìn)以形成N阱。
[0040]在本發(fā)明一具體實(shí)施例中，所述半導(dǎo)體襯底200為P型襯底，其具體的摻雜濃度不受本發(fā)明限制。半導(dǎo)體襯底具體的可以通過(guò)外延生長(zhǎng)形成，也可以為晶圓襯底。采用標(biāo)準(zhǔn)的阱注入工藝在半導(dǎo)體襯底中形成阱?？梢酝ㄟ^(guò)高能量注入工藝形成阱，也可以通過(guò)低能量注入，搭配高溫?zé)嵬嘶疬^(guò)程形成阱。
[0041]執(zhí)行步驟302，采用標(biāo)準(zhǔn)的淺溝槽隔離工藝，定義器件的有源區(qū)，同時(shí)，在所述半導(dǎo)體襯底上形成柵極堆疊結(jié)構(gòu)。
[0042]如圖2B所示，采用淺溝槽隔離技術(shù)來(lái)實(shí)現(xiàn)有源器件的隔離，在半導(dǎo)體襯底200中形成淺溝槽隔離結(jié)構(gòu)，對(duì)于本領(lǐng)域的技術(shù)人員而言形成淺溝槽隔離結(jié)構(gòu)和定義有源區(qū)的步驟是熟知的技術(shù)手段在此就不詳細(xì)贅述，可以采用任何適合的方法形成溝槽隔離結(jié)構(gòu)和定義有源區(qū)。
[0043]在所述半導(dǎo)體襯底200上形成隧穿氧化層201，隧穿氧化層的材料可以為氧化硅，形成隧穿氧化層的方法為熱氧化法，形成的隧穿氧化層的