用于制造光電子半導體芯片的方法和光電子半導體芯片的制作方法
【專利摘要】在方法的至少一個實施形式中，所述方法設立為用于制造光電子半導體芯片（10）、尤其是發(fā)光二極管。所述方法包括下述步驟：提供生長襯底（1）；借助于濺鍍在生長襯底（1）上生成III族氮化物成核層（3）；以及在成核層（3）上或在成核層（3）上方生長具有有源層（2a）的III族氮化物半導體層序列（2），其中生長襯底（1）的材料與成核層（3）的和/或半導體層序列（2）的材料不同。
【專利說明】用于制造光電子半導體芯片的方法和光電子半導體芯片
【技術領域】
[0001]提出一種用于制造光電子半導體芯片的方法以及一種光電子半導體芯片。

【發(fā)明內容】

[0002]待實現的目的在于，提出一種用于有效地制造光電子半導體芯片的方法。
[0003]根據該方法的至少一個實施形式，所述方法包括在生長襯底上方生成III族氮化物成核層的步驟。借助于濺鍍實現成核層的生成。因此，成核層不經由氣相外延如金屬有機氣相外延生成，英文是 Metal Organic Chemical Vapor Phase Epitaxy,簡稱 MOVPE。
[0004]根據該方法的至少一個實施形式，在成核層上方生長具有有源層的III族氮化物半導體層序列。半導體層序列的有源層設立為在半導體芯片運行時用于產生電磁輻射、尤其是在紫外的或可見的光譜范圍中的電磁輻射。特別地，所產生的輻射的波長在430nm和680nm之間，其中包含邊界值。有源層優(yōu)選包括一個或多個pn結或者一個或多個量子阱結構。
[0005]半導體材料優(yōu)選是氮化物化合物半導體材料如AlJn^Ga具其中O < η≤1，O≤m≤I并且n+m≤I。在此，半導體層序列能夠具有摻雜物以及附加的組成部分。然而，為了簡單性，僅給出半導體層序列的晶格的主要組成部分，即Al、Ga、In以及N，即使這些主要組成部分能夠部分地由少量的其他物質替代和/或補充時也如此。
[0006]根據該方法的至少一個實施形式，適用的是：0 < η < O. 3和/或O. 35 < m < O. 95和/或0〈l-n，m < O. 5。所提及的用于η和m的值域優(yōu)選適用于半導體層序列的所有子層，其中不包括摻雜物。然而在此可能的是，半導體層序列具有一個或多個中間層，對于所述中間層，不同于所提及的用于n、m的值并且替代其適用的是：0. 75≤η≤I或O. 80≤η≤I。
[0007]根據該方法的至少一個實施形式，所述方法包含提供生長襯底的步驟。生長襯底基于不同于成核層的和/或半導體層序列的材料的材料體系。換言之，生長襯底是所謂的異質襯底。例如，生長襯底是硅襯底、具有r面或c面作為生長面的藍寶石襯底、鍺襯底、砷化鎵襯底、鑰襯底、碳化硅襯底或由金屬合金構成的襯底。特別地，生長襯底的熱膨脹系數與待生長的半導體層序列的熱膨脹系數相差至多50%或至多20%。
[0008]在方法的至少一個實施形式中，所述方法設立為用于制造光電子半導體芯片、尤其是發(fā)光二極管。所述方法至少包括下述優(yōu)選以給出的順序的步驟，:
[0009]-提供生長襯底；
[0010]-借助于濺鍍在生長襯底上生成III族氮化物成核層；以及
[0011]-在成核層上或其上方生長具有有源層的III族氮化物半導體層序列。
[0012]在此，生長襯底的材料不同于成核層的和/或半導體層序列的材料。
[0013]與MOVPE相比，借助于濺鍍能夠相對成本低地并且以相對高的生長速度生成厚的層。因此，在幾分鐘之內例如能夠沉積例如由AlN構成的直至I μ m的厚的層。
[0014]此外，能夠通過借助于濺鍍來生成成核層來縮短和/或簡化隨后的MOVPE過程。尤其可能的是，棄用附加的成核步驟。成核層優(yōu)選直接在生長襯底上生成。[0015]此外可能的是，通過濺鍍成核層來減少鋁在用于生成半導體層序列的MOVPE工藝中的使用。由于MOVPE工藝中高的溫度通常將石墨座用作為襯底座。石墨座在MOVPE中能夠被薄的、近于白色的含鋁的和/或含鎵的層涂蓋，由此石墨座的熱放射特性和加熱特性改變。通過借助于濺鍍在氣相外延反應器外部生成成核層，明顯減少了以鋁和/或鎵來涂蓋石墨座并且能夠簡單地設置用于緊隨其后的MOVPE工藝的參數。
[0016]根據該方法的至少一個實施形式，在濺鍍成核層時添加氧。氧在尤其基于氮化鋁的成核層中的重量份額優(yōu)選為至少O. 1%或至少O. 2%或至少O. 5%。此外，氧在成核層中的重量份額優(yōu)選為至多10%或至多5%或至多I. 5%。也在文獻DE10034263B4中提出將氧引入成核層中，其公開內容通過參引并入本文。
[0017]根據該方法的一個實施形式，成核層中的氧份額沿遠離生長襯底的方向單調地或嚴格單調地變小。特別地，在具有在IOnm和30nm之間且包含邊界值的厚度的薄層中，最高的氧濃度直接位于生長襯底處。沿遠離生長襯底的方向，氧含量能夠階梯狀地或線性地減少。
[0018]根據該方法的至少一個實施形式,生長具有至少IOnm或至少30nm或至少50nm的厚度的成核層。替選地或附加地，成核層的厚度為至多IOOOnm或至多200nm或至多150nm。特別地，成核層的厚度為大約lOOnm。
[0019]根據該方法的至少一個實施形式，通過激光剝離法進行生長襯底的去除。替選地或附加地，可能的是，在去除生長襯底時使用濕化學蝕刻。
[0020]根據該方法的至少一個實施形式，生長襯底和成核層對于在剝離法中使用的激光輻射是能穿透的。因此，換言之，生長襯底的和成核層的材料不吸收或不顯著地吸收所使用的激光福射。
[0021]根據該方法的至少一個實施形式，通過激光輻射在成核層和半導體層序列之間的邊界層上或在成核層和生長層之間的邊界面上發(fā)生材料分解。因此，造成半導體層序列從生長襯底處剝離的材料分解優(yōu)選不在緊鄰生長襯底處發(fā)生。
[0022]根據該方法的至少一個實施形式，在成核層和生長襯底之間生成犧牲層。犧牲層優(yōu)選不僅與生長襯底而且與成核層直接接觸。犧牲層能夠例如借助于原子層沉積來生成，英語是Atomic Layer Deposition或簡稱ALD,或借助于氣相沉積或借助于派鍍來生成。
[0023]根據犧牲層的至少一個實施形式，所述犧牲層由能夠濕化學地分解的材料形成，其中在濕化學的分解中，生長襯底和半導體層序列和/或生長層不隨著分解或不顯著地隨著分解。例如，犧牲層包括氧化鋁如Al2O3或由其構成。犧牲層的厚度例如位于50nm和200nm之間，其中包含邊界值。
[0024]根據該方法的至少一個實時形式，生長襯底、尤其是在朝向半導體層序列的一側上不被損壞或不顯著地被損壞。特別地，生長襯底的這一側的表面性質保持不變或盡量保持不變。因此，在生長襯底剝離時，優(yōu)選僅半導體層序列的一部分和/或生長層的或犧牲層的一部分被損壞。
[0025]根據該方法的至少一個實施形式，生長層直接施加在成核層上。因此，換言之，取消夾層，所述夾層例如由具有沿遠離生長襯底的方向下降的鋁含量的AlGaN形成。生長層優(yōu)選是摻雜的GaN層或者也可以是未摻雜的GaN層。生長層的厚度尤其位于50nm和300nm之間，其中包含邊界值。生長層優(yōu)選通過濺鍍或通過MOVPE生成。[0026]根據該方法的至少一個實施形式，尤其是將掩膜層直接施加到生長層上。掩膜層例如由氮化硅、氧化硅、氮氧化硅或由氮化硼或氧化鎂形成。掩膜層的厚度優(yōu)選為至多2nm或至多Inm或至多0.5nm。特別地，生成具有如下厚度的掩膜層，所述厚度平均為一個或兩個單層。掩膜層能夠通過濺鍍或通過MOVPE生成。
[0027]根據該方法的至少一個實施形式，掩膜層以至少20%或至少50%或至少55%的覆蓋度施加到位于其下的層上。優(yōu)選地，覆蓋度為至多90%或至多80%或至多70%。因此，換言之，生長襯底和/或生長層在俯視圖中看來由掩膜層的材料覆蓋至所提到的份額。因此也就是說生長層局部地露出。
[0028]根據該方法的至少一個實施形式，與成核層一樣，生長層以及掩膜層同樣通過濺鍍來生成。成核層和生長層以及掩膜層的生成能夠在相同的濺鍍沉積設備中實現。
[0029]根據該方法的至少一個實施形式，尤其是直接在掩膜層上以及在局部露出的生長層上生長聚結層，例如借助于氣相外延。聚結層優(yōu)選基于未摻雜的或基本上未摻雜的GaN。聚結層在局部露出的生長層上進而在掩膜層的開口中生長。聚結層以掩膜層中的所述開口為出發(fā)點，共生為封閉的、相對缺陷少的層。
[0030]根據該方法的至少一個實施形式，生長具有至少300nm或至少400nm的厚度的聚結層。替選地或附加地，厚度為至多3μπι或至多I. 2μπι。
[0031]根據該方法的至少一個實施形式，在聚結層上，尤其以直接的物質接觸的方式生長中間層。中間層優(yōu)選是AlGaN層，所述AlGaN層具有在5%和15%之間、或在75%和100%之間且包含邊界值的鋁含量。中間層的厚度優(yōu)選位于5nm和50nm之間、尤其位于IOnm和20nm之間、或者位于30nm和IOOnm之間、或者位于IOnm和200nm之間，其中包含邊界值。中間層能夠是摻雜的。
[0032]根據該方法的至少一個實施形式，生長多個中間層，其中中間層分別能夠在制造公差的范圍中相同地構成。在兩個相鄰的中間層之間優(yōu)選存在各一個GaN層，所述GaN層能夠是摻雜的或未摻雜的。此外，GaN層優(yōu)選與兩個相鄰的中間層直接接觸。因此，GaN層的厚度優(yōu)選為至少20nm或至少50nm或至少500nm，并且替選地或附加地，能夠為至多3000nm或至多2000nm或至多l(xiāng)OOOnm。
[0033]根據該方法的至少一個實施形式，在中間層上或在所述中間層的距生長襯底最遠的一個上生長具有有源層的半導體層序列。半導體層序列優(yōu)選與中間層直接接觸并且基于AlInGaN或基于InGaN。半導體層序列的鄰接于中間層的層優(yōu)選是η型摻雜的。η型摻雜例如借助于硅和/或借助于鍺實現。
[0034]根據該方法的至少一個實施形式，在濺鍍成核層和/或生長層和/或掩膜層時存在位于550°C和900°C之間且包含邊界值的溫度。在濺鍍時此外存在尤其是在10_3mbar和I X 10_2mbar之間且包含邊界值的壓強。
[0035]根據該方法的至少一個實施形式，在濺鍍成核層或其他通過濺鍍生成的層時，生長率為至少O. 03nm/s和/或至多O. 5nm/s。優(yōu)選在具有氬氣和氮氣的環(huán)境下執(zhí)行濺鍍。氬氣與氮氣的比例優(yōu)選為1:2，具有至多15%或至多10%的公差。
[0036]根據該方法的至少一個實施形式，在半導體層序列的與生長襯底相對置的一側上安置載體襯底。在半導體層序列和載體襯底之間能夠存在其他層，尤其是鏡面層、電接觸層和/或連接介質層如焊料。載體襯底例如是由陶瓷或由半導體材料如鍺或由金屬如鑰構成的載體。載體襯底能夠包括電導線。
[0037]根據該方法的至少一個實施形式，成核層在濺鍍沉積設備中生成并且半導體層序列在與所述濺鍍沉積設備不同的氣相外延反應器中生長。尤其優(yōu)選濺鍍沉積設備不具有鎵和/或不具有石墨。
[0038]除此之外提出一種光電子半導體芯片。所述光電子半導體芯片能夠借助于如在一個或多個上述實施形式中給出的方法來制造。因此，所述方法的特征對于光電子半導體芯片也是公開的并且反之亦然。
[0039]在光電子半導體芯片的至少一個實施形式中，所述光電子半導體芯片具有半導體層序列，所述半導體層序列具有設置為用于產生輻射的有源層。半導體層序列還包括至少一個η型摻雜的層和至少一個P型摻雜的層，其中所述摻雜的層優(yōu)選直接鄰接于有源層。半導體層序列基于AlInGaN或InGaN。
[0040]半導體芯片包括在半導體層序列的P側上的載體襯底。在半導體層序列的η型摻雜的層的背離載體襯底的一側上存在中間層，所述中間層基于AlGaN并且具有高的鋁含量以及以在5nm和50nm之間且包含邊界值的厚度生長。能夠形成多個中間層，在所述中間層之間存在氮化鎵層。
[0041 ] 在中間層或所述中間層中的一個的背離載體襯底的一側上存在由摻雜的或未摻雜的GaN構成的聚結層，所述聚結層具有在300nm和I. 5 μ m之間且包含邊界值的厚度。此夕卜，半導體芯片設置有粗糙部，所述粗糙部從聚結層伸展直至到半導體層序列的η型摻雜的層上或層中。半導體層序列的輻射出射面部分地由聚結層形成。中間層或所述中間層中的至少一個通過粗糙部局部地露出。
【專利附圖】

【附圖說明】
[0042]隨后，參照附圖借助于實施例詳細地闡述這里描述的方法以及這里描述的半導體芯片。在此，相同的附圖標記表示在各個附圖中的相同的元件。然而，在此不示出合乎比例的關系，更確切地說，為了更好的理解能夠夸大地示出個別元件。
[0043]附圖示出：
[0044]圖1、2和7示出用于制造在這里所描述的光電子半導體芯片的在這里所描述的方法的實施例的示意圖，以及
[0045]圖3至6和8示出在這里所描述的光電子半導體芯片的實施例的示意剖面圖?！揪唧w實施方式】
[0046]在圖I中示意地圖解說明用于制造光電子半導體芯片10的方法。根據圖IA提供在濺鍍沉積設備A中的生長襯底I。生長襯底I例如是藍寶石襯底。在根據圖IB的方法步驟中，在濺鍍沉積設備A中將成核層3濺鍍到生長襯底I上。成核層3是AlN層，對所述AlN層優(yōu)選添加氧。
[0047]在濺鍍成核層3時溫度例如為大約760°C。濺鍍沉積設備A中的壓力尤其為大約5X 10_2mbar，其中存在氬氣-氮氣環(huán)境。在濺鍍成核層3時沉積率為大約O. 15nm/s。濺鍍功率能夠在O. 5kW和I. 5kW之間，其中包含邊界值，尤其為大約O. 5kW。以大約IOOnm的厚度生成成核層3。濺鍍沉積設備A不具有鎵。卜。這尤其能夠通過成核層3的相對大的厚層3來實現。:襯底1去除。所述去除能夠經由濕化學蝕的材料并且不侵蝕或不顯著侵蝕生長襯底
損，所以能夠避免所謂的回收工藝，在所述I復。在這樣的磨光中，生長襯底失去大約？質量的且昂貴的生長襯底1能夠受保護地藝。
注行。為了簡化的描述，在附圖中未示出其附加的功能層。
& 1的替選的方法步驟。根據圖2八，與根據之間制成有由八1203構成的犧牲層31。
七生長襯底1能夠與半導體層序列2分離，3/或成核層3保持不被破壞或盡量不被破I要耗費的修復步驟。[0060]沿遠離生長襯底1的方向掩膜層6直接跟隨著生長層8。掩膜層6覆蓋生長層8優(yōu)選至大約60%或大約70%。生長層8例如由少數單層氮化硅構成。
[0061]在掩膜層6的開口中，由摻雜的或未摻雜的構成的聚結層7在生長層8上生長。沿遠離生長襯底1的方向，聚結層7共生成連續(xù)的層。聚結層7的厚度例如在0.500和1.0 9 III之間，其中包含邊界值。
[0062]中間層9直接跟隨著聚結層7。優(yōu)選地，中間層9是八層，所述八層具有大約10%的鋁含量并且具有大約3011111或大約6011111的厚度?？蛇x地也能夠棄用中間層9。
[0063]半導體層序列2的鄰接于有源層23的型摻雜的層26跟隨著中間層9。在有源層23的背離生長襯底1的一側上存在至少一個]3型摻雜的層2(3。半導體層序列2的層23、21^,20優(yōu)選基于1成抓。II型摻雜的層26的摻雜物濃度能夠在5 X川18/。!!!—3和1 X 1027挪3之間或者在IX川19/^!!!—3或^父川19/^!!!—3之間，其中包含邊界值。II型摻雜的層％的摻雜優(yōu)選借助于鍺和/或硅實現。？型摻雜的層2。優(yōu)選摻雜有鎂。[0064]II型摻雜的層北的厚度0例如在1.0 9 III和4 9 III之間，尤其在1.59111^2.59111之間，其中包含邊界值。在II型摻雜的層213的距中間層9最近的區(qū)域中，其中所述區(qū)域優(yōu)選具有在10011111和50011111之間且包含邊界值的厚度，摻雜物濃度可選地降低并且在所述區(qū)域中例如在5\1017八111—3和1\1019八111—3之間，其中包含邊界值，尤其為大約1\1018八111—3。所述較低地摻雜的區(qū)域未在附圖中示出。
[0065]在根據圖4的半導體芯片10的實施例中，生長襯底1以及成核層3和夾層4被去除，如這結合附圖3也是可能的。在半導體層序列2的？型側上安置有第一接觸層123。經由第一接觸層121半導體層序列2與載體襯底11連接。載體襯底11的厚度優(yōu)選在50 ^ 111和1111111之間，其中包含邊界值。
[0066]在半導體層序列2的背離載體襯底11的一側上產生粗糙部13。粗糙部13伸展直至半導體層序列2的型摻雜的層213上或直至其中。因此，通過粗糙部，II型摻雜的層26以及中間層9局部地露出。尤其優(yōu)選由于粗糙部13而完全地去除掩膜層6。
[0067]可選地，在背離載體襯底的一側上安置有其他接觸層121經由所述接觸層半導體芯片10是能電接觸的并且是能通電的，例如借助于接合線。其他可選的層如鏡面層或連接介質層在附圖中未示出。
[0068]半導體芯片10的另一實施例在圖5中可見。根據圖5的半導體芯片10具有兩個中間層9，在所述中間層之間存在&^層5。不同于在圖5中所示出的，也能夠存在多于兩個的中間層9，所述中間層分別彼此相同地或彼此不同地構造。
[0069]粗糙部13伸展穿過兩個中間層5直至!1型摻雜的層26中。不同于所示出的，可能的是，中間層9中的一個不碰到粗糙部。此外可能的是，距有源層23最近的中間層9構成為用于產生粗糙部13的蝕刻阻擋層。
[0070]在圖6中示出半導體芯片10的另一實施例。半導體層序列2經由例如是焊料的連接介質18固定在載體襯底11上。半導體層序列2的朝向載體襯底11的一側經由第一電連接層14并且經由載體襯底11電接觸。
[0071]此外，半導體層序列2的背離載體襯底11的一側經由第二電連接層16接觸。第二連接層16穿過有源層并且從載體襯底11來看，橫向地在半導體層序列2旁引導。例如，第二連接層16能夠橫向地在半導體層序列2旁與接合線連接，所述接合線未示出。[0072]粗糙部13不伸展直至第二連接層16上。此外，連接層16、14通過例如由氧化硅或氮化硅構成的分離層15彼此電絕緣。在圖6中未示出中間層以及聚結層。因此，半導體芯片10能夠與在文獻…2010/017113541中所給出的類似地構成，所述文獻的公開內容通過參引并入本文。
[0073]在圖7中示出用于制造例如在圖3中圖解說明的半導體芯片10的第一方法步驟。根據圖7八，直接在生長襯底1上生成成核層3。根據圖78，生長層8直接生長到成核層3上。將掩膜層6局部地安置到能夠具有大約所有這些層能夠借助于濺鍍來施加。
[0074]在生長層8中，的缺陷密度能夠在大約3父從挪2的范圍中。通過聚結層7與掩膜層6相結合，半導體層序列2中的缺陷密度、尤其是II型摻雜的層213中的缺陷密度能夠降低大約一個數量級。
[0075]在圖70中圖解說明，聚結層7如何以掩膜層6中的開口為出發(fā)點。掩膜層6的覆蓋度例如為大約70%。在圖70中示意性地圖解說明在還未完全共生的狀態(tài)中的聚結層7。共生的聚結層7的厚度能夠為大約1.2 ^ I在圖7中未示出其他的方法步驟。
[0076]方法步驟7八至7(:優(yōu)選在相同的濺鍍沉積設備中進行，在圖7中未示出。從根據圖70的方法步驟起，優(yōu)選 應用10乂？2。
[0077]半導體芯片10的另一實施例在圖8中示出。半導體芯片10優(yōu)選借助于如圖1和7中圖解說明的方法來制造。電接觸結構如導線或接合線未在圖8中示出。
[0078]在載體襯底11上存在具有？型摻雜的層2匕有源層23和II型摻雜的層26的半導體層序列2。優(yōu)選在有源層23和1)型摻雜的層1之間存在電子勢壘層2山如也在所有其他實施例中那樣。
[0079]I！型摻雜的層26例如具有在100鹽和300鹽之間、尤其是大約200鹽且包含邊界值的厚度。II型摻雜的層此的摻雜物濃度優(yōu)選低于1\10180！11—3。第二中間層％連接于!1型摻雜的層26，沿遠離載體襯底11的方向跟隨有第二&^層56、第一中間層如和第一&^
5已。
[0080]第一中間層如優(yōu)選具有在1511111和5011111之間、例如大約3011111的厚度，其中包括邊界層。第二中間層％的厚度更大且尤其位于25=0和100?。。。?！之間且包含邊界值的、例如大約為6011111。兩個中間層如、％由八形成，所述八具有優(yōu)選5%至15%且包含邊界值的八1含量。這樣的可選的中間層如、％和同樣可選的層5^513也能夠存在于所有其他的實施例中。
[0081]粗糙部13能夠局部地伸展直至第一中間層如上，但是優(yōu)選不穿過第二中間層93以及更靠近載體襯底11的層。不同于所示出的，粗糙部13也能夠不伸展直至中間層93上。
[0082]第二層56優(yōu)選具有在0.5 9 III和2 9 III之間、或者在0.8 9 111和1.2 9 III之間且包含邊界值的、例如為大約1 0 III的厚度。第二層紐的摻雜物濃度優(yōu)選為至少IX 1019挪—3。第一 6抓層5已具有尤其是至多4 9 III或至多3 9 III和/或至少1 9 III或至少2 9 III的最大厚度。
[0083]第一層53例如在具有大約1.2 ^ III的厚度的聚結層7上生長，參見圖70。根據圖8，在安置載體襯底11之后，從半導體芯片10去除在圖7中圖解說明的層1、3、8、6、7。
[0084]本發(fā)明不受限于借助于實施例進行的描述。更確切地說，本發(fā)明包括每個新的特征以及特征的任意組合，這尤其包含權利要求中的特征的任意組合，即使所述特征或所述組合本身并未明確地在權利要求中或實施例中給出時也如此。
[0085]本專利申請要求德國專利申請102011114671.0的優(yōu)先權，其公開內容通過參引并入本文。
【權利要求】
1.一種用于制造光電子半導體芯片（10)的方法，具有下述步驟： -提供生長襯底（I)； -借助于濺鍍在所述生長襯底（I)上生成III族氮化物成核層（3)，其中所述生長襯底(O的材料不同于所述成核層（3)的材料；以及 -在所述成核層（3)上生長具有有源層（2a)的III族氮化物半導體層序列（2)。
2.根據上一項權利要求所述的方法， 其中在所述成核層（3)和所述生長襯底（I)之間生成犧牲層（31)，其中所述犧牲層(31)包括氧化鋁并且所述犧牲層（31)在所述生長襯底（I)與所述半導體層序列（2)分離時至少部分地濕化學地分解。
3.根據上一項權利要求所述的方法， 其中所述生長襯底（I)在從所述半導體層序列（2)剝離時在朝向所述半導體層序列(2)的一側上沒有受到損壞。
4.根據上述權利要求中任一項所述的方法， 其中所述成核層（3)具有在IOnm和1000nm之間、尤其是在50nm和200nm之間且包含邊界值的厚度，其中所述成核層（3)基于AlN并且直接施加到所述生長襯底（I)上。
5.根據上述權利要求中任一項所述的方法， 其中將載體襯底（11)安置到所述半導體層序列（2)的背離所述生長襯底（I)的一側上，并且隨后借助于激光剝離法去除所述生長襯底（I )。
6.根據上一項權利要求所述的方法， 其中所述生長襯底（I)和所述成核層（3)對于在所述剝離法中所使用的激光輻射是能穿透的， 其中通過所述激光輻射在所述成核層（3)和所述半導體層序列（2)和/或生長層（8)之間的邊界層上進行材料分解。
7.根據上述權利要求中任一項所述的方法， 其中對所述成核層（3)添加氧，其中氧的重量份額在O. 1%和10%之間，其中包含邊界值。
8.根據上一項權利要求所述的方法， 其中所述成核層（3)中的氧份額沿遠離所述生長襯底（I)的方向單調地減少。
9.根據上述權利要求中任一項所述的方法， 其中借助于濺鍍或借助于氣相外延直接在所述成核層（3)上施加所述生長層（8)， 其中所述生長層（8)基于GaN。
10.根據上述權利要求中任一項所述的方法， 其中直接彼此相繼地并且以給出的順序在所述生長層（8)上生成下述層： -掩膜層（6),基于氮化娃、氧化娃或氧化鎂,其中所述掩膜層（6)以在50%和90%之間且包含邊界值的覆蓋度來覆蓋所述生長層（8)； -聚結層（7),基于GaN ； -由AlGaN構成的一個或多個中間層（9)，其中在多個中間層（9)的情況下，在兩個相鄰的中間層（9 )之間各生長一個GaN層，以及 -所述半導體層序列（2a，2b，2c)，基于AlInGaN或基于InGaN。
11.根據上述權利要求中任一項所述的方法， 其中在550°C和900°C之間的溫度下并且在IX KT3Hibar和IX l(T2mbar之間且包含邊界值的壓強下執(zhí)行濺鍍。
12.根據上述權利要求中任一項所述的方法， 其中在濺鍍時將生長率設定為在0.03nm/s和O. 5nm/s之間，其中包含邊界值，其中在具有Ar和N2的環(huán)境下執(zhí)行濺鍍，并且Ar與N2的比例為I比2，具有至多15%的公差。
13.根據上述權利要求中任一項所述的方法， 其中在濺鍍沉積設備（A)中生成所述成核層（3)，并且在與所述濺鍍沉積設備不同的氣相外延反應器（B)中生長所述半導體層序列（2)， 其中所述濺鍍沉積設備（A)不具有鎵。
14.一種具有半導體層序列（2)的光電子半導體芯片（10)，所述半導體層序列具有設置為用于產生輻射的有源層（2a)并且具有至少一個η型摻雜的層（2b)， 其中 -所述η型摻雜的層（2b)鄰接于所述有源層（2a)； -所述半導體層序列（2)基于AlInGaN或基于InGaN ； -在所述η型摻雜的層（2b)的背離載體襯底（11)的一側上生長由AlGaN構成的一個或多個中間層（9)，所述中間層分別具有在25nm和200nm之間且包含邊界值的厚度； -在所述中間層（9)或所述中間層（9)中的一個的背離所述載體襯底（11)的一側上形成由摻雜的或未摻雜的GaN構成的聚結層（7)，所述聚結層具有在300nm和I. 2 μ m之間且包含邊界值的厚度， -粗糙部（13)從所述聚結層（7)起伸展直至所述η型摻雜的層（2b)上或所述η型摻雜的層（2b)中， -所述半導體層堆（2)的輻射出射面部分地由所述聚結層（7)形成， -所述中間層（9)局部地露出，以及 -所述半導體芯片（10)借助于根據上述權利要求中任一項所述的方法制造。
【文檔編號】H01L33/22GK103843161SQ201280048248
【公開日】2014年6月4日 申請日期:2012年8月23日 優(yōu)先權日:2011年9月30日
【發(fā)明者】約阿希姆·赫特功, 卡爾·恩格爾, 貝特霍爾德·哈恩, 安德烈亞斯·魏瑪 申請人:歐司朗光電半導體有限公司