專利名稱：絕緣體上硅結(jié)構(gòu)以及半導(dǎo)體器件結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，更具體地說，本發(fā)明涉及一種絕緣體上硅結(jié)構(gòu)以及采用了該絕緣體上硅結(jié)構(gòu)的半導(dǎo)體器件結(jié)構(gòu)。
背景技術(shù)：
隨著對半導(dǎo)體器件的速度更快、溫度更低的需求的出現(xiàn)，絕緣體上硅(S0I，Si I icon-on-insulator )正在得到越來越廣泛的使用。絕緣體上娃結(jié)構(gòu)的主要特點是在有源層和襯底層之間插入絕緣層(掩埋氧化物層)來隔斷有源層和襯底之間的電氣連接，這一結(jié)構(gòu)特點為絕緣體上硅類的器件帶來了寄生效應(yīng)小、速度快、功耗低、集成度高、抗輻射能力強(qiáng)等諸多優(yōu)點。
雙柵(double gate)晶體管比傳統(tǒng)的單柵晶體管具有更好的比例縮放特性。通常，雙柵晶體管的結(jié)構(gòu)包括背刪、背刪電介質(zhì)、溝道、頂柵電介質(zhì)和頂柵，一般上述結(jié)構(gòu)的雙柵晶體管都是在絕緣體上硅上制作的。如圖I所示,現(xiàn)有技術(shù)的絕緣體上娃100包括作為支撐層的娃基底層101、作為絕緣層的掩埋氧化物層102和作為有源層的硅頂層103。所述硅基底層101、掩埋氧化物層102和頂娃層103依次層疊設(shè)置。其中，集成電路形成在娃頂層103中，娃基底層101 —般較厚，其主要作用是為上面的掩埋氧化物層102和頂硅層103提供機(jī)械支撐。使用絕緣體上硅制作雙柵(double gate)晶體管，需要掩埋氧化物層102的厚度很薄，以達(dá)到雙柵(double gate)晶體管的背面柵最好的效果。掩埋氧化物層102的厚度最好與正柵柵氧化物層的厚度相當(dāng)，一般為IO人 200A。但是，在上述絕緣體上硅上形成的半導(dǎo)體器件中，器件與硅基底層之間寄生電容會因為掩埋氧化物層的厚度減小而變大，在某些高頻應(yīng)用場合中，寄生電容的變大是無法滿足產(chǎn)品要求的。例如，在絕緣體上硅上形成的雙柵MOS管的漏極-襯底電容就會因為掩埋氧化物層的厚度而變得很大。半導(dǎo)體器件與絕緣體上硅的硅基底層之間寄生電容會嚴(yán)重的阻礙在絕緣體上硅上制作一些特殊應(yīng)用射頻器件的發(fā)展，例如射頻開關(guān)、低噪音放大器等等。

發(fā)明內(nèi)容
本發(fā)明提供一種絕緣體上硅結(jié)構(gòu)以及采用了該絕緣體上硅結(jié)構(gòu)的半導(dǎo)體器件結(jié)構(gòu)，以解決上述現(xiàn)有技術(shù)中的問題，從而達(dá)到在絕緣體上硅上利用雙柵MOS管的結(jié)構(gòu)，并且同時減小絕緣體上硅結(jié)構(gòu)上的半導(dǎo)體器件的寄生電容的目的。為解決上述問題，本發(fā)明提供了一種絕緣體上硅結(jié)構(gòu)，包括第一娃層；形成于所述第一硅層上的第一掩埋氧化物層；形成于所述第一掩埋氧化物層上的第二硅層；形成于所述第二硅層上的第二掩埋氧化物層；以及形成于所述第二掩埋氧化物層上的第三硅層。
可選的，所述第一掩埋氧化物層的厚度大于所述第二掩埋氧化物層的厚度?？蛇x的，所述第一掩埋氧化物層的厚度范圍為O. I μ m"2 μ Hl0可選的，所述第二掩埋氧化物層的厚度范圍為IO A _、200人。相應(yīng)的，本發(fā)明還提供一種半導(dǎo)體器件結(jié)構(gòu)，包括所述的絕緣體上硅結(jié)構(gòu)、形成于所述第三硅層上的柵極結(jié)構(gòu)、形成于柵極結(jié)構(gòu)兩側(cè)第三硅層內(nèi)的源極和漏極?？蛇x的，所述柵極結(jié)構(gòu)包括形成于所述第三硅層上的柵極氧化層；以及形成于所述柵極氧化層上的多晶硅柵極。可選的，所述半導(dǎo)體器件結(jié)構(gòu)還包括形成于所述柵極結(jié)構(gòu)兩側(cè)的淺溝道隔離槽，所述淺溝道隔離槽貫穿所述第三硅層和所述第二掩埋氧化物層，并與所述第二硅層接觸?？蛇x的，所述半導(dǎo)體器件結(jié)構(gòu)還包括形成于所述淺溝道隔離槽中的金屬插件，所·述金屬插件貫穿所述淺溝道隔離槽，并與所述第二硅層接觸?？蛇x的，所述金屬插件和所述多晶硅柵極通過連接線連接。本發(fā)明所采用的絕緣體上硅結(jié)構(gòu)包括第一硅層、形成于在所述第一硅層上的第一掩埋氧化物層、形成于所述所述第一掩埋氧化物層上的第二硅層、形成于所述第二硅層上的第二掩埋氧化物層以及形成于所述第二掩埋氧化物層上的第三硅層。在所述絕緣體上硅結(jié)構(gòu)中包括兩層掩埋氧化物層，其中第一掩埋氧化物層用于隔斷所述第一硅層和所述第三硅層之間的電氣連接；而第二掩埋氧化物層則用于半導(dǎo)體器件的某種絕緣層，因此影響半導(dǎo)體器件寄生電容的主要是第二掩埋氧化物層。在上述絕緣體上硅結(jié)構(gòu)中，起絕緣隔斷作用的是第一掩埋氧化物層，而第二掩埋氧化物層則是作為半導(dǎo)體器件的某種絕緣層，因此可以加厚第一掩埋氧化物層的厚度以達(dá)到較好的隔斷作用，而只要將第二掩埋氧化物層的厚度盡量做薄，以此達(dá)到減小半導(dǎo)體器件與襯底之間的寄生電容，從而實現(xiàn)減小絕緣體上硅結(jié)構(gòu)上的半導(dǎo)體器件的寄生電容的目的。


圖I為現(xiàn)有技術(shù)的絕緣體上硅結(jié)構(gòu)；圖2為本發(fā)明一實施例的絕緣體上硅結(jié)構(gòu)；圖3為采用了本發(fā)明一實施例的絕緣體上硅結(jié)構(gòu)的半導(dǎo)體器件結(jié)構(gòu)的示意圖。需要說明的是，附圖用于說明本發(fā)明，而非限制本發(fā)明。注意，表示結(jié)構(gòu)的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標(biāo)有相同或者類似的標(biāo)號。
具體實施例方式本發(fā)明的核心思想在于，在所述絕緣體上硅結(jié)構(gòu)中包括兩層掩埋氧化物層，其中第一掩埋氧化物層用于隔斷所述第一硅層和所述第三硅層之間的電氣連接；而第二掩埋氧化物層則用于半導(dǎo)體器件的某種絕緣層，因此影響半導(dǎo)體器件寄生電容的主要是第二掩埋氧化物層。在上述絕緣體上硅結(jié)構(gòu)中，可以通過加厚第一掩埋氧化物層的厚度以達(dá)到較好的隔斷作用，同時通過減薄第二掩埋氧化物層的厚度，就可以在不影響隔斷作用的前提下，達(dá)到減小絕緣體上硅結(jié)構(gòu)上的半導(dǎo)體器件的寄生電容的目的。為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實施例和附圖對本發(fā)明的內(nèi)容進(jìn)行詳細(xì)描述。
如圖2所示，本發(fā)明第一實施例的絕緣體上硅結(jié)構(gòu)200包括第一硅層201、第一掩埋氧化物層202、第二娃層203、第二掩埋氧化物層204和第三娃層205。其中，第一掩埋氧化物層202形成于所述第一硅層上201 ;第二硅層203形成于所述所述第一掩埋氧化物層202上；第二掩埋氧化物層204形成于所述第二硅層上203 ;第三硅層205形成于所述第二掩埋氧化物層204上。在所述絕緣體上硅結(jié)構(gòu)200中，第三硅層205和第二硅層203可以用形成半導(dǎo)體器件，所述第一硅層201為整個絕緣體上硅結(jié)構(gòu)200提供機(jī)械支撐。并且，所述第一掩埋氧化物層202隔斷了所述第一硅層201與第二硅層203之間電氣連接，同時第一掩埋氧化物層202也隔斷了所述第一硅層201與第三硅層205之間的電氣連接。因此，在所述第三硅層205和第二硅層203中形成的半導(dǎo)體器件就可以通過第一掩埋氧化物層202與所述第一硅層201隔斷開，同時通過第二掩埋氧化物層204仍然可以實現(xiàn)在所述絕緣體上硅200上完成背面或者雙柵半導(dǎo)體器件的制作。
因為第一掩埋氧化物層202是作為隔斷層使用的，而第二掩埋氧化物層204則是作為半導(dǎo)體器件的一部分使用的。因此，為了實現(xiàn)更好的電氣隔斷作用，同時又保證良好的半導(dǎo)體器件的性能，可以將所述第一掩埋氧化物層202的厚度設(shè)置為大于所述第二掩埋氧化物層204的厚度。優(yōu)選的，所述第一掩埋氧化物層202的厚度范圍為O. I μ m^2 μ m。相應(yīng)的，本發(fā)明還提供一種形成于所述絕緣體上硅200上的半導(dǎo)體器件。應(yīng)當(dāng)理解的是，在上述絕緣體上硅結(jié)構(gòu)200上可以有利地用于各種半導(dǎo)體器件，特別是對半導(dǎo)體器件和襯底寄生電容敏感的器件，例如射頻領(lǐng)域相關(guān)的半導(dǎo)體器件。下面以MOS晶體管為例，詳細(xì)說明在所述絕緣體上娃200上形成的MOS晶體管。如圖3所示，形成于所述絕緣體上硅200上的半導(dǎo)體器件包括形成于所述第三硅層205上的柵極結(jié)構(gòu)206、形成于柵極結(jié)構(gòu)206兩側(cè)第三硅層205內(nèi)的源極207和漏極208。所述柵極結(jié)構(gòu)206包括形成于所述第三硅層205上的柵極氧化層209以及形成于所述柵極氧化層209上的多晶硅柵極210。為了避免各半導(dǎo)體器件之間的相互影響，所述半導(dǎo)體器件還包括在所述柵極結(jié)構(gòu)206、源極207和漏極208所成的整體兩側(cè)的淺溝道隔離槽211，所述淺溝道隔離槽211貫穿所述第三硅層205和所述第二掩埋氧化物層204，并與所述第二硅層203接觸。在所述淺溝道隔離槽211中還可以形成金屬插件212，本實施例中的，只在其中一個淺溝道隔離槽211中形成了金屬插件212，在其它實施例中，也可以在每個淺溝道隔離槽211中都形成金屬插件212。所述金屬插件212貫穿所述淺溝道隔離槽211，并與所述第二硅層203接觸，所述金屬插件212和所述多晶硅柵極210可以通過連接線連接。在通過外接連線對所述柵極結(jié)構(gòu)206施加電壓時，電壓同時通過連接線和金屬插件212施加到了第二硅層203。這時第二硅層203成為一個柵極，而第二掩埋氧化物層204成為一個柵極氧化層，所述第二硅層203和所述第二掩埋氧化物層204共同組成一個背柵極，背柵極和所述柵極結(jié)構(gòu)206共同組成雙柵極結(jié)構(gòu)，上述雙柵結(jié)構(gòu)會產(chǎn)生雙溝道，從而減小了導(dǎo)通電阻，增大了飽和電流。在上述半導(dǎo)體器件中，所述第二掩埋氧化物層204是作為柵極氧化層使用的，因此厚度可以比較薄，優(yōu)選的，所述第二掩埋氧化物層的厚度范圍為IO A 200人。對于任何熟悉本領(lǐng)域的技術(shù)人員而言，上述具有淺溝槽隔離的絕緣體上硅結(jié)構(gòu)同樣可以用于絕緣體上鍺(GeOI)器件等，應(yīng)該絕緣體上硅結(jié)構(gòu)應(yīng)該廣義地理解為包括絕緣體上錯器件。綜上所述，上述絕緣體上硅結(jié)構(gòu)中包括兩層掩埋氧化物層，其中第一掩埋氧化物層用于隔斷所述第一硅層和所述第三硅層之間的電氣連接；而第二掩埋氧化物層則用于半導(dǎo)體器件的某種絕緣層，因此影響半導(dǎo)體器件寄生電容的主要是第二掩埋氧化物層。在上述絕緣體上硅結(jié)構(gòu)中，通過加厚第一掩埋氧化物層的厚度達(dá)到了較好的隔斷作用，同時通過減薄第二掩埋氧化物層的厚度，就可以在不影響隔斷作用的前提下，達(dá)到減小絕緣體上硅結(jié)構(gòu)上的半導(dǎo)體器件的寄生電容的目的?？梢岳斫獾氖?，雖然本發(fā)明已以較佳實施例披露如上，然而上述實施例并非用以限定本發(fā)明。對于任何熟悉本領(lǐng)域的技術(shù)人員而言，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等 同變化的等效實施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種絕緣體上娃結(jié)構(gòu),包括 第一娃層; 形成于所述第一硅層上的第一掩埋氧化物層； 形成于所述第一掩埋氧化物層上的第二硅層； 形成于所述第二硅層上的第二掩埋氧化物層；以及 形成于所述第二掩埋氧化物層上的第三硅層。
2.如權(quán)利要求I所述的絕緣體上硅結(jié)構(gòu)，其特征在于，所述第一掩埋氧化物層的厚度大于所述第二掩埋氧化物層的厚度。
3.如權(quán)利要求I所述的絕緣體上硅結(jié)構(gòu)，其特征在于，所述第一掩埋氧化物層的厚度范圍為O. I μ m 2 μ m。
4.如權(quán)利要求I所述的絕緣體上硅結(jié)構(gòu)，其特征在于，所述第二掩埋氧化物層的厚度范圍為IOA 200A。
5.一種半導(dǎo)體器件結(jié)構(gòu)，包括 如權(quán)利要求I至4任意一項所述的絕緣體上硅結(jié)構(gòu)； 形成于所述第三硅層上的柵極結(jié)構(gòu)；以及 形成于所述柵極結(jié)構(gòu)兩側(cè)第三硅層內(nèi)的源極和漏極。
6.如權(quán)利要求5所述的半導(dǎo)體器件結(jié)構(gòu)，其特征在于，所述柵極結(jié)構(gòu)包括 形成于所述第三硅層上的柵極氧化層；以及 形成于所述柵極氧化層上的多晶硅柵極。
7.如權(quán)利要求5所述的半導(dǎo)體器件結(jié)構(gòu)，其特征在于，還包括形成于所述柵極結(jié)構(gòu)兩側(cè)的淺溝道隔離槽，所述淺溝道隔離槽貫穿所述第三硅層和所述第二掩埋氧化物層，并與所述第二硅層接觸。
8.如權(quán)利要求7所述的半導(dǎo)體器件結(jié)構(gòu)，其特征在于，還包括形成于所述淺溝道隔離槽中的金屬插件，所述金屬插件貫穿所述淺溝道隔離槽，并與所述第二硅層接觸。
9.如權(quán)利要求8所述的半導(dǎo)體器件結(jié)構(gòu)，其特征在于，所述金屬插件和所述多晶硅柵極通過連接線連接。
全文摘要
本發(fā)明提供了一種絕緣體上硅結(jié)構(gòu)以及半導(dǎo)體器件結(jié)構(gòu)。本發(fā)明的絕緣體上硅結(jié)構(gòu)包括第一硅層；形成于在所述第一硅層上的第一掩埋氧化物層；形成于所述所述第一掩埋氧化物層上的第二硅層；形成于所述第二硅層上的第二掩埋氧化物層；以及形成于所述第二掩埋氧化物層上的第三硅層。采用上述絕緣體上硅結(jié)構(gòu)，可以利用雙柵(double gate)晶體管結(jié)構(gòu),并且有效減小絕緣體上硅結(jié)構(gòu)上的半導(dǎo)體器件與襯底間的寄生電容。
文檔編號H01L29/78GK102945851SQ201210507579
公開日2013年2月27日 申請日期2012年11月30日 優(yōu)先權(quán)日2012年11月30日
發(fā)明者李樂 申請人:上海宏力半導(dǎo)體制造有限公司