專利名稱：一種基于晶面選擇的應(yīng)變BiCMOS集成器件及制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體集成電路技術(shù)領(lǐng)域，尤其涉及基于晶面選擇的應(yīng)變BiCMOS集成器件及制備方法。
背景技術(shù)：
1958年出現(xiàn)的集成電路是20世紀(jì)最具影響的發(fā)明之一?；谶@項(xiàng)發(fā)明而誕生的微電子學(xué)已成為現(xiàn)有現(xiàn)代技術(shù)的基礎(chǔ)，加速改變著人類社會(huì)的知識(shí)化、信息化進(jìn)程，同時(shí)也改變了人類的思維方式。它不僅為人類提供了強(qiáng)有力的改造自然的工具，而且還開拓了一個(gè)廣闊的發(fā)展空間。半導(dǎo)體集成電路已成為電子工業(yè)的基礎(chǔ)，人們對(duì)電子工業(yè)的巨大需求，促使該領(lǐng) 域的發(fā)展十分迅速。在過去的幾十年中，電子工業(yè)的迅猛發(fā)展對(duì)社會(huì)發(fā)展及國民經(jīng)濟(jì)產(chǎn)生了巨大的影響。目前，電子工業(yè)已成為世界上規(guī)模最大的工業(yè)，在全球市場(chǎng)中占據(jù)著很大的份額，產(chǎn)值已經(jīng)超過了 10000億美元。硅材料作為半導(dǎo)體材料應(yīng)用經(jīng)歷了 50多年，傳統(tǒng)的Si CMOS和BiCMOS技術(shù)以其低功耗、低噪聲、高輸入阻抗、高集成度、可靠性好等優(yōu)點(diǎn)在集成電路領(lǐng)域占據(jù)著主導(dǎo)地位，并按照摩爾定律不斷的向前發(fā)展。目前，全球90%的半導(dǎo)體市場(chǎng)中，都是Si基集成電路。但是隨著器件特征尺寸減小、集成度和復(fù)雜性的增強(qiáng)，出現(xiàn)了一系列涉及材料、器件物理、器件結(jié)構(gòu)和工藝技術(shù)等方面的新問題。特別是當(dāng)IC芯片特征尺寸進(jìn)入納米尺度，從器件角度看，納米尺度器件中的短溝效應(yīng)、強(qiáng)場(chǎng)效應(yīng)、量子效應(yīng)、寄生參量的影響、工藝參數(shù)漲落等問題對(duì)器件泄漏電流、亞閾特性、開態(tài)/關(guān)態(tài)電流等性能的影響越來越突出，電路速度和功耗的矛盾也將更加嚴(yán)重，另一方面，隨著無線移動(dòng)通信的飛速發(fā)展，對(duì)器件和電路的性能，如頻率特性、噪聲特性、封裝面積、功耗和成本等提出了更高的要求，傳統(tǒng)硅基工藝制備的器件和集成電路尤其是模擬和混合信號(hào)集成電路，越來越無法滿足新型、高速電子系統(tǒng)的需求。為了提高器件及集成電路的性能，研究人員借助新型的半導(dǎo)體材料如GaAs、InP等，以獲得適于無線移動(dòng)通信發(fā)展的高速器件及集成電路。盡管GaAs和InP基化合物器件頻率特性優(yōu)越，但其制備工藝比Si工藝復(fù)雜、成本高，大直徑單晶制備困難、機(jī)械強(qiáng)度低，散熱性能不好，與Si工藝難兼容以及缺乏象SiO2那樣的鈍化層等因素限制了它的廣泛應(yīng)用和發(fā)展。由于Si材料載流子材料遷移率較低，所以采用Si BiCMOS技術(shù)制造的集成電路性能，尤其是頻率性能，受到了極大的限制；而對(duì)于SiGe BiCMOS技術(shù)，雖然雙極晶體管采用了 SiGe HBT，但是對(duì)于制約BiCMOS集成電路頻率特性提升的單極器件仍采用Si CMOS，所以這些都限制BiCMOS集成電路性能地進(jìn)一步提升。為此，要在不降低一種類型器件的載流子的遷移率的情況下，提高另一種類型器件的載流子的遷移率，本專利提出一種利用應(yīng)變技術(shù)制備BiCMOS，即基于三多晶SiGe HBT的混合晶面應(yīng)變BiCMOS集成器件的制備。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種基于晶面選擇的應(yīng)變BiCMOS集成器件及制備方法，以實(shí)現(xiàn)利用張應(yīng)變Si材料電子遷移率高于體Si材料和壓應(yīng)變Si材料空穴遷移率高于體
Si材料以及遷移率各向異性的特 點(diǎn)，制備出性能增強(qiáng)的基于晶面選擇的應(yīng)變BiCMOS集成器件及電路。本發(fā)明的目的在于提供一種基于晶面選擇的應(yīng)變BiCMOS集成器件，NMOS器件和PMOS器件均為應(yīng)變Si MOS器件，雙極器件為SiGe HBT器件。進(jìn)一步、NMOS器件的導(dǎo)電溝道為應(yīng)變Si材料，NMOS器件的導(dǎo)電溝道為張應(yīng)變Si材料，NMOS器件的導(dǎo)電溝道為平面溝道。進(jìn)一步、PMOS器件的導(dǎo)電溝道為應(yīng)變Si材料，PMOS器件的導(dǎo)電溝道為壓應(yīng)變Si材料，PMOS器件的導(dǎo)電溝道為垂直溝道。進(jìn)一步、NMOS器件制備在晶面為(100)的SOI襯底上，PMOS器件制備在晶面為
(110)的襯底上。進(jìn)一步、SiGe HBT器件的基區(qū)為應(yīng)變SiGe材料。進(jìn)一步、SiGe HBT器件為平面結(jié)構(gòu)。本發(fā)明的另一目的在于提供一種基于晶面選擇的應(yīng)變BiCMOS集成器件的制備方法，包括如下步驟第一步、選取兩片N型摻雜的Si片，其中一片晶面為(110)，一片晶面為(100)，兩片摻雜濃度均為廣5 XlO15cnT3,對(duì)兩片Si片表面進(jìn)行氧化，氧化層厚度為0.;將晶面為(100)的一片作為上層的基體材料，并在該基體材料中注入氫，將晶面為(110)的一片作為下層的基體材料；采用化學(xué)機(jī)械拋光(CMP)工藝對(duì)兩個(gè)氧化層表面進(jìn)行拋光；第二步、將兩片Si片氧化層相對(duì)置于超高真空環(huán)境中在350 480°C的溫度下實(shí)現(xiàn)鍵合；將鍵合后的Si片溫度升高100 200°C，使上層基體材料在注入的氫處斷裂，對(duì)上層基體材料多余的部分進(jìn)行剝離，保留IOOlOOnm的Si材料，并在其斷裂表面進(jìn)行化學(xué)機(jī)械拋光(CMP)，形成SOI襯底；第三步、利用化學(xué)汽相淀積(CVD)的方法，在600 750°C，在襯底生長一層厚度為
2 3 ii m的N型Si外延層，作為集電區(qū)，該層摻雜濃度為I X IO16 I X 1017cm_3 ；第四步、利用化學(xué)汽相淀積(CVD)的方法，在600 750°C，在襯底上生長一層厚度為20 60nm的SiGe層，作為基區(qū)，該層Ge組分為15 25%，摻雜濃度為5 X IO18 5 X IO19CnT3 ；第五步、利用化學(xué)汽相淀積(CVD)的方法，在600 750°C，在襯底上生長一層厚度為100 200nm的N型Si層，作為發(fā)射區(qū)，該層摻雜濃度為I X IO17 5 X IO17cnT3 ；第六步、用濕法刻蝕掉表面的SiO2和SiN層，利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積一層厚度為20(T300nm的SiO2層和一層厚度為100 200鹽的SiN層；光刻集電區(qū)淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為18(T300nm的淺槽，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在淺槽內(nèi)填充SiO2 ;第七步、用濕法刻蝕掉表面的SiO2和SiN層，利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積一層厚度為20(T300nm的SiO2層和一層厚度為100 200鹽的SiN層；光刻基區(qū)淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為105 205nm的淺槽，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在淺槽內(nèi)填充SiO2 ;第八步、用濕法刻蝕掉表面的SiO2和SiN層，利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積一層厚度為30(T500nm的SiO2層；光刻集電極區(qū)域，對(duì)該區(qū)域進(jìn)行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為I X IO19 I X IO20Cm^3,形成集電極接觸區(qū)域；第九步、光刻基極區(qū)域，對(duì)該區(qū)域進(jìn)行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為I X IO19 IXlO2ciCnT3,形成基極接觸區(qū)域，并對(duì)襯底在950 1100°C溫度下，退火15 120s，進(jìn)行雜質(zhì)激活，形成SiGe HBT ;在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，淀積一 SiO2 層；第十步、在襯底表面熱氧化一層厚度為300 500nm的SiO2層，光刻隔離區(qū)域，利用干法刻蝕工藝，在深槽隔離區(qū)域刻蝕出深度為3飛的深槽；利用化學(xué)汽相淀積(CVD)的方法，在600 8000C，在深槽內(nèi)填充SiO2，用化學(xué)機(jī)械拋光(CMP)方法，去除表面多余的 氧化層，形成深槽隔離；第十一步、光刻PMOS器件有源區(qū)，在PMOS器件有源區(qū)，利用干法刻蝕，刻蝕出深度為3. 4 5. 8 iim的深槽，將中間的氧化層刻透；利用化學(xué)汽相淀積(CVD)方法，在600 7500C，在(110)晶面襯底的PMOS器件有源區(qū)上選擇性外延生長七層材料第一層是N型Si緩沖層，厚度為I. 5 2. 5 iim，該層將深槽填滿，摻雜濃度為I 5 X IO15CnT3 ;第二層是厚度為I. 5 2. 5 ii m的N型SiGe漸變層，底部Ge組分是0 %，頂部Ge組分是15 25%，摻雜濃度為I 5 X IO15CnT3 ;第三層是Ge組分為15 25%，厚度為200 400nm的P型SiGe層，摻雜濃度為5 10X 102°cm_3，作為PMOS器件的漏區(qū)；第四層是厚度為T5nmP型應(yīng)變Si層，摻雜濃度為I 5X 1018cm_3，作為第一 P型輕摻雜源漏結(jié)構(gòu)(P-LDD)層；第五層是厚度為22 45nm的N型應(yīng)變Si作為溝道區(qū)，摻雜濃度為5 X IO16 5 X IO17CnT3 ;第六層是厚度為3 5nm的P型應(yīng)變Si層，摻雜濃度為I 5 X 1018cm_3，作為第二 P型輕摻雜源漏結(jié)構(gòu)(P-LDD)層；第七層是Ge組分為15 25%，厚度為200 400nm的P型SiGe，摻雜濃度為5 IOXIOiW,作為PMOS器件的源區(qū)；第十二步、光刻N(yùn)MOS器件有源區(qū)，在NMOS器件有源區(qū)，利用干法刻蝕，刻蝕出深度為I. 9 2. 8 iim的深槽，利用化學(xué)汽相淀積(CVD)方法，在600 750°C，在(100)晶面襯底的NMOS器件有源區(qū)上選擇性外延生長四層材料第一層是厚度為200 400nm的P型Si緩沖層，摻雜濃度為I 5X IO15CnT3;第二層是厚度為I. 5 2iim的P型SiGe漸變層，底部Ge組分是0，頂部Ge組分是15 25%，摻雜濃度為I 5 X 1015cm_3 ;第三層是Ge組分為15 25%，厚度為200 400nm的P型SiGe層，摻雜濃度為I 5 X IO16CnT3 ;第四層是厚度為15 20nm的N型應(yīng)變Si層，摻雜濃度為5 X IO16 5X 1017cnT3，作為NMOS器件的溝道；第十三步、在襯底表面利用化學(xué)汽相淀積(CVD)方法，在600 800°C，淀積一層SiO2緩沖層和一層SiN，刻蝕出漏溝槽窗口，利用干法刻蝕工藝，在PMOS器件漏區(qū)域刻蝕出深度為0. 3 0. 7 ii m漏溝槽；利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積一層SiO2，形成PMOS器件漏溝槽側(cè)壁隔離；利用干法刻蝕去除平面的SiO2層，只保留PMOS器件漏溝槽側(cè)壁SiO2層；利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積摻雜濃度為I 5X 102°cm_3的P型Poly-SiJf PMOS器件漏溝槽填滿，再去除掉PMOS器件漏溝槽表面以外的Poly-SiGe，形成漏連接區(qū)；第十四步、利用干法刻蝕工藝，在PMOS器件柵區(qū)域刻蝕出深度為0. 5 0. 9 y m柵溝槽；利用原子層化學(xué)汽相淀積(ALCVD)方法，在300 400°C，在襯底表面淀積厚度為6 IOnm的高介電常數(shù)的HfO2層，作為PMOS器件柵介質(zhì)層；利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積摻雜濃度為I 5X 102°cm_3的P型Poly-SiGe，Ge組分為10 30%，將PMOS器件柵溝槽填滿，再去除掉PMOS器件柵溝槽表面以外的Poly-SiGe和SiO2層作為柵區(qū)，形成PMOS器件；第十五步、刻蝕出NMOS器件有源區(qū)，利用原子層化學(xué)汽相淀積(ALCVD)方法，在300 400°C，在襯底表面淀積厚度為6 IOnm的高介電常數(shù)的HfO2層，作為NMOS器件柵介質(zhì)層；再淀積一層本征Poly-SiGe，厚度為100 300nm，Ge組分為10 30%，刻蝕NMOS器件柵極；光刻N(yùn)MOS器件有源區(qū)，對(duì)NMOS器件進(jìn)行N型離子注入，形成摻雜濃度為I 5X IO18CnT3的N型輕摻雜源漏結(jié)構(gòu)(N-LDD);在整個(gè)襯底淀積一厚度為3 5nm的SiO2層，干法刻蝕掉這層SiO2,作為NMOS器件柵極側(cè)墻，形成NMOS器件柵極；第十六步、在NMOS器件有源區(qū)進(jìn)行N型磷離子注入，自對(duì)準(zhǔn)生成NMOS器件的源區(qū)和漏區(qū)，使源區(qū)和漏區(qū)摻雜濃度達(dá)到I 5X102°cm_3 ；第十七步、光刻出PMOS器件的源、漏和柵極引線窗口，在整個(gè)襯底上濺射一層金屬鈦(Ti)，合金，自對(duì)準(zhǔn)形成金屬硅化物，清洗表面多余的金屬，形成金屬接觸；用化學(xué)汽相淀積(CVD)方法，在600 800 0C，在襯底上生長SiO2層，光刻引線窗口，濺射金屬，光刻引線，構(gòu)成導(dǎo)電溝道為22 45nm的基于三多晶SiGe HBT的混合晶面應(yīng)變BiCMOS集成器件。 進(jìn)一步、PMOS器件溝道長度根據(jù)第十二步淀積的N型應(yīng)變Si層層厚度確定，取22 45nm，NMOS器件溝道長度由光刻工藝控制。進(jìn)一步、該制備方法中所涉及的最高溫度根據(jù)第四步到第十七步中的化學(xué)汽相淀積(CVD)工藝溫度決定，最高溫度小于等于800°C。進(jìn)一步、基區(qū)厚度根據(jù)第五步SiGe的外延層厚度來決定，取20 60nm。本發(fā)明的另一目的在于提供一種基于晶面選擇的應(yīng)變BiCMOS集成電路的制備方法，包括如下步驟步驟1，SOI襯底材料制備的實(shí)現(xiàn)方法為(Ia)選取N型摻雜濃度為lX1015cm_3的Si片，晶面為(100)，對(duì)其表面進(jìn)行氧化，氧化層厚度為0. 5 ii m，作為上層基體材料，并在該基體材料中注入氫；(Ib)選取N型摻雜濃度為IXlO15Cnr3的Si片，晶面為(110)，對(duì)其表面進(jìn)行氧化，氧化層厚度為0. 5 m，作為下層基體材料；(Ic)采用化學(xué)機(jī)械拋光(CMP)工藝，分別對(duì)下層和注入氫后的上層基體材料表面進(jìn)行拋光處理；( Id)將拋光處理后的下層和上層基體材料表面氧化層相對(duì)緊貼，置于超高真空環(huán)境中在350°C溫度下實(shí)現(xiàn)鍵合；(Ie)將鍵合后的基片溫度升高200°C，使上層基體材料在注入的氫處斷裂，對(duì)上層基體材料多余的部分進(jìn)行剝離，保留IOOnm的Si材料，并在該斷裂表面進(jìn)行化學(xué)機(jī)械拋光(CMP)，形成SOI結(jié)構(gòu)；
步驟2，雙極器件有源區(qū)制備的實(shí)現(xiàn)方法為(2a)在襯底上生長一層厚度為2 ii m的N型外延Si層，作為集電區(qū)，該層摻雜濃度為 I X IO16Cm 3 ；(2b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長一層厚度為20nm的SiGe層，作為基區(qū)，該層Ge組分為15%，摻雜濃度為5 X IO18CnT3 ；(2c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長一層厚度為IOOnm的N型Si層，作為發(fā)射區(qū)，該層摻雜濃度為I X IO17CnT3 ；步驟3，集電極淺槽隔離制備的實(shí)現(xiàn)方法為(5a)用濕法刻蝕掉表面的SiO2和SiN層；(3b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為 200nm 的 SiO2 層；(3c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm 的 SiN 層；(3d)光刻集電極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為ISOnm的淺槽；(3e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成集電極淺槽隔離；步驟4，基極淺槽隔離制備的實(shí)現(xiàn)方法為(4a)用濕法刻蝕掉表面的SiO2和SiN層；(4b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm 的 SiO2 層；(4c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm 的 SiN 層；(4d)光刻基極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為105nm的淺槽；(4e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成基極淺槽隔離；步驟5，SiGe HBT形成的實(shí)現(xiàn)方法為(5a)用濕法刻蝕掉表面的SiO2和SiN層；(5b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為300nm 的 SiO2 層；(5c)光刻集電極區(qū)域，對(duì)該區(qū)域進(jìn)行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為I X IO19CnT3,形成集電極；(5d)光刻基極區(qū)域，對(duì)該區(qū)域進(jìn)行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為I X IO19CnT3,形成基極；(5e)對(duì)襯底在950°C溫度下，退火120s，進(jìn)行雜質(zhì)激活，形成SiGe HBT ；(5f)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600°C，淀積一 SiO2層；步驟6，深槽隔離區(qū)制備的實(shí)現(xiàn)方法為(6a)在襯底表面熱氧化一層厚度為300nm的SiO2層；(6b)光刻隔離區(qū)域，利用干法刻蝕工藝，在深槽隔離區(qū)域刻蝕出深度為3 u m的深槽；(6c)利用化學(xué)汽相淀積(CVD)方法，在600°C，在深槽內(nèi)填充SiO2 ；(6d)用化學(xué)機(jī)械拋光(CMP)方法，去除表面多余的氧化層，形成深槽隔離；步驟7，PMOS器件有源區(qū)制備的實(shí)現(xiàn)方法為
(7a)光刻PMOS器件有源區(qū)，在PMOS器件有源區(qū)，利用干法刻蝕，刻蝕出深度為
3.4um的深槽，將氧化層刻透；(7b)利用化學(xué)汽相淀積(CVD)的方法，在6001，在深槽內(nèi)沿(110)晶面生長一層厚度為I. 5 ii m的N型Si緩沖層，摻雜濃度為I X IO15CnT3 ；(7c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在Si緩沖層上生長一層厚度為I. 5 ii m的N型Ge組分梯形分布的SiGe，底部Ge組分為0%，頂部為15%，摻雜濃度為I X IO15Cm 3 ；(7d)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在Ge組分梯形分布的SiGe層上生長一層厚度為200nm的P型SiGe層，Ge組分為15%，摻雜濃度為5 X 1019cm_3，作為PMOS器件的漏區(qū)；(7e)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長厚度為3nm的P型應(yīng)變Si層，摻雜濃度為IX 1018cm_3，作為第一 P型輕摻雜源漏結(jié)構(gòu)(P-LDD)層；(7f)利用化學(xué)汽相淀積(CVD)方法，在600°C，在漏區(qū)上生長一層厚度為22nm的N型應(yīng)變Si層，摻雜濃度為5X 1016cm_3，作為PMOS器件的溝道；(7g)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長厚度為3nm的P型應(yīng)變Si層，摻雜濃度為IX 1018cm_3，作為第二 P型輕摻雜源漏結(jié)構(gòu)(P-LDD)層；(7h)利用化學(xué)汽相淀積(CVD)方法，在600°C，在應(yīng)變Si層上生長一層厚度為200nm的P型SiGe層，Ge組分為15%，摻雜濃度為5 X 1019cm_3，作為PMOS器件的源區(qū)；步驟8，NMOS器件有源區(qū)制備的實(shí)現(xiàn)方法為(8a)光刻N(yùn)MOS器件有源區(qū)，在NMOS器件有源區(qū)，利用干法刻蝕，刻蝕出深度為I. 9iim的深槽；(8b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在NMOS器件有源區(qū)(100)晶面生長一層厚度為200nm的P型Si緩沖層，摻雜濃度為I X IO15CnT3 ；(8c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在Si緩沖層上生長一層厚度為I. 5 ii m的P型Ge組分梯形分布的SiGe，底部Ge組分為0%，頂部為15%，摻雜濃度為I X IO15Cm 3 ；(8d)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在Ge組分梯形分布的SiGe層上生長一層厚度為200nm的P型SiGe層，Ge組分為15%，摻雜濃度為IX IO16cnT3 ；(8e)利用化學(xué)汽相淀積(CVD)方法，在600°C，再生長一層厚度為15nm的P型應(yīng)變Si層，摻雜濃度為5X 1016cm_3，作為NMOS器件的溝道；步驟9，PMOS器件漏連接區(qū)制備的實(shí)現(xiàn)方法為(9a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面連續(xù)淀積一層SiO2和一層 SiN;(9b)刻蝕出PMOS器件漏溝槽窗口，利用干法刻蝕工藝，在PMOS器件漏區(qū)域刻蝕出深度為0. 3 ii m漏溝槽；
(9c)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層SiO2，利用干法刻蝕去除平面的SiO2層，只保留PMOS器件漏溝槽側(cè)壁SiO2層，形成PMOS器件漏溝槽側(cè)
壁隔離；(9d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積摻雜濃度為I X 102°cm_3的P型Poly-SiJf PMOS器件漏溝槽填滿，再去除掉PMOS器件漏溝槽表面以外的Poly-Si,形成漏連接區(qū)；步驟10，P MOS柵連接區(qū)制備的實(shí)現(xiàn)方法為(IOa)利用干法刻蝕工藝，在PMOS器件漏柵區(qū)域刻蝕出深度為0. 5 y m柵溝槽；(IOb)利用原子層化學(xué)汽相淀積(ALCVD)方法，在300°C，在襯底表面淀積厚度為6nm的高介電常數(shù)的HfO2層，作為PMOS器件柵介質(zhì)層； (IOc)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積摻雜濃度為I X IO20Cm^3的P型Poly-SiGe，Ge組分為10%，將PMOS器件柵溝槽填滿，再去除掉PMOS器件柵溝槽表面以外的Poly-SiGe和SiO2層作為柵區(qū)，形成PMOS器件；步驟11，NMOS器件制備的實(shí)現(xiàn)方法為(Ila)刻蝕出NMOS器件有源區(qū)，利用原子層化學(xué)汽相淀積(ALCVD)方法，在300°C，在襯底表面淀積厚度為6nm的高介電常數(shù)的HfO2層，作為NMOS器件柵介質(zhì)層；(Ilb)利用化學(xué)汽相淀積(CVD)方法，在600°C，在柵介質(zhì)層上淀積一層Poly-SiGe，厚度為 IOOnm, Ge 組分為 10% ；(lie)刻蝕 Poly-SiGe、HfO2 層，形成柵極；(Ild)光刻N(yùn)MOS器件有源區(qū)，對(duì)NMOS器件進(jìn)行N型離子注入，形成摻雜濃度為I X IO18CnT3的N型輕摻雜源漏結(jié)構(gòu)(N-LDD)；(IIe)利用化學(xué)汽相淀積(CVD)方法，在600°C，在整個(gè)襯底上淀積一厚度為3nm的SiO2層，干法刻蝕掉這層SiO2，保留NMOS器件柵極側(cè)墻，形成NMOS器件柵極；(Ilf )在NMOS器件有源區(qū)進(jìn)行N型磷離子注入，自對(duì)準(zhǔn)生成NMOS器件的源區(qū)和漏區(qū)，使源區(qū)和漏區(qū)摻雜濃度達(dá)到I X IO20Cm-3,形成NMOS器件；步驟12，構(gòu)成BiCMOS集成電路制備的實(shí)現(xiàn)方法為(12a)光刻引線窗口；(12b)在整個(gè)襯底上濺射一層金屬鈦(Ti)，合金，自對(duì)準(zhǔn)形成金屬硅化物，清洗表面多余的金屬，形成金屬接觸；(12c)濺射金屬，光刻引線，分別形成NMOS器件的源、柵、漏電極和PMOS器件的漏、源、柵電極，雙極晶體管發(fā)射極、基極、集電極金屬引線，最終構(gòu)成CMOS導(dǎo)電溝道為22nm的基于晶面選擇的應(yīng)變BiCMOS集成器件及電路。
_7] 本發(fā)明具有如下優(yōu)點(diǎn):I.本發(fā)明制備的基于晶面選擇的應(yīng)變BiCMOS集成器件采用了混合晶面襯底技術(shù)，即在同一個(gè)襯底片上分布有(100)和(110)這兩種晶面，在(110)晶面上對(duì)于應(yīng)變SiPMOS器件是壓應(yīng)變，其空穴的遷移率高于體Si材料，而在(100)晶面上對(duì)于應(yīng)變Si NMOS器件是張應(yīng)變，其電子的遷移率也高于體Si材料，因此，該器件頻率與電流驅(qū)動(dòng)能力等電學(xué)性能高于同尺寸的體Si CMOS器件；2.本發(fā)明制備的基于晶面選擇的應(yīng)變BiCMOS集成器件，采用選擇性外延技術(shù)，分別在NMOS器件和PMOS器件有源區(qū)選擇性生長應(yīng)變Si材料，提高了器件設(shè)計(jì)的靈活性，增強(qiáng)了 BiCMOS器件與集成電路電學(xué)性能；3.本發(fā)明制備基于三多晶SiGe HBT的混合晶面應(yīng)變BiCMOS集成器件工藝中，采用Poly-SiGe材料作為柵，其功函數(shù)隨Ge組分的變化而變化，通過調(diào)節(jié)Poly-SiGe柵中Ge組分，實(shí)現(xiàn)CMOS閾值電壓可連續(xù)調(diào)整， 減少了工藝步驟，降低了工藝難度；4.本發(fā)明制備的基于晶面選擇的應(yīng)變BiCMOS集成器件過程中涉及的最高溫度為800°C，低于引起應(yīng)變Si溝道應(yīng)力弛豫的工藝溫度，因此該制備方法能有效地保持應(yīng)變Si溝道應(yīng)力，提聞集成電路的性能；5.本發(fā)明制備的基于晶面選擇的應(yīng)變BiCMOS集成器件中PMOS器件的溝道為回型，即一個(gè)柵在溝槽中能夠控制四面的溝道，因此，該器件在有限的區(qū)域內(nèi)增加了溝道的寬度，從而提高了器件的電流驅(qū)動(dòng)能力，增加了集成電路的集成度，降低了集成電路單位面積的制造成本；6.本發(fā)明制備的基于晶面選擇的應(yīng)變BiCMOS集成器件中，在MOS器件結(jié)構(gòu)中為了有效抑制短溝道效應(yīng)，引入輕摻雜源漏(LDD)工藝，提高了器件性能；7.本發(fā)明制備的基于晶面選擇的應(yīng)變BiCMOS集成器件件結(jié)構(gòu)中，采用了高K值的HfO2作為柵介質(zhì)，提高了器件的柵控能力，增強(qiáng)了器件的電學(xué)性能。


圖I是本發(fā)明提供的基于晶面選擇的應(yīng)變BiCMOS集成器件及電路制備方法的實(shí)現(xiàn)流程圖。
具體實(shí)施例方式為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。本發(fā)明實(shí)施例提供了一種基于晶面選擇的應(yīng)變BiCMOS集成器件，NMOS器件和PMOS器件均為應(yīng)變Si MOS器件，雙極器件為SiGe HBT器件。作為本發(fā)明實(shí)施例的一優(yōu)化方案，NMOS器件的導(dǎo)電溝道為應(yīng)變Si材料，NMOS器件的導(dǎo)電溝道為張應(yīng)變Si材料，NMOS器件的導(dǎo)電溝道為平面溝道。作為本發(fā)明實(shí)施例的一優(yōu)化方案，PMOS器件的導(dǎo)電溝道為應(yīng)變Si材料，PMOS器件的導(dǎo)電溝道為壓應(yīng)變Si材料，PMOS器件的導(dǎo)電溝道為垂直溝道。作為本發(fā)明實(shí)施例的一優(yōu)化方案，NMOS器件制備在晶面為(100)的SOI襯底上，PMOS器件制備在晶面為(110)的襯底上。作為本發(fā)明實(shí)施例的一優(yōu)化方案，SiGe HBT器件的基區(qū)為應(yīng)變SiGe材料。作為本發(fā)明實(shí)施例的一優(yōu)化方案，SiGe HBT器件為全平面結(jié)構(gòu)。以下參照附圖1，對(duì)本發(fā)明基于晶面選擇的應(yīng)變BiCMOS集成器件及電路制備的工藝流程作進(jìn)一步詳細(xì)描述。實(shí)施例I :制備22nm基于晶面選擇的應(yīng)變BiCMOS集成器件及電路，具體步驟如下
步驟1，SOI襯底材料制備。(Ia)選取N型摻雜濃度為I X IO15CnT3的Si片，晶面為(100)，對(duì)其表面進(jìn)行氧化，氧化層厚度為0. 5 ii m，作為上層基體材料，并在該基體材料中注入氫；(Ib)選取N型摻雜濃度為lX1015cm_3的Si片，晶面為(110)，對(duì)其表面進(jìn)行氧化，氧化層厚度為0. 5 m，作為下層基體材料；(Ic)采用化學(xué)機(jī)械拋光(CMP)工藝，分別對(duì)下層和注入氫后的上層基體材料表面進(jìn)行拋光處理；(Id)將拋光處理后的下層和上層基體材料表面氧化層相對(duì)緊貼，置于超高真空環(huán)境中在350°C溫度下實(shí)現(xiàn)鍵合；(Ie)將鍵合后的基片溫度升高200°C，使上層基體材料在注入的氫處斷裂，對(duì)上層基體材料多余的部分進(jìn)行剝離，保留IOOnm的Si材料，并在該斷裂表面進(jìn)行化學(xué)機(jī)械拋光(CMP)，形成SOI結(jié)構(gòu)。步驟2，雙極器件有源區(qū)制備。(2a)在襯底上生長一層厚度為2 y m的N型外延Si層，作為集電區(qū)，該層摻雜濃度為 I X IO16Cm 3 ；(2b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長一層厚度為20nm的SiGe層，作為基區(qū)，該層Ge組分為15%，摻雜濃度為5 X IO18CnT3 ；(2c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長一層厚度為IOOnm的N型Si層，作為發(fā)射區(qū)，該層摻雜濃度為I X 1017cnT3。步驟3，集電極淺槽隔離制備。(5a)用濕法刻蝕掉表面的SiO2和SiN層；(3b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為 200nm 的 SiO2 層；(3c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm 的 SiN 層；(3d)光刻集電極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為ISOnm的淺槽；(3e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成集電極淺槽隔離。步驟4，基極淺槽隔離制備。(4a)用濕法刻蝕掉表面的SiO2和SiN層；(4b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm 的 SiO2 層；(4c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm 的 SiN 層；(4d)光刻基極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為105nm的淺槽；(4e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成基極淺槽隔離。步驟5，SiGe HBT 形成。
(5a)用濕法刻蝕掉表面的SiO2和SiN層；(5b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為300nm 的 SiO2 層；(5c)光刻集電極區(qū)域，對(duì)該區(qū)域進(jìn)行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為
IX IO19CnT3,形成集電極；(5d)光刻基極區(qū)域，對(duì)該區(qū)域進(jìn)行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為
IX IO19CnT3,形成基極；(5e)對(duì)襯底在950°C溫度下，退火120s，進(jìn)行雜質(zhì)激活，形成SiGe HBT ；
(5f)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600°C，淀積一 SiO2層。步驟6，深槽隔離區(qū)制備。(6a)在襯底表面熱氧化一層厚度為300nm的SiO2層；(6b)光刻隔離區(qū)域，利用干法刻蝕工藝，在深槽隔離區(qū)域刻蝕出深度為3 u m的深槽；(6c)利用化學(xué)汽相淀積(CVD)方法，在600°C，在深槽內(nèi)填充SiO2 ；(6d)用化學(xué)機(jī)械拋光(CMP)方法，去除表面多余的氧化層，形成深槽隔離。步驟7，PMOS器件有源區(qū)制備。(7a)光刻PMOS器件有源區(qū)，在PMOS器件有源區(qū)，利用干法刻蝕，刻蝕出深度為
3.4um的深槽，將氧化層刻透；(7b)利用化學(xué)汽相淀積(CVD)的方法，在6001，在深槽內(nèi)沿(110)晶面生長一層厚度為I. 5 ii m的N型Si緩沖層，摻雜濃度為I X IO15CnT3 ；(7c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在Si緩沖層上生長一層厚度為I. 5 ii m的N型Ge組分梯形分布的SiGe，底部Ge組分為0%，頂部為15%，摻雜濃度為
IX IO15Cm 3 ；(7d)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在Ge組分梯形分布的SiGe層上生長一層厚度為200nm的P型SiGe層，Ge組分為15%，摻雜濃度為5 X 1019cm_3，作為PMOS器件的漏區(qū)；(7e)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長厚度為3nm的P型應(yīng)變Si層，摻雜濃度為IX 1018cm_3，作為第一 P型輕摻雜源漏結(jié)構(gòu)(P-LDD)層；(7f)利用化學(xué)汽相淀積(CVD)方法，在600°C，在漏區(qū)上生長一層厚度為22nm的N型應(yīng)變Si層，摻雜濃度為5X 1016cm_3，作為PMOS器件的溝道；(7g)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長厚度為3nm的P型應(yīng)變Si層，摻雜濃度為IX 1018cm_3，作為第二 P型輕摻雜源漏結(jié)構(gòu)(P-LDD)層；(7h)利用化學(xué)汽相淀積(CVD)方法，在600°C，在應(yīng)變Si層上生長一層厚度為200nm的P型SiGe層，Ge組分為15%，摻雜濃度為5X 1019cm_3，作為PMOS器件的源區(qū)。步驟8，NMOS器件有源區(qū)制備。(8a)光刻N(yùn)MOS器件有源區(qū)，在NMOS器件有源區(qū)，利用干法刻蝕，刻蝕出深度為I. 9iim的深槽；(8b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在NMOS器件有源區(qū)(100)晶面生長一層厚度為200nm的P型Si緩沖層，摻雜濃度為I X IO15CnT3 ；
(8c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在Si緩沖層上生長一層厚度為I. 5 ii m的P型Ge組分梯形分布的SiGe，底部Ge組分為0%，頂部為15%，摻雜濃度為I X IO15Cm 3 ；(8d)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在Ge組分梯形分布的SiGe層上生長一層厚度為200nm的P型SiGe層，Ge組分為15%，摻雜濃度為IX IO16cnT3 ；(8e)利用化學(xué)汽相淀積(CVD)方法，在600°C，再生長一層厚度為15nm的P型應(yīng)變Si層，摻雜濃度為5X 1016cm_3，作為NMOS器件的溝道。步驟9，PMOS器件漏連接區(qū)制備。(9a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面連續(xù)淀積一層SiO2和一層 SiN;(9b)刻蝕出PMOS器件漏溝槽窗口，利用干法刻蝕工藝，在PMOS器件漏區(qū)域刻蝕出深度為0. 3 ii m漏溝槽；(9c)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層SiO2，利用干法刻蝕去除平面的SiO2層，只保留PMOS器件漏溝槽側(cè)壁SiO2層，形成PMOS器件漏溝槽側(cè)
壁隔離；(9d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積摻雜濃度為I X 102°cm_3的P型Poly-SiJf PMOS器件漏溝槽填滿，再去除掉PMOS器件漏溝槽表面以外的Poly-Si,形成漏連接區(qū)。步驟10，P MOS柵連接區(qū)制備。(IOa)利用干法刻蝕工藝，在PMOS器件漏柵區(qū)域刻蝕出深度為0. 5 y m柵溝槽；(IOb)利用原子層化學(xué)汽相淀積(ALCVD)方法，在300°C，在襯底表面淀積厚度為6nm的高介電常數(shù)的HfO2層，作為PMOS器件柵介質(zhì)層；(IOc)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積摻雜濃度為I X IO20Cm^3的P型Poly-SiGe，Ge組分為10%，將PMOS器件柵溝槽填滿，再去除掉PMOS器件柵溝槽表面以外的Poly-SiGe和SiO2層作為柵區(qū)，形成PMOS器件。
步驟11，NMOS器件制備。(Ila)刻蝕出NMOS器件有源區(qū)，利用原子層化學(xué)汽相淀積(ALCVD)方法，在300°C，在襯底表面淀積厚度為6nm的高介電常數(shù)的HfO2層，作為NMOS器件柵介質(zhì)層；(Ilb)利用化學(xué)汽相淀積(CVD)方法，在600°C，在柵介質(zhì)層上淀積一層Poly-SiGe，厚度為 IOOnm, Ge 組分為 10% ；(Ilc)刻蝕 Poly-SiGe、HfO2 層，形成柵極；(Ild)光刻N(yùn)MOS器件有源區(qū)，對(duì)NMOS器件進(jìn)行N型離子注入，形成摻雜濃度為I X IO18CnT3的N型輕摻雜源漏結(jié)構(gòu)(N-LDD)；(lie)利用化學(xué)汽相淀積(CVD)方法，在600°C，在整個(gè)襯底上淀積一厚度為3nm的SiO2層，干法刻蝕掉這層SiO2，保留NMOS器件柵極側(cè)墻，形成NMOS器件柵極；(IIf )在NMOS器件有源區(qū)進(jìn)行N型磷離子注入，自對(duì)準(zhǔn)生成NMOS器件的源區(qū)和漏區(qū)，使源區(qū)和漏區(qū)摻雜濃度達(dá)到I X IO20Cm-3,形成NMOS器件。步驟12，構(gòu)成BiCMOS集成電路制備。(12a)光刻引線窗口；
(12b)在整個(gè)襯底上濺射一層金屬鈦(Ti)，合金，自對(duì)準(zhǔn)形成金屬硅化物，清洗表面多余的金屬，形成金屬接觸；(12c)濺射金屬，光刻引線，分別形成NMOS器件的源、柵、漏電極和PMOS器件的漏、源、柵電極，雙極晶體管發(fā)射極、基極、集電極金屬引線，最終構(gòu)成CMOS導(dǎo)電溝道為22nm的基于晶面選擇的應(yīng)變BiCMOS集成器件及電路。實(shí)施例2 :制備30nm基于晶面選擇的應(yīng)變BiCMOS集成器件及電路，具體步驟如下步驟1，SOI襯底材料制備。(Ia)選取N型摻雜濃度為3 X IO15CnT3的Si片，晶面為(100)，對(duì)其表面進(jìn)行氧化，氧化層厚度為0. 75 u m,作為上層的基體材料，并在該基體材料中注入氫；
(Ib)選取N型摻雜濃度為3X IO15CnT3的Si片，晶面為(110)，對(duì)其表面進(jìn)行氧化，氧化層厚度為0. 75 u m，作為下層的基體材料；(Ic)采用化學(xué)機(jī)械拋光(CMP)工藝，分別對(duì)下層和注入氫后的上層基體材料表面進(jìn)行拋光處理；(Id)將拋光處理后的下層和上層基體材料表面氧化層相對(duì)緊貼，置于超高真空環(huán)境中在400°C溫度下實(shí)現(xiàn)鍵合；(Ie)將鍵合后的基片溫度升高150°C，使上層基體材料在注入的氫處斷裂，對(duì)上層基體材料多余的部分進(jìn)行剝離，保留150nm的Si材料，并在該斷裂表面進(jìn)行化學(xué)機(jī)械拋光(CMP)，形成SOI結(jié)構(gòu)。步驟2，雙極器件有源區(qū)制備。(2c)在襯底上生長一層厚度為2. 5 ii m的N型外延Si層，作為集電區(qū)，該層摻雜濃度為 5 X IO16CnT3 ；(2d)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底上生長一層厚度為40nm的SiGe層，作為基區(qū)，該層Ge組分為20%，摻雜濃度為I X1019cm_3 ；(2e)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底上生長一層厚度為150nm的N型Si層，作為發(fā)射區(qū)，該層摻雜濃度為3 X 1017cnT3。步驟3，集電極淺槽隔離制備。(3a)用濕法刻蝕掉表面的SiO2和SiN層；(3b)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為240nm 的 SiO2 層；(3c)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為150nm 的 SiN 層；(3d)光刻集電極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為240nm的淺槽；(3e)利用化學(xué)汽相淀積(CVD)方法，在700°C，在淺槽內(nèi)填充SiO2，形成集電極淺槽隔離。步驟4，基極淺槽隔離制備。(4a)用濕法刻蝕掉表面的SiO2和SiN層；(4b)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為240nm 的 SiO2 層；(4c)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為150nm 的 SiN 層；(4d)光刻基極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為155nm的淺槽；(4e)利用化學(xué)汽相淀積(CVD)方法，在700°C，在淺槽內(nèi)填充SiO2，形成基極淺槽隔離。步驟5，SiGe HBT 形成。(5a)用濕法刻蝕掉表面的SiO2和SiN層；(5b)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為400nm 的 SiO2 層；(5c)光刻集電極區(qū)域，對(duì)該區(qū)域進(jìn)行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為5 X IO19CnT3,形成集電極；(5d)光刻基極區(qū)域，對(duì)該區(qū)域進(jìn)行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為5 X IO19CnT3,形成基極；(5e)對(duì)襯底在1000°C溫度下，退火60s，進(jìn)行雜質(zhì)激活，形成SiGe HBT ；(5f)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在700°C，淀積一 SiO2層。步驟6，深槽隔離區(qū)制備。(6a)在襯底表面熱氧化一層厚度為400nm的SiO2層；(6b)光刻隔離區(qū)域，利用干法刻蝕工藝，在深槽隔離區(qū)域刻蝕出深度為4 的深槽；(6c)利用化學(xué)汽相淀積(CVD)方法，在700°C，在深槽內(nèi)填充SiO2 ；(6d)用化學(xué)機(jī)械拋光(CMP)方法，去除表面多余的氧化層，形成深槽隔離。步驟7，PMOS器件有源區(qū)制備。(7a)光刻PMOS器件有源區(qū)，在PMOS器件有源區(qū)，利用干法刻蝕，刻蝕出深度為
4.6um的深槽，將氧化層刻透；(7b)利用化學(xué)汽相淀積(CVD)的方法，在7001，在深槽內(nèi)沿(110)晶面生長一層厚度為2 ii m的N型Si緩沖層，摻雜濃度為3 X IO15CnT3 ；(7c)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在Si緩沖層上生長一層厚度為2 ii m的N型Ge組分梯形分布的SiGe，底部Ge組分為0%，頂部為20 %，摻雜濃度為3 X IO15Cm 3 ；(7d)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在Ge組分梯形分布的SiGe層上生長一層厚度為300nm的P型SiGe層，Ge組分為20%，摻雜濃度為8 X 1019cnT3，作為PMOS器件的漏區(qū)；(7e)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底上生長厚度為4nm的P型應(yīng)變Si層，摻雜濃度為3X 1018cm_3，作為第一 P型輕摻雜源漏結(jié)構(gòu)(P-LDD)層；(7f)利用化學(xué)汽相淀積(CVD)方法，在700°C，在漏區(qū)上生長一層厚度為30nm的N型應(yīng)變Si層，摻雜濃度為I X 1017cm_3，作為PMOS器件的溝道；、
(7g)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底上生長厚度為4nm的P型應(yīng)變Si層，摻雜濃度為3X 1018cm_3，作為第二 P型輕摻雜源漏結(jié)構(gòu)(P-LDD)層；
(7h)利用化學(xué)汽相淀積(CVD)方法，在700°C，在應(yīng)變Si層上生長一層厚度為300nm的P型SiGe層，Ge組分為20%，摻雜濃度為8X 1019cm_3，作為PMOS器件的源區(qū)。步驟8，NMOS器件有源區(qū)制備。(8a)光刻N(yùn)MOS器件有源區(qū)，在NMOS器件有源區(qū)，利用干法刻蝕，刻蝕出深度為2. 3um的深槽；(8b)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在NMOS器件有源區(qū)(100)晶面生長一層厚度為300nm的P型Si緩沖層，摻雜濃度為3 X IO15CnT3 ；(8c)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在Si緩沖層上生長一層厚度為I. 75 ii m的P型Ge組分梯形分布的SiGe，底部Ge組分為0%，頂部為20%，摻雜濃度為3 X IO15Cm 3 ；(8d)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在Ge組分梯形分布的SiGe層上 生長一層厚度為300nm的P型SiGe層，Ge組分為20%，摻雜濃度為3 X IO16cnT3 ；(8e)利用化學(xué)汽相淀積(CVD)方法，在700°C，再生長一層厚度為17nm的P型應(yīng)變Si層，摻雜濃度為IX 1017cm_3，作為NMOS器件的溝道。步驟9，PMOS器件漏連接區(qū)制備。(9a)利用化學(xué)汽相淀積(CVD)方法，在700°C，在襯底表面連續(xù)淀積一層SiO2和一層 SiN;(9b)刻蝕出PMOS器件漏溝槽窗口，利用干法刻蝕工藝，在PMOS器件漏區(qū)域刻蝕出深度為0. 5 ii m漏溝槽；(9c)利用化學(xué)汽相淀積(CVD)方法，在700°C，在襯底表面淀積一層SiO2，利用干法刻蝕去除平面的SiO2層，只保留PMOS器件漏溝槽側(cè)壁SiO2層，形成PMOS器件漏溝槽側(cè)
壁隔離；(9d)利用化學(xué)汽相淀積(CVD)方法，在700°C，在襯底表面淀積摻雜濃度為3X IO2W的P型Poly-SiJf PMOS器件漏溝槽填滿，再去除掉PMOS器件漏溝槽表面以外的Poly-Si,形成漏連接區(qū)。步驟10，PMOS器件柵連接區(qū)制備。(IOa)利用干法刻蝕工藝，在PMOS器件漏柵區(qū)域刻蝕出深度為0. 7 y m柵溝槽；(IOb)利用原子層化學(xué)汽相淀積(ALCVD)方法，在350°C，在襯底表面淀積厚度為8nm的高介電常數(shù)的HfO2層，作為PMOS器件柵介質(zhì)層；(IOc)利用化學(xué)汽相淀積(CVD)方法，在700 °C，在襯底表面淀積摻雜濃度為3 X IO2W的P型Poly-SiGe，Ge組分為20%，將PMOS器件柵溝槽填滿，再去除掉PMOS器件柵溝槽表面以外的Poly-SiGe和SiO2層作為柵區(qū)，形成PMOS器件。步驟11，NMOS器件制備。(Ila)刻蝕出NMOS器件有源區(qū)，利用原子層化學(xué)汽相淀積(ALCVD)方法，在350°C，在襯底表面淀積厚度為8nm的高介電常數(shù)的HfO2層，作為NMOS器件柵介質(zhì)層；(Ilb)利用化學(xué)汽相淀積(CVD)方法，在700°C，在柵介質(zhì)層上淀積一層本征Poly-SiGe，厚度為 200nm，Ge 組分為 20% ；(lie)刻蝕 Poly-SiGe、HfO2 層，形成柵極；(Ild)光刻N(yùn)MOS器件有源區(qū)，對(duì)NMOS器件進(jìn)行N型離子注入，形成摻雜濃度為3 X 1018cm_3的N型輕摻雜源漏結(jié)構(gòu)(N-LDD)；(lie)利用化學(xué)汽相淀積(CVD)方法，在700°C，在整個(gè)襯底上淀積一厚度為4nm的SiO2層，干法刻蝕掉這層SiO2，保留NMOS器件柵極側(cè)墻，形成NMOS器件柵極；(Ilf )在NMOS器件有源區(qū)進(jìn)行N型磷離子注入，自對(duì)準(zhǔn)生成NMOS器件的源區(qū)和漏區(qū)，使源區(qū)和漏區(qū)摻雜濃度達(dá)到3X 102°CnT3，形成NMOS器件。步驟12，構(gòu)成BiCMOS集成電路。(12a)光刻引線窗口；(12b)在整個(gè)襯底上濺射一層金屬鈦(Ti)，合金，自對(duì)準(zhǔn)形成金屬硅化物，清洗表面多余的金屬，形成金屬接觸；(12c)濺射金屬，光刻引線，分別形成NMOS器件的源、柵、漏電極和PMOS器件的漏、 源、柵電極，雙極晶體管發(fā)射極、基極、集電極金屬引線，最終構(gòu)成導(dǎo)電溝道為30nm的基于晶面選擇的應(yīng)變BiCMOS集成器件及電路。實(shí)施例3 :制備45nm基于晶面選擇的應(yīng)變BiCMOS集成器件及電路，具體步驟如下步驟1，SOI襯底材料制備。(Ia)選取N型摻雜濃度為5X1015cm_3的Si片，晶面為(100)，對(duì)其表面進(jìn)行氧化，氧化層厚度為I Pm，作為上層的基體材料，并在該基體材料中注入氫；(Ib)選取N型摻雜濃度為5X IO15CnT3的Si片，晶面為(110)，對(duì)其表面進(jìn)行氧化，氧化層厚度為I Pm，作為下層有源層的基體材料；(Ic)采用化學(xué)機(jī)械拋光(CMP)工藝，分別對(duì)下層和注入氫后的上層基體材料表面進(jìn)行拋光處理；( Id)將拋光處理后的下層和上層基體材料表面氧化層相對(duì)緊貼，置于超高真空環(huán)境中在480°C溫度下實(shí)現(xiàn)鍵合；(Ie)將鍵合后的基片溫度升高100°C，使上層基體材料在注入的氫處斷裂，對(duì)上層基體材料多余的部分進(jìn)行剝離，保留200nm的Si材料，并在該斷裂表面進(jìn)行化學(xué)機(jī)械拋光(CMP)，形成SOI結(jié)構(gòu)。步驟2，雙極器件有源區(qū)制備。(2a)在襯底上生長一層厚度為3 y m的N型外延Si層，作為集電區(qū)，該層摻雜濃度為 I X IO17Cm 3 ；(2b)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在襯底上生長一層厚度為60nm的SiGe層，作為基區(qū)，該層Ge組分為25%，摻雜濃度為5 X1019cm_3 ；(2c)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在襯底上生長一層厚度為200nm的N型Si層，作為發(fā)射區(qū)，該層摻雜濃度為5 X 1017cnT3。步驟3，集電極淺槽隔離制備。(3a)用濕法刻蝕掉表面的SiO2和SiN層；(3b)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為300nm 的 SiO2 層；(3c)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為200nm 的 SiN 層；
(3d)光刻集電極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為300nm的淺槽；
(3e)利用化學(xué)汽相淀積(CVD)方法，在800°C，在淺槽內(nèi)填充SiO2，形成集電極淺槽隔離。步驟4，基極淺槽隔離制備。(4a)用濕法刻蝕掉表面的SiO2和SiN層；(4b)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為300nm 的 SiO2 層；(4c)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為200nm 的 SiN 層；(4d)光刻基極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為205nm的淺槽；(4e)利用化學(xué)汽相淀積(CVD)方法，在800°C，在淺槽內(nèi)填充SiO2，形成基極淺槽隔離。步驟5，SiGe HBT 形成。(5a)用濕法刻蝕掉表面的SiO2和SiN層；(5b)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為500nm 的 SiO2 層；(5c)光刻集電極區(qū)域，對(duì)該區(qū)域進(jìn)行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為I X 102°cnT3,形成集電極；(5d)光刻基極區(qū)域，對(duì)該區(qū)域進(jìn)行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為I X 102°cnT3,形成基極；(5e)對(duì)襯底在1100°C溫度下，退火15s，進(jìn)行雜質(zhì)激活，形成SiGe HBT ；(5f)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在800°C，淀積一 SiO2層。步驟6，深槽隔離區(qū)制備。(6a)在襯底表面熱氧化一層厚度為500nm的SiO2層；(6b)光刻隔離區(qū)域，利用干法刻蝕工藝，在深槽隔離區(qū)域刻蝕出深度為5 u m的深槽；(6c)利用化學(xué)汽相淀積(CVD)方法，在800°C，在深槽內(nèi)填充SiO2 ；(6d)用化學(xué)機(jī)械拋光(CMP)方法，去除表面多余的氧化層，形成深槽隔離。步驟7，PMOS器件有源區(qū)制備。(7a)光刻PMOS器件有源區(qū)，在PMOS器件有源區(qū)，利用干法刻蝕，刻蝕出深度為
5.8um的深槽，將氧化層刻透；(7b)利用化學(xué)汽相淀積(CVD)的方法，在7501，在深槽內(nèi)沿(110)晶面生長一層厚度為2. 5 ii m的N型Si緩沖層，摻雜濃度為5 X IO15CnT3 ；(7c)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在Si緩沖層上生長一層厚度為2. 5 ii m的N型Ge組分梯形分布的SiGe，底部Ge組分為0%，頂部為25%，摻雜濃度為5 X IO15Cm 3 ；(7d)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在Ge組分梯形分布的SiGe層上生長一層厚度為400nm的P型SiGe層，Ge組分為25%，摻雜濃度為I X IO20Cm^3,作為PMOS器件的漏區(qū)；(7e)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在襯底上生長厚度為5nm的P型應(yīng)變Si層，摻雜濃度為5X 1018cm_3，作為第一 P型輕摻雜源漏結(jié)構(gòu)(P-LDD)層；(7f)利用化學(xué)汽相淀積(CVD)方法，在750°C，在漏區(qū)上生長一層厚度為45nm的N型應(yīng)變Si層，摻雜濃度為5X 1017cm_3，作為PMOS器件的溝道；(7g)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在襯底上生長厚度為5nm的P型應(yīng)變Si層，摻雜濃度為5X 1018cm_3，作為第二 P型輕摻雜源漏結(jié)構(gòu)(P-LDD)層；(7h)利用化學(xué)汽相淀積(CVD)方法，在750°C，在應(yīng)變Si層上生長一層厚度為400nm的P型SiGe層，Ge組分為25%，摻雜濃度為I X 102°cm_3，作為PMOS器件的源區(qū)。步驟8，NMOS器件有源區(qū)制備。 (8a)光刻N(yùn)MOS器件有源區(qū)，在NMOS器件有源區(qū)，利用干法刻蝕，刻蝕出深度為
2.8um的深槽；(8b)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在NMOS器件有源區(qū)(100)晶面生長一層厚度為400nm的P型Si緩沖層，摻雜濃度為5 X IO15CnT3 ；(8c)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在Si緩沖層上生長一層厚度為2 iim的P型Ge組分梯形分布的SiGe，底部Ge組分為0%，頂部為25%，摻雜濃度為5 X IO15Cm 3 ；(8d)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在Ge組分梯形分布的SiGe層上生長一層厚度為400nm的P型SiGe層，Ge組分為25%，摻雜濃度為5 X IO16cnT3 ；(8e)利用化學(xué)汽相淀積(CVD)方法，在750°C，再生長一層厚度為20nm的P型應(yīng)變Si層，摻雜濃度為5X 1017cm_3，作為NMOS器件的溝道。步驟9，PMOS器件漏連接區(qū)制備。(9a)利用化學(xué)汽相淀積(CVD)方法，在800°C，在襯底表面連續(xù)淀積一層SiO2和一層 SiN;(9b)刻蝕出PMOS器件漏溝槽窗口，利用干法刻蝕工藝，在PMOS器件漏區(qū)域刻蝕出深度為0. 7 ii m漏溝槽；(9c)利用化學(xué)汽相淀積(CVD)方法，在800°C，在襯底表面淀積一層SiO2，利用干法刻蝕去除平面的SiO2層，只保留PMOS器件漏溝槽側(cè)壁SiO2層，形成PMOS器件漏溝槽側(cè)
壁隔離；(9d)利用化學(xué)汽相淀積(CVD)方法，在800°C，在襯底表面淀積摻雜濃度為5X IO2W的P型Poly-SiJf PMOS器件漏溝槽填滿，再去除掉PMOS器件漏溝槽表面以外的Poly-Si,形成漏連接區(qū)。步驟10，PMOS器件柵連接區(qū)制備。(IOa)利用干法刻蝕工藝，在PMOS器件漏柵區(qū)域刻蝕出深度為0. 9 y m柵溝槽；(IOb)利用原子層化學(xué)汽相淀積(ALCVD)方法，在400°C，在襯底表面淀積厚度為IOnm的高介電常數(shù)的HfO2層，作為PMOS器件柵介質(zhì)層；(IOc)利用化學(xué)汽相淀積(CVD)方法，在800 °C，在襯底表面淀積摻雜濃度為5 X IO2W的P型Poly-SiGe，Ge組分為30%，將PMOS器件柵溝槽填滿，再去除掉PMOS器件柵溝槽表面以外的Poly-SiGe和SiO2層作為柵區(qū)，形成PMOS器件。
步驟11，NMOS器件制備。(Ila)刻蝕出NMOS器件有源區(qū)，利用原子層化學(xué)汽相淀積(ALCVD)方法，在400°C，在襯底表面淀積厚度為IOnm的高介電常數(shù)的HfO2層，作為NMOS器件柵介質(zhì)層；(Ilb)利用化學(xué)汽相淀積(CVD)方法，在800°C，在柵介質(zhì)層上淀積一層本征Poly-SiGe，厚度為 300nm，Ge 組分為 30% ；(Ilc)刻蝕 Poly-SiGe、HfO2 層，形成柵極；(Ild)光刻N(yùn)MOS器件有源區(qū)，對(duì)NMOS器件進(jìn)行N型離子注入，形成摻雜濃度為5 X IO18CnT3的N型輕摻雜源漏結(jié)構(gòu)(N-LDD)；(lie)利用化學(xué)汽相淀積(CVD)方法，在800°C，在整個(gè)襯底上淀積一厚度為5nm的 SiO2層，干法刻蝕掉這層SiO2，保留NMOS器件柵極側(cè)壁，形成NMOS器件柵極；(Ilf )在NMOS器件有源區(qū)進(jìn)行N型磷離子注入，自對(duì)準(zhǔn)生成NMOS器件的源區(qū)和漏區(qū)，使源區(qū)和漏區(qū)摻雜濃度達(dá)到5X 102°CnT3，形成NMOS器件。步驟12，構(gòu)成BiCMOS集成電路。(12a)光刻引線窗口；(12b)在整個(gè)襯底上濺射一層金屬鈦(Ti)，合金，自對(duì)準(zhǔn)形成金屬硅化物，清洗表面多余的金屬，形成金屬接觸；(12c)濺射金屬，光刻引線，分別形成NMOS器件的源、柵、漏電極和PMOS器件的漏、源、柵電極，雙極晶體管發(fā)射極、基極、集電極金屬引線，最終構(gòu)成導(dǎo)電溝道為45nm的基于晶面選擇的應(yīng)變BiCMOS集成器件及電路。本發(fā)明實(shí)施例提供的基于晶面選擇的應(yīng)變BiCMOS集成器件及制備方法具有如下優(yōu)點(diǎn)I.本發(fā)明制備的基于晶面選擇的應(yīng)變BiCMOS集成器件采用了混合晶面襯底技術(shù)，即在同一個(gè)襯底片上分布有(100)和(110)這兩種晶面，在(110)晶面上對(duì)于應(yīng)變SiPMOS器件是壓應(yīng)變，其空穴的遷移率高于體Si材料，而在(100)晶面上對(duì)于應(yīng)變Si NMOS器件是張應(yīng)變，其電子的遷移率也高于體Si材料，因此，該器件頻率與電流驅(qū)動(dòng)能力等電學(xué)性能高于同尺寸的體Si CMOS器件；2.本發(fā)明制備的基于晶面選擇的應(yīng)變BiCMOS集成器件，采用選擇性外延技術(shù)，分別在NMOS器件和PMOS器件有源區(qū)選擇性生長應(yīng)變Si材料，提高了器件設(shè)計(jì)的靈活性，增強(qiáng)了 BiCMOS器件與集成電路電學(xué)性能；3.本發(fā)明制備基于三多晶SiGe HBT的混合晶面應(yīng)變BiCMOS集成器件工藝中，采用Poly-SiGe材料作為柵，其功函數(shù)隨Ge組分的變化而變化，通過調(diào)節(jié)Poly-SiGe柵中Ge組分，實(shí)現(xiàn)CMOS閾值電壓可連續(xù)調(diào)整，減少了工藝步驟，降低了工藝難度；4.本發(fā)明制備的基于晶面選擇的應(yīng)變BiCMOS集成器件過程中涉及的最高溫度為800°C，低于引起應(yīng)變Si溝道應(yīng)力弛豫的工藝溫度，因此該制備方法能有效地保持應(yīng)變Si溝道應(yīng)力，提聞集成電路的性能；5.本發(fā)明制備的基于晶面選擇的應(yīng)變BiCMOS集成器件中PMOS器件的溝道為回型，即一個(gè)柵在溝槽中能夠控制四面的溝道，因此，該器件在有限的區(qū)域內(nèi)增加了溝道的寬度，從而提高了器件的電流驅(qū)動(dòng)能力，增加了集成電路的集成度，降低了集成電路單位面積的制造成本；
6.本發(fā)明制備的基于晶面選擇的應(yīng)變BiCMOS集成器件中，在MOS器件結(jié)構(gòu)中為了有效抑制短溝道效應(yīng)，引入輕摻雜源漏(LDD)工藝，提高了器件性能；7.本發(fā)明制備的基于晶面選擇的應(yīng)變BiCMOS集成器件件結(jié)構(gòu)中，采用了高K值的HfO2作為柵介質(zhì)，提高了器件的柵控能力，增強(qiáng)了器件的電學(xué)性能。 以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種基于晶面選擇的應(yīng)變BiCMOS集成器件，其特征在于，NMOS器件和PMOS器件均為應(yīng)變Si MOS器件，雙極器件為SiGe HBT0
2.根據(jù)權(quán)利要求I所述的基于晶面選擇的應(yīng)變BiCMOS集成器件，其特征在于，NMOS器件的導(dǎo)電溝道為應(yīng)變Si材料，NMOS器件的導(dǎo)電溝道為張應(yīng)變Si材料，NMOS器件的導(dǎo)電溝道為平面溝道。
3.根據(jù)權(quán)利要求I所述的基于晶面選擇的應(yīng)變BiCMOS集成器件，其特征在于，PMOS器件的導(dǎo)電溝道為應(yīng)變Si材料，PMOS器件的導(dǎo)電溝道為壓應(yīng)變Si材料，PMOS器件的導(dǎo)電溝道為垂直溝道。
4.根據(jù)權(quán)利要求I所述的基于晶面選擇的應(yīng)變BiCMOS集成器件，其特征在于，NMOS器件制備在晶面為(100)的SOI襯底上，PMOS器件制備在晶面為(110)的襯底上。
5.根據(jù)權(quán)利要求I所述的基于晶面選擇的應(yīng)變BiCMOS集成器件，其特征在于，SiGeHBT器件的基區(qū)為應(yīng)變SiGe材料。
6.根據(jù)權(quán)利要求I所述的基于晶面選擇的應(yīng)變BiCMOS集成器件，其特征在于，SiGeHBT器件為平面結(jié)構(gòu)。
7.一種基于晶面選擇的應(yīng)變BiCMOS集成器件的制備方法，其特征在于，包括如下步驟 弟一步、選取兩片N型慘雜的Si片,其中一片晶面為(110), —片晶面為(100),兩片慘雜濃度均為f5X1015cm_3，對(duì)兩片Si片表面進(jìn)行氧化，氧化層厚度為0.;將晶面為(100)的一片作為上層的基體材料，并在該基體材料中注入氫，將晶面為(110)的一片作為下層的基體材料；采用化學(xué)機(jī)械拋光(CMP)工藝對(duì)兩個(gè)氧化層表面進(jìn)行拋光； 第二步、將兩片Si片氧化層相對(duì)置于超高真空環(huán)境中在350 480°C的溫度下實(shí)現(xiàn)鍵合；將鍵合后的Si片溫度升高100 200°C，使上層基體材料在注入的氫處斷裂，對(duì)上層基體材料多余的部分進(jìn)行剝離，保留IOOlOOnm的Si材料，并在其斷裂表面進(jìn)行化學(xué)機(jī)械拋光(CMP)，形成SOI襯底； 第三步、利用化學(xué)汽相淀積(CVD)的方法，在600 750°C，在襯底生長一層厚度為2 .3 ii m的N型Si外延層，作為集電區(qū)，該層摻雜濃度為I X IO16 I X IO17CnT3 ； 第四步、利用化學(xué)汽相淀積(CVD)的方法，在600 750°C，在襯底上生長一層厚度為2(T60nm的SiGe層，作為基區(qū)，該層Ge組分為15 25%，摻雜濃度為5 X IO18 5 X IO19CnT3 ； 第五步、利用化學(xué)汽相淀積(CVD)的方法，在600 750°C，在襯底上生長一層厚度為100 200nm的N型Si層，作為發(fā)射區(qū)，該層摻雜濃度為I X IO17 5 X IO17cnT3 ； 第六步、用濕法刻蝕掉表面的SiO2和SiN層，利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積一層厚度為20(T300nm的SiO2層和一層厚度為IOOlOOnm的SiN層；光刻集電區(qū)淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為18(T300nm的淺槽，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在淺槽內(nèi)填充SiO2 ； 第七步、用濕法刻蝕掉表面的SiO2和SiN層，利用化學(xué)汽相淀積(CVD )的方法，在600 800°C，在襯底表面淀積一層厚度為20(T300nm的SiO2層和一層厚度為IOOlOOnm的SiN層；光刻基區(qū)淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為105 205nm的淺槽，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在淺槽內(nèi)填充SiO2 ; 第八步、用濕法刻蝕掉表面的SiO2和SiN層，利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積一層厚度為30(T500nm的SiO2層；光刻集電極區(qū)域，對(duì)該區(qū)域進(jìn)行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為I X IO19 I X 102°cm_3，形成集電極接觸區(qū)域；第九步、光刻基極區(qū)域，對(duì)該區(qū)域進(jìn)行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為I X IO19 IXlO2ciCnT3,形成基極接觸區(qū)域，并對(duì)襯底在950 1100°C溫度下，退火15 120s，進(jìn)行雜質(zhì)激活，形成SiGe HBT ;在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，淀積一 SiO2 層； 第十步、在襯底表面熱氧化一層厚度為300 500nm的SiO2層，光刻隔離區(qū)域，利用干法刻蝕工藝，在深槽隔離區(qū)域刻蝕出深度為3飛iim的深槽；利用化學(xué)汽相淀積(CVD)的方法，在600 8000C，在深槽內(nèi)填充SiO2，用化學(xué)機(jī)械拋光(CMP)方法，去除表面多余的氧化層，形成深槽隔離； 第i^一步、光刻PMOS器件有源區(qū)，在PMOS器件有源區(qū)，利用干法刻蝕，刻蝕出深度為3. 4 5. 8 iim的深槽，將中間的氧化層刻透；利用化學(xué)汽相淀積(CVD)方法，在600 750°C，在(110)晶面襯底的PMOS器件有源區(qū)上選擇性外延生長七層材料第一層是N型Si緩沖層，厚度為I. 5 2. 5 iim，該層將深槽填滿，摻雜濃度為I 5 X IO15CnT3 ;第二層是厚度為I. 5 2. 5 ii m的N型SiGe漸變層，底部Ge組分是0%，頂部Ge組分是15 25%，摻雜濃度為I 5 X IO15CnT3 ;第三層是Ge組分為15 25%，厚度為200 400nm的P型SiGe層，摻雜濃度為5 10X 102°cm_3，作為PMOS器件的漏區(qū)；第四層是厚度為T5nmP型應(yīng)變Si層，摻雜濃度為I 5X 1018cm_3，作為第一 P型輕摻雜源漏結(jié)構(gòu)(P-LDD)層；第五層是厚度為22 45nm的N型應(yīng)變Si作為溝道區(qū)，摻雜濃度為5 X IO16 5 X IO17CnT3 ;第六層是厚度為3 5nm的P型應(yīng)變Si層，摻雜濃度為I 5 X 1018cm_3，作為第二 P型輕摻雜源漏結(jié)構(gòu)(P-LDD)層；第七層是Ge組分為15 25%，厚度為200 400nm的P型SiGe，摻雜濃度為5 IOXIOiW,作為PMOS器件的源區(qū)； 第十二步、光刻N(yùn)MOS器件有源區(qū)，在NMOS器件有源區(qū)，利用干法刻蝕，刻蝕出深度為I.9 2. 8 iim的深槽，利用化學(xué)汽相淀積(CVD)方法，在600 750°C，在(100)晶面襯底的NMOS器件有源區(qū)上選擇性外延生長四層材料第一層是厚度為200 400nm的P型Si緩沖層，摻雜濃度為I 5 X IO15CnT3 ;第二層是厚度為I. 5 2iim的P型SiGe漸變層，底部Ge組分是0%，頂部Ge組分是15 25%，摻雜濃度為I 5 X IO15CnT3 ;第三層是Ge組分為15 25%，厚度為200 400nm的P型SiGe層，摻雜濃度為I 5 X IO16CnT3 ;第四層是厚度為15 20nm的N型應(yīng)變Si層，摻雜濃度為5 X IO16 5X 1017cnT3，作為NMOS器件的溝道； 第十三步、在襯底表面利用化學(xué)汽相淀積(CVD)方法，在600 800°C，淀積一層SiO2緩沖層和一層SiN，刻蝕出漏溝槽窗口，利用干法刻蝕工藝，在PMOS器件漏區(qū)域刻蝕出深度為0. 3 0. 7 ii m漏溝槽；利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積一層SiO2,形成PMOS器件漏溝槽側(cè)壁隔離；利用干法刻蝕去除平面的SiO2層，只保留PMOS器件漏溝槽側(cè)壁SiO2層；利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積摻雜濃度為I 5 X 102°cm_3的P型Poly-Si，將PMOS器件漏溝槽填滿，再去除掉PMOS器件漏溝槽表面以外的Poly-SiGe，形成漏連接區(qū)； 第十四步、利用干法刻蝕工藝，在PMOS器件柵區(qū)域刻蝕出深度為0. 5 0. 9 y m柵溝槽；利用原子層化學(xué)汽相淀積(ALCVD)方法，在300 400°C，在襯底表面淀積厚度為6 IOnm的高介電常數(shù)的HfO2層，作為PMOS器件柵介質(zhì)層；利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積摻雜濃度為I 5X 102°cm_3的P型Poly-SiGe，Ge組分為10 30%，將PMOS器件柵溝槽填滿，再去除掉PMOS器件柵溝槽表面以外的Poly-SiGe和SiO2層作為柵區(qū)，形成PMOS器件； 第十五步、刻蝕出NMOS器件有源區(qū)，利用原子層化學(xué)汽相淀積(ALCVD)方法，在300 4000C，在襯底表面淀積厚度為6 IOnm的高介電常數(shù)的HfO2層，作為NMOS器件柵介質(zhì)層；再淀積一層本征Poly-SiGe，厚度為100 300nm，Ge組分為10 30%，刻蝕NMOS器件柵極；光刻N(yùn)MOS器件有源區(qū)，對(duì)NMOS器件進(jìn)行N型離子注入，形成摻雜濃度為I 5 X IO18cnT3的N型輕摻雜源漏結(jié)構(gòu)(N-LDD);在整個(gè)襯底淀積一厚度為3 5nm的SiO2層，干法刻蝕掉這層SiO2,作為NMOS器件柵極側(cè)墻，形成NMOS器件柵極； 第十六步、在NMOS器件有源區(qū)進(jìn)行N型磷離子注入，自對(duì)準(zhǔn)生成NMOS器件的源區(qū)和漏區(qū)，使源區(qū)和漏區(qū)摻雜濃度達(dá)到I 5X102°cm_3 ； 第十七步、光刻出PMOS器件的源、漏和柵極引線窗口，在整個(gè)襯底上濺射一層金屬鈦(Ti)，合金，自對(duì)準(zhǔn)形成金屬硅化物，清洗表面多余的金屬，形成金屬接觸；用化學(xué)汽相淀積(CVD )方法，在600 800 0C，在襯底上生長SiO2層，光刻引線窗口，濺射金屬，光刻引線，構(gòu)成導(dǎo)電溝道為22 45nm的基于三多晶SiGe HBT的混合晶面應(yīng)變BiCMOS集成器件。
8.根據(jù)權(quán)利要求7所述的制備方法，其特征在于，PMOS器件溝道長度根據(jù)第十一步淀積的N型應(yīng)變Si層層厚度確定，取22 45nm，NMOS器件溝道長度由光刻工藝控制。
9.根據(jù)權(quán)利要求7所述的制備方法，其特征在于，該制備方法中所涉及的最高溫度根據(jù)第四步到第十七步中的化學(xué)汽相淀積(CVD)工藝溫度決定，最高溫度小于等于800°C。
10.根據(jù)權(quán)利要求7所述的制備方法，其特征在于，基區(qū)厚度根據(jù)第四步SiGe的外延層厚度來決定，取20 60nm。
11.一種基于晶面選擇的應(yīng)變BiCMOS集成電路的制備方法，其特征在于，包括如下步驟 步驟1，SOI襯底材料制備的實(shí)現(xiàn)方法為 (Ia)選取N型摻雜濃度為I X IO15CnT3的Si片，晶面為(100)，對(duì)其表面進(jìn)行氧化，氧化層厚度為0. 5 ii m，作為上層基體材料，并在該基體材料中注入氫； (Ib)選取N型摻雜濃度為I X IO15CnT3的Si片，晶面為(110)，對(duì)其表面進(jìn)行氧化，氧化層厚度為0. 5 ii m,作為下層基體材料； (Ic)采用化學(xué)機(jī)械拋光(CMP)工藝，分別對(duì)下層和注入氫后的上層基體材料表面進(jìn)行拋光處理； (Id)將拋光處理后的下層和上層基體材料表面氧化層相對(duì)緊貼，置于超高真空環(huán)境中在350°C溫度下實(shí)現(xiàn)鍵合； (Ie)將鍵合后的基片溫度升高200°C，使上層基體材料在注入的氫處斷裂，對(duì)上層基體材料多余的部分進(jìn)行剝離，保留IOOnm的Si材料，并在該斷裂表面進(jìn)行化學(xué)機(jī)械拋光(CMP)，形成SOI結(jié)構(gòu)； 步驟2，雙極器件有源區(qū)制備的實(shí)現(xiàn)方法為 (2a)在襯底上生長一層厚度為2 ii m的N型外延Si層，作為集電區(qū)，該層摻雜濃度為IXlO1W3 ；(2b)利用化學(xué) 汽相淀積(CVD)的方法，在600°C，在襯底上生長一層厚度為20nm的SiGe層，作為基區(qū)，該層Ge組分為15%，摻雜濃度為5 X IO18CnT3 ； (2c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長一層厚度為IOOnm的N型Si層，作為發(fā)射區(qū)，該層摻雜濃度為IXlO17cnT3 ； 步驟3，集電極淺槽隔離制備的實(shí)現(xiàn)方法為 (5a)用濕法刻蝕掉表面的SiO2和SiN層； (3b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm的SiO2 層； (3c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm的SiN 層； (3d)光刻集電極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為ISOnm的淺槽； (3e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成集電極淺槽隔離； 步驟4，基極淺槽隔離制備的實(shí)現(xiàn)方法為 (4a)用濕法刻蝕掉表面的SiO2和SiN層； (4b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm的SiO2 層； (4c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm的SiN 層； (4d)光刻基極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為105nm的淺槽； (4e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成基極淺槽隔離； 步驟5，SiGe HBT形成的實(shí)現(xiàn)方法為 (5a)用濕法刻蝕掉表面的SiO2和SiN層； (5b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為300nm的SiO2 層； (5c)光刻集電極區(qū)域，對(duì)該區(qū)域進(jìn)行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為I X IO19CnT3,形成集電極； (5d)光刻基極區(qū)域，對(duì)該區(qū)域進(jìn)行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為I X IO19CnT3,形成基極； (5e)對(duì)襯底在950°C溫度下，退火120s，進(jìn)行雜質(zhì)激活，形成SiGe HBT ； (5f)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600°C，淀積一 SiO2層； 步驟6，深槽隔離區(qū)制備的實(shí)現(xiàn)方法為 (6a)在襯底表面熱氧化一層厚度為300nm的SiO2層； (6b)光刻隔離區(qū)域，利用干法刻蝕工藝，在深槽隔離區(qū)域刻蝕出深度為3 的深槽； (6c)利用化學(xué)汽相淀積(CVD)方法，在600°C，在深槽內(nèi)填充SiO2 ； (6d)用化學(xué)機(jī)械拋光(CMP)方法，去除表面多余的氧化層，形成深槽隔離； 步驟7，PMOS器件有源區(qū)制備的實(shí)現(xiàn)方法為 (7a)光刻PMOS器件有源區(qū)，在PMOS器件有源區(qū)，利用干法刻蝕，刻蝕出深度為3. 4 y m的深槽，將氧化層刻透；(7b)利用化學(xué)汽相淀積(CVD)的方法，在6001，在深槽內(nèi)沿(110)晶面生長一層厚度為I. 5 ii m的N型Si緩沖層，摻雜濃度為I X IO15CnT3 ；(7c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在Si緩沖層上生長一層厚度為I. 5 ii m的N型Ge組分梯形分布的SiGe，底部Ge組分為0%，頂部為15%，摻雜濃度為I X IO15CnT3 ；(7d)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在Ge組分梯形分布的SiGe層上生長一層厚度為200nm的P型SiGe層，Ge組分為15 %，摻雜濃度為5 X 1019cnT3，作為PMOS器件的漏區(qū)； (7e)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長厚度為3nm的P型應(yīng)變Si層，摻雜濃度為I X 1018cm_3，作為第一 P型輕摻雜源漏結(jié)構(gòu)(P-LDD)層； (7f)利用化學(xué)汽相淀積(CVD)方法，在600°C，在漏區(qū)上生長一層厚度為22nm的N型 應(yīng)變Si層，摻雜濃度為5X 1016cm_3，作為PMOS器件的溝道； (7g)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長厚度為3nm的P型應(yīng)變Si層，摻雜濃度為I X 1018cm_3，作為第二 P型輕摻雜源漏結(jié)構(gòu)(P-LDD)層； (7h)利用化學(xué)汽相淀積(CVD)方法，在600°C，在應(yīng)變Si層上生長一層厚度為200nm的P型SiGe層，Ge組分為15%，摻雜濃度為5 X 1019cm_3，作為PMOS器件的源區(qū)； 步驟8，NMOS器件有源區(qū)制備的實(shí)現(xiàn)方法為 (8a)光刻N(yùn)MOS器件有源區(qū)，在NMOS器件有源區(qū)，利用干法刻蝕，刻蝕出深度為I. 9 y m的深槽； (8b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在NMOS器件有源區(qū)(100)晶面生長一層厚度為200nm的P型Si緩沖層，摻雜濃度為I X IO15CnT3 ； (8c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在Si緩沖層上生長一層厚度為I. 5 ii m的P型Ge組分梯形分布的SiGe，底部Ge組分為0%，頂部為15%，摻雜濃度為I X IO15CnT3 ；(8d)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在Ge組分梯形分布的SiGe層上生長一層厚度為200nm的P型SiGe層，Ge組分為15%，摻雜濃度為IX IO16cnT3 ； (8e)利用化學(xué)汽相淀積(CVD)方法，在600°C，再生長一層厚度為15nm的P型應(yīng)變Si層，摻雜濃度為5 X 1016cm_3，作為NMOS器件的溝道； 步驟9，PMOS器件漏連接區(qū)制備的實(shí)現(xiàn)方法為 (9a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面連續(xù)淀積一層SiO2和一層SiN ； (9b)刻蝕出PMOS器件漏溝槽窗口，利用干法刻蝕工藝，在PMOS器件漏區(qū)域刻蝕出深度為0. 3 ii m漏溝槽； (9c)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層SiO2，利用干法刻蝕去除平面的SiO2層，只保留PMOS器件漏溝槽側(cè)壁SiO2層，形成PMOS器件漏溝槽側(cè)壁隔離； (9d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積摻雜濃度為I X IO2tlCnT3的P型Poly-SiJf PMOS器件漏溝槽填滿，再去除掉PMOS器件漏溝槽表面以外的Poly-Si，形成漏連接區(qū)； 步驟10，PMOS柵連接區(qū)制備的實(shí)現(xiàn)方法為 (IOa)利用干法刻蝕工藝，在PMOS器件漏柵區(qū)域刻蝕出深度為0. 5 ii m柵溝槽；(IOb)利用原子層化學(xué)汽相淀積(ALCVD)方法，在300°C，在襯底表面淀積厚度為6nm的高介電常數(shù)的HfO2層，作為PMOS器件柵介質(zhì)層； (IOc)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積摻雜濃度為I X IO2tlCnT3的P型Poly-SiGe，Ge組分為10%，將PMOS器件柵溝槽填滿，再去除掉PMOS器件柵溝槽表面以外的Poly-SiGe和SiO2層作為柵區(qū)，形成PMOS器件； 步驟11，NMOS器件制備的實(shí)現(xiàn)方法為 (Ila)刻蝕出NMOS器件有源區(qū)，利用原子層化學(xué)汽相淀積(ALCVD)方法，在300°C，在襯底表面淀積厚度為6nm的高介電常數(shù)的HfO2層，作為NMOS器件柵介質(zhì)層； (Ilb)利用化學(xué)汽相淀積(CVD)方法，在600°C，在柵介質(zhì)層上淀積一層Poly-SiGe，厚度為IOOnm, Ge組分為10% ； (Ilc)刻蝕Poly-SiGe、HfO2層，形成柵極； (Ild)光刻N(yùn)MOS器件有源區(qū)，對(duì)NMOS器件進(jìn)行N型離子注入，形成摻雜濃度為IX IO18CnT3的N型輕摻雜源漏結(jié)構(gòu)(N-LDD)； (lie)利用化學(xué)汽相淀積(CVD)方法，在600°C，在整個(gè)襯底上淀積一厚度為3nm的SiO2層，干法刻蝕掉這層SiO2，保留匪OS器件柵極側(cè)墻，形成NMOS器件柵極； (Ilf )在NMOS器件有源區(qū)進(jìn)行N型磷離子注入，自對(duì)準(zhǔn)生成NMOS器件的源區(qū)和漏區(qū)，使源區(qū)和漏區(qū)摻雜濃度達(dá)到I X IO20Cm-3,形成NMOS器件； 步驟12，構(gòu)成BiCMOS集成電路制備的實(shí)現(xiàn)方法為 (12a)光刻引線窗口 ； (12b)在整個(gè)襯底上濺射一層金屬鈦(Ti)，合金，自對(duì)準(zhǔn)形成金屬硅化物，清洗表面多余的金屬，形成金屬接觸； (12c)濺射金屬，光刻引線，分別形成NMOS器件的源、柵、漏電極和PMOS器件的漏、源、 柵電極，雙極晶體管發(fā)射極、基極、集電極金屬引線，最終構(gòu)成CMOS導(dǎo)電溝道為22nm的基于晶面選擇的應(yīng)變BiCMOS集成器件及電路。
全文摘要
本發(fā)明公開了基于晶面選擇的應(yīng)變BiCMOS集成器件及制備方法，制備SOI襯底，下層基體材料為(110)晶面，上層基體材料為(100)晶面；在襯底表面連續(xù)生長N-Si/P-SiGe/N-Si層，淀積介質(zhì)層，制備集電區(qū)、基區(qū)和發(fā)射區(qū)，形成集電極、基極和發(fā)射極接觸區(qū)，形成SiGe HBT器件，制備深槽隔離；NMOS器件區(qū)域刻蝕出深槽，選擇性生長晶面為(100)的NMOS器件有源區(qū)，制備應(yīng)變Si溝道NMOS器件；在PMOS器件區(qū)域，選擇性生長晶面為(110)的Si外延層，該層上制備壓應(yīng)變Si溝道PMOS器件；構(gòu)成基于晶面選擇的應(yīng)變BiCMOS集成器件及電路。本發(fā)明充分利用張應(yīng)變Si材料電子遷移率高于體Si材料和壓應(yīng)變Si材料空穴遷移率高于體Si材料以及遷移率各向異性的特點(diǎn)，制備出了性能增強(qiáng)的基于晶面選擇的應(yīng)變BiCMOS集成電路。
文檔編號(hào)H01L21/8249GK102751282SQ201210244138
公開日2012年10月24日 申請(qǐng)日期2012年7月16日 優(yōu)先權(quán)日2012年7月16日
發(fā)明者呂懿, 宋建軍, 宣榮喜, 張鶴鳴, 李妤晨, 胡輝勇, 舒斌, 郝躍 申請(qǐng)人:西安電子科技大學(xué)