專利名稱：在工作區(qū)中局部提供嵌埋應(yīng)變誘導(dǎo)半導(dǎo)體材料以調(diào)整形成于同一工作區(qū)中的晶體管的驅(qū) ...的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路，尤其涉及復(fù)雜電路中的場效應(yīng)晶體管的制造，該復(fù)雜電路包括存儲器區(qū)，例如CPU的高速緩沖存儲器(cache memory)。
背景技術(shù)：
集成電路包括依據(jù)特定的電路布局形成于給定芯片面積上的大量電路元件，其中，晶體管元件是該集成電路中的主要半導(dǎo)體元件的其中之一。因此，各晶體管的特性顯著影響該完整集成電路的總體性能。一般而言，目前可實施多種制程技術(shù)，其中，對于例如微處理器、儲存芯片、ASIC(application specific IC ；專用集成電路)等復(fù)雜電路，MOS技術(shù)因其在運行速度和/或功耗和/或成本效益方面的優(yōu)越特性而成為當(dāng)前最有前景的技術(shù)之一。在使用MOS技術(shù)制造復(fù)雜集成電路期間，可在包括結(jié)晶半導(dǎo)體層的基板上形成數(shù)百萬個晶體管，亦即η溝道晶體管和/或P溝道晶體管。MOS晶體管，不論是η溝道晶體管還是 P溝道晶體管，都包括所謂的ρη結(jié)(pn-jimction)，其由高摻雜的源漏區(qū)與位于該源漏區(qū)之間經(jīng)反向摻雜或弱摻雜(inversely or weakly doped)的溝道區(qū)之間的介面形成。該溝道區(qū)的電導(dǎo)率，亦即導(dǎo)電溝道的驅(qū)動電流能力，由形成于該溝道區(qū)上方并通過薄絕緣層與該溝道區(qū)隔離的柵極電極控制。因在該柵極電極施加適當(dāng)?shù)目刂齐妷憾纬蓪?dǎo)電溝道時，該溝道區(qū)的電導(dǎo)率取決于摻雜濃度、多數(shù)載流子的遷移率以及-朝該溝道區(qū)沿晶體管寬度方向的給定延伸程度-源漏區(qū)之間的距離，亦稱為溝道長度。因此，結(jié)合在該柵極電極上施加該控制電壓而在該絕緣層下方快速形成導(dǎo)電溝道的能力，該溝道區(qū)的電導(dǎo)率實質(zhì)上決定該 MOS晶體管的性能。因此，后者使得溝道長度縮減-以及因此而產(chǎn)生溝道電阻率的降低-從而成為增加集成電路運行速度的主要設(shè)計標準。另一方面，MOS晶體管的驅(qū)動電流能力還取決于晶體管寬度，亦即晶體管垂直于電流流動方向的延伸程度，因此，柵極長度和溝道長度以及晶體管寬度是主要的幾何參數(shù)，其實質(zhì)上決定總體的晶體管特性以及“晶體管內(nèi)部的”參數(shù)例如總體載流子遷移率、閾值電壓，亦即在對柵極電極施加控制信號時在柵極絕緣層下方形成導(dǎo)電溝道的電壓等?；趫鲂?yīng)晶體管，例如η溝道晶體管和/或P溝道晶體管，可創(chuàng)建更多的復(fù)雜電路元件，這取決于總體的電路布局。例如，寄存器、靜態(tài)RAM (random access memory ；隨機存取存儲器)形式的儲存元件是復(fù)雜邏輯電路的重要組成部分。例如，在復(fù)雜CPU內(nèi)核運行期間需要臨時儲存和檢索大量的數(shù)據(jù)，其中，儲存元件的運行速度和容量顯著影響CPU的總體性能。依據(jù)復(fù)雜集成電路中使用的存儲器階層架構(gòu)，可使用不同類型的存儲器元件。例如，寄存器和靜態(tài)RAM單元因其優(yōu)越的訪問時間而通常用于CPU內(nèi)核中，而與寄存器或靜態(tài)RAM單元相比， 動態(tài)RAM元件因增加了位密度而優(yōu)先用作工作存儲器。通常，動態(tài)RAM單元包括儲存電容和單個晶體管，不過，其中需要復(fù)雜存儲器管理系統(tǒng)以周期性刷新該儲存電容中儲存的電荷， 否則該電荷可因不可避免的漏電流而丟失。盡管動態(tài)RAM器件可具有很高的位密度，但必須結(jié)合周期性的刷新脈沖向儲存電容充放電荷，從而使該些器件在速度和功耗方面的效率低于靜態(tài)RAM單元。因此，靜態(tài)RAM單元適合用作具有較高功耗的高速存儲器，但因此需要多個晶體管元件以便能夠可靠地儲存信息位。圖Ia顯示靜態(tài)RAM單元150的電路示意圖，該單元150的組態(tài)是當(dāng)今集成電路中常用的組態(tài)。單元150包括儲存元件151，其包括兩個反向耦接的反相器15h、152b， 每個反相器包括一對晶體管100b、100c。例如，在CMOS器件中，晶體管100b、IOOc分別代表η溝道晶體管和ρ溝道晶體管，而在其他情況下，晶體管IOOb和IOOc可使用相同導(dǎo)電類型的晶體管，例如η溝道晶體管。圖Ia的右側(cè)顯示上半部分晶體管IOOc為η溝道晶體管時的相應(yīng)布置。而且，通?？商峁┩ǖ谰w管(pass transistor)或通柵晶體管(pass gate transistor) 100a,以連接位單元151進行讀寫操作，在此期間通道晶體管(pass transistor) 100a可將位單元151與相應(yīng)的位線(未圖示)連接，而通道晶體管IOOb的柵極電極代表存儲器單元150的字線。因此，如圖Ia所示，需要六個晶體管儲存一位信息，從而提供降低的位密度以利于存儲器單元150較高的運行速度，如前所述。依據(jù)總體的設(shè)計方案，存儲器單元150可要求各晶體管元件100a. . . IOOd在驅(qū)動電流能力方面具有不同的特性，以在讀寫操作期間提供可靠的操作行為。例如，在許多設(shè)計方案中，該些晶體管元件具有最小晶體管長度，其中，可選擇使晶體管IOOb(亦即下拉晶體管(pull-down transistor))的驅(qū)動電流能力顯著高于通道晶體管100a的驅(qū)動電流能力。在該些晶體管元件具有特定的最小晶體管長度的情況下，可通過適當(dāng)調(diào)整各晶體管的寬度尺寸而使該些晶體管具有顯著較高的驅(qū)動電流能力。圖Ib顯示呈半導(dǎo)體器件形式的硬件組態(tài)的一部分存儲器單元150的頂視圖。如圖所示，器件150包括硅基半導(dǎo)體層102，其中定義工作區(qū)103，例如通過提供橫向封閉工作區(qū)103的隔離結(jié)構(gòu)104定義，從而定義晶體管IOOaUOOb的幾何形狀和尺寸。如圖所示，由于晶體管IOOaUOOb具有相同的導(dǎo)電類型并經(jīng)由同一節(jié)點，例如圖Ia中所示的節(jié)點153a、 153b，而連接，因此晶體管IOOaUOOb可形成于同一工作區(qū)103之中及上方。如前所述，晶體管100a、100b，亦即通道晶體管和下拉晶體管，可具有大體相同的長度，以使各柵極電極 106具有大體相同的長度1061，而下拉晶體管100b的晶體管寬度10 可大于通道晶體管 100a的晶體管寬度103a，以使該些晶體管具有不同的電流能力。圖Ic顯示沿圖Ib的線C的剖視圖。如圖所示，器件150包括基板101，其通常可為硅基板，如考慮SOI (silicon on insulator ；絕緣體上硅)的話還可結(jié)合嵌埋絕緣層(未圖示)。在基板101以及可能具有的嵌埋絕緣層上方可提供硅層形式的半導(dǎo)體層102，其中， 可依據(jù)期望的形狀形成隔離結(jié)構(gòu)104，以便依據(jù)圖Ib所示的組態(tài)定義工作區(qū)103。亦即，工作區(qū)103在晶體管100b中的寬度為10北，在晶體管100a中的寬度為103a。在此方面，將半導(dǎo)體工作區(qū)理解為具有適當(dāng)摻雜濃度和分布的半導(dǎo)體區(qū)，以在該工作區(qū)之中及上方形成一個或多個具有相同導(dǎo)電類型的晶體管元件。例如，當(dāng)晶體管100a、100b代表η溝道晶體管時，若半導(dǎo)體層102向下延伸達到的深度顯著大于晶體管IOOaUOOb的深度尺寸，則工作區(qū) 103可由ρ型輕摻雜半導(dǎo)體材料(例如ρ阱)構(gòu)成。類似地，當(dāng)晶體管IOOaUOOb代表ρ溝道晶體管時，工作區(qū)103基本為η摻雜區(qū)。另外，在圖Ic所示的制造階段中，晶體管100a、 100b可包括柵極電極106，其例如由多晶硅材料構(gòu)成，通過柵極絕緣層108與溝道區(qū)109隔離。而且，依據(jù)總體制程方案，可在柵極電極106的側(cè)壁上形成側(cè)間隙壁結(jié)構(gòu)107。另外，源漏區(qū)110可形成于工作區(qū)103中并連接晶體管100a、100b。通常，可在柵極電極106以及源漏區(qū)110的上半部分中提供金屬硅化物區(qū)111，以降低該些區(qū)域的接觸電阻。器件150通?；谙率鲋瞥绦纬伞Ｊ紫?，蝕刻形成深入至半導(dǎo)體層102內(nèi)一定深度的開孔，如提供嵌埋絕緣層的話，該開孔甚至可延伸至該嵌埋絕緣層，從而形成隔離結(jié)構(gòu)104，例如淺溝槽隔離。隨后，執(zhí)行沉積和氧化制程以及隨后的平坦化制程例如 CMP(chemical mechanical polishing ；化學(xué)機械拋光)制程等，以使用絕緣材料填充該相應(yīng)開孔。在隔離結(jié)構(gòu)104的制程序列期間，須使用先進的光刻技術(shù)以形成相應(yīng)的蝕刻掩膜， 其大致對應(yīng)工作區(qū)103的形狀，工作區(qū)103的形狀要求定義較淺的溝槽，以獲得期望的具有降低寬度103a的晶體管100a。隨后，執(zhí)行各注入序列以在工作區(qū)103中提供基本摻雜，該注入序列還可包括復(fù)雜注入技術(shù)以弓I入摻雜從而定義溝道摻雜等。接著，沉積、氧化適當(dāng)?shù)臇艠O絕緣層材料，隨后沉積適當(dāng)?shù)臇艠O電極材料(例如多晶硅)，從而形成柵極絕緣層108 和柵極電極106。隨后，使用先進的光刻技術(shù)和蝕刻技術(shù)圖案化材料層，在該過程中可調(diào)整柵極電極106的實際長度1061，從而以極先進的制程技術(shù)形成約50納米及以下的柵極長度。接著，注入適當(dāng)?shù)膿诫s種類以形成源漏區(qū)110的一部分，隨后形成間隙壁結(jié)構(gòu)107或至少其中一部分，接著執(zhí)行注入制程以定義深層源漏區(qū)，其中，如源漏區(qū)110中需要復(fù)雜的橫向濃度分布，則可基于額外的間隙壁結(jié)構(gòu)重復(fù)相應(yīng)的注入序列。接著，可執(zhí)行適當(dāng)?shù)耐嘶鹬瞥?，以便重新結(jié)晶工作區(qū)103中由注入引起的損傷，并激活源漏區(qū)110中的摻雜種類。應(yīng)當(dāng)了解，對于在上述定義范圍內(nèi)縮減的柵極長度，工作區(qū)103的復(fù)雜幾何組態(tài)可導(dǎo)致例如沉積和蝕刻間隙壁材料以形成側(cè)間隙壁107期間的制程不均勻性。通常，為形成側(cè)間隙壁結(jié)構(gòu)107，可先沉積適當(dāng)?shù)牟牧侠缍趸枰r里(未圖示)，接著沉積氮化硅材料，隨后基于廣為接受的非等向性蝕刻配方相對該二氧化硅襯里選擇性蝕刻該氮化硅材料。不過，在圖 Ib所示的區(qū)域112中可觀察到不規(guī)則性，由于前面執(zhí)行的光刻制程(例如圖案化柵極電極 106等的光刻制程)期間形成的不均勻性，該不規(guī)則性進一步增加。因此，區(qū)域112顯著影響器件150的后續(xù)制程，其可最終導(dǎo)致晶體管IOOb以及總體存儲器單元150發(fā)生不可預(yù)期的行為。例如，在進一步的處理期間，為形成金屬硅化物區(qū)111，可沉積例如鎳、鈷等難熔金屬，接著對其處理以與下方的硅材料反應(yīng)，其中，隔離結(jié)構(gòu)103和間隙壁結(jié)構(gòu)107通?？纱笾伦柚垢邔?dǎo)電金屬硅化物的形成。但是，由于前面產(chǎn)生的不規(guī)則性，可能形成漏電路徑甚至短路，從而對晶體管IOOb的最終驅(qū)動電流能力帶來負面影響，導(dǎo)致存儲器單元150運行的穩(wěn)定性和可靠性降低，從而對包括靜態(tài)RAM區(qū)的復(fù)雜半導(dǎo)體器件造成嚴重的產(chǎn)量損失。鑒于上述情況，本發(fā)明涉及方法及半導(dǎo)體器件，其中可避免或至少減輕上述一個或多個問題。

發(fā)明內(nèi)容
一般而言，本發(fā)明涉及方法及半導(dǎo)體器件，其中，形成于同一工作區(qū)中及上方的晶體管元件的驅(qū)動電流能力可基于形成于各該晶體管的溝道區(qū)中的不同應(yīng)變水平進行調(diào)整， 其中，該不同的應(yīng)變水平通過局部嵌埋半導(dǎo)體合金實現(xiàn)，從而簡化該工作區(qū)的總體幾何。在某些實施例中，該工作區(qū)大致呈矩形組態(tài)，以使各晶體管元件具有大致相同的晶體管寬度， 同時提供顯著不同的驅(qū)動電流能力。例如，在某些實施方式中，可調(diào)整存儲器單元中晶體管元件的驅(qū)動電流能力，以獲得存儲器單元穩(wěn)定運行所需的不同晶體管特性，同時保證總體晶體管幾何較傳統(tǒng)靜態(tài)RAM單元簡單。為使同一工作區(qū)內(nèi)的晶體管具有不同的應(yīng)變水平以及驅(qū)動電流，可在該工作區(qū)內(nèi)以局部限制的方式提供嵌埋半導(dǎo)體合金，例如硅/鍺、硅/鍺 /錫、硅/錫、硅/碳等，以使該些晶體管的各溝道區(qū)中獲得不同的應(yīng)變水平。例如，提供硅 /鍺材料，使其空間上限于需要較低驅(qū)動電流能力的η溝道晶體管元件可增加壓縮應(yīng)變水平，而另一方面，在該工作區(qū)中及上方形成的另一 η溝道晶體管受到的影響很小，從而得以保持較高的載流子遷移率及驅(qū)動電流。在其他情況下，可以空間上限制的方式提供適當(dāng)?shù)那堵癜雽?dǎo)體合金以增強一個或多個晶體管的驅(qū)動電流，而在需要較低驅(qū)動電流的其他晶體管附近則不形成該相應(yīng)半導(dǎo)體合金，或者形成半導(dǎo)體合金以進一步降低該些晶體管的驅(qū)動電流能力。因此，基于空間上限制的嵌埋半導(dǎo)體合金，可在硅基工作區(qū)中生成適當(dāng)?shù)膽?yīng)變水平，從而降低產(chǎn)量損失，該產(chǎn)量損失常見于由復(fù)雜半導(dǎo)體器件構(gòu)成的靜態(tài)RAM單元中，該復(fù)雜半導(dǎo)體器件所包括的晶體管具有約50納米及以下的柵極長度。這里所揭露的一種方法包括在形成于半導(dǎo)體器件之基板上方的工作區(qū)中及上方形成第一晶體管，其中該第一晶體管具有第一導(dǎo)電類型。該方法還包括在該工作區(qū)之中及上方形成第二晶體管，其中，該第二晶體管具有該第一導(dǎo)電類型。最后，該方法包括在該第一晶體管和/或該第二晶體管中提供第一嵌埋半導(dǎo)體合金和/或第二嵌埋半導(dǎo)體合金，以調(diào)整該第一晶體管和該第二晶體管之驅(qū)動電流能力的比例，從而在該第一晶體管的第一溝道區(qū)和該第二晶體管的第二溝道區(qū)中誘發(fā)不同的應(yīng)變水平。這里所揭露的另一實施例包括在半導(dǎo)體器件的半導(dǎo)體層中形成工作區(qū)，其中，該工作區(qū)具有基本恒定的寬度。該方法還包括在該工作區(qū)上方形成第一柵極電極結(jié)構(gòu)，以定義第一溝道區(qū)。而且，在該工作區(qū)上方形成第二柵極電極結(jié)構(gòu)，以定義第二溝道區(qū)。最后， 該方法包括在該工作區(qū)中形成嵌埋半導(dǎo)體合金，以在該第一溝道區(qū)和該第二溝道區(qū)中誘發(fā)不同的應(yīng)變水平。這里所揭露的一種半導(dǎo)體器件包括形成于基板上方的半導(dǎo)體工作區(qū)以及形成于該半導(dǎo)體工作區(qū)中及上方的第一晶體管，其中，該第一晶體管包括具有第一應(yīng)變水平的第一溝道區(qū)。該半導(dǎo)體器件還包括形成于該半導(dǎo)體工作區(qū)中及上方的第二晶體管，其中，該第二晶體管包括具有第二應(yīng)變水平的第二溝道區(qū)，該第二應(yīng)變水平不同于該第一應(yīng)變水平， 其中該第一應(yīng)變水平和/或該第二應(yīng)變水平受局部嵌埋于該半導(dǎo)體工作區(qū)中的應(yīng)變誘導(dǎo)半導(dǎo)體合金的影響。


本發(fā)明的其他實施例由所附的權(quán)利要求書定義，并藉由下面參照附圖所作的詳細說明變得更加清楚。圖Ia顯示傳統(tǒng)靜態(tài)RAM單元的電路示意圖，該靜態(tài)RAM單元包括兩個反相器以及各自的通道晶體管。圖Ib顯示圖Ia的存儲器單元的頂視圖，其中，依據(jù)現(xiàn)有技術(shù)提供不同寬度的下拉晶體管和通道晶體管以調(diào)整驅(qū)動電流能力的比例。圖Ic顯示依據(jù)現(xiàn)有技術(shù)在圖Ib中所示的晶體管的剖視圖。圖加顯示依據(jù)本發(fā)明實施例的部分工作區(qū)的頂視圖，在該部分工作區(qū)中及上方形成具有相同導(dǎo)電類型和基本相同的晶體管長度的晶體管，通過嵌埋半導(dǎo)體合金形成不同的應(yīng)變水平，可基于基本相同的晶體管寬度獲得不同的驅(qū)動電流能力。
圖2b至加顯示依據(jù)本發(fā)明實施例各制造階段中包括具有不同驅(qū)動電流之兩晶體管的部分工作區(qū)的剖視圖，在各該制造階段中局部提供嵌埋半導(dǎo)體合金以使該些晶體管獲得不同的應(yīng)變水平以及驅(qū)動電流。圖2f至池顯示依據(jù)本發(fā)明另一些實施例在同一工作區(qū)中通過一種或多種嵌埋半導(dǎo)體合金產(chǎn)生不同應(yīng)變水平的半導(dǎo)體器件之各種變化的頂視圖。圖2i顯示依據(jù)本發(fā)明另一些實施例的半導(dǎo)體器件的剖視圖，其中，通過嵌埋的半導(dǎo)體合金及相關(guān)的局部性應(yīng)變松弛實現(xiàn)不同的應(yīng)變水平。圖2j顯示依據(jù)本發(fā)明另一些實施例的半導(dǎo)體器件的頂視圖，其中，可在同一工作區(qū)中及上方提供兩個以上的晶體管，以基于局部提供的嵌埋半導(dǎo)體合金為至少兩個不同的晶體管類型提供不同的應(yīng)變水平。圖業(yè)顯示依據(jù)本發(fā)明另一些實施例包括額外應(yīng)變誘導(dǎo)機制的半導(dǎo)體器件，該應(yīng)變誘導(dǎo)機制由形成于晶體管上方的應(yīng)力介電材料構(gòu)成，該些晶體管位于同一工作區(qū)中及上方。
具體實施例方式盡管本發(fā)明藉由參照下面的詳細說明以及附圖所描述之實施例來說明，但應(yīng)當(dāng)理解，該詳細說明及附圖并非意圖將發(fā)明限于這里所揭露的特定實施例。相反，所述實施例僅示例本發(fā)明的各種實施方式，本發(fā)明的范圍由所附權(quán)利要求書定義。一般而言，本發(fā)明涉及方法及半導(dǎo)體器件，其中，基于局部限制的嵌埋半導(dǎo)體合金在半導(dǎo)體工作區(qū)中形成不同的應(yīng)變水平，可對形成于同一工作區(qū)中的晶體管元件的驅(qū)動電流能力進行選擇性調(diào)整，其中，在某些實施方式中，該工作區(qū)中晶體管寬度基本相同，以提供簡化的總體幾何，從而降低例如由復(fù)雜半導(dǎo)體器件構(gòu)成的靜態(tài)RAM單元中的產(chǎn)量損失， 該復(fù)雜半導(dǎo)體器件所包括的晶體管具有約50納米及以下的柵極長度。眾所周知，半導(dǎo)體材料中的應(yīng)變可顯著影響載流子遷移率，其適合針對相同的晶體管組態(tài)設(shè)計晶體管的總體驅(qū)動電流能力。例如，在具有標準晶體組態(tài)的硅基結(jié)晶工作區(qū)中，亦即晶體管長度方向沿 <110>晶軸或等效軸的<100>表面晶向，沿該晶體管長度方向的單軸拉伸應(yīng)變分量的形成可導(dǎo)致電子遷移率的顯著增加，從而能夠增強η溝道晶體管的驅(qū)動電流。另一方面，沿該晶體管長度方向的單軸壓縮應(yīng)變分量可增加空穴的遷移率并降低電子遷移率，從而能夠降低 η溝道晶體管的驅(qū)動電流能力或增加ρ溝道晶體管的驅(qū)動電流。因此，籍由在相應(yīng)晶體管元件的溝道區(qū)中局部提供各應(yīng)變條件，可針對類似或基本相同的晶體管組態(tài)，例如類似或基本相同的晶體管寬度和長度，實現(xiàn)驅(qū)動電流能力的顯著調(diào)整。因此，如前所述，可在例如靜態(tài)RAM單元中使用復(fù)雜度降低的工作區(qū)的總體幾何組態(tài)，同時提供有效的方案以基于嵌埋半導(dǎo)體合金調(diào)整驅(qū)動電流能力的比例，其中，可在該工作區(qū)中以局部限制的方式基于廣為接受的選擇性外延生長技術(shù)形成該嵌埋半導(dǎo)體合金，從而降低產(chǎn)量損失概率，該產(chǎn)量損失常見于相應(yīng)晶體管寬度尺寸具有顯著變化的傳統(tǒng)RAM單元中。應(yīng)當(dāng)了解，這里所揭露的原理適合應(yīng)用于晶體管元件的柵極長度為50納米及以下的半導(dǎo)體器件，因為在該些情況下，對于形成于工作區(qū)中具有不同寬度尺寸的晶體管元件可觀察到嚴重產(chǎn)量損失。不過，本揭露還可應(yīng)用于任意器件架構(gòu)，而不論相應(yīng)的關(guān)鍵尺寸，因此本揭露不限于特定的晶體管尺寸，除非在所附權(quán)利要求書或說明書中特別指出這
9樣的限制。下面參照圖加至業(yè)詳細描述實施例，其中還可適當(dāng)參照圖Ia至lc。圖加顯示半導(dǎo)體器件250的頂視圖，在一實施例中，半導(dǎo)體器件250可代表部分集成電路，其中，至少在一些器件區(qū)中，將在單個半導(dǎo)體工作區(qū)之中及上方形成具有相同導(dǎo)電類型的晶體管元件。在一實施例中，半導(dǎo)體器件250可代表具有參照圖Ia所述電性組態(tài)的靜態(tài)RAM單元的其中一部分。半導(dǎo)體器件250可包括基板(未圖示)，在該基板上方形成半導(dǎo)體層(未圖示)，其中，由例如二氧化硅、氮化硅等適當(dāng)絕緣材料組成的隔離結(jié)構(gòu)204 可定義半導(dǎo)體區(qū)203。如前所述，工作區(qū)可理解為沒有中間隔離結(jié)構(gòu)的連續(xù)半導(dǎo)體區(qū)，在其中及上方將形成具有相同導(dǎo)電類型的兩個或更多晶體管元件。如圖所示，工作區(qū)203可包括第一晶體管200a和第二晶體管200b，該兩晶體管代表具有相同導(dǎo)電類型的晶體管，例如 η溝道晶體管或ρ溝道晶體管。不過，器件250的總體組態(tài)要求該兩晶體管具有不同的驅(qū)動電流能力。在一實施例中，第一晶體管200a可代表靜態(tài)RAM單元的通道晶體管，而第二晶體管200b可代表下拉晶體管，其經(jīng)由同一工作區(qū)203與通道晶體管200a連接。在一實施例中，工作區(qū)203具有寬度尺寸203a，對于第一晶體管200a和第二晶體管200b，該寬度尺寸基本一致。亦即，除任意制程變更外，第一晶體管和第二晶體管200a、200b可具有相同的寬度203a。在其他實施例中，第一晶體管和第二晶體管200a、200b的寬度203a可稍有不同，然而，在較不顯著的程度下，如圖Ib的傳統(tǒng)靜態(tài)RAM單元所示，但該傳統(tǒng)RAM單元中為下拉晶體管和通道晶體管提供明顯不同的晶體管寬度以實現(xiàn)顯著不同的驅(qū)動電流能力。 依據(jù)這里所揭露的原理，如需要，晶體管寬度203a可具有程度不太顯著的相應(yīng)變化，因為如前所述，可基于嵌埋半導(dǎo)體合金在工作區(qū)203中形成不同的應(yīng)變水平，以使晶體管200a、 200b之間具有顯著不同的驅(qū)動電流能力，從而使具有不太復(fù)雜的幾何的工作區(qū)203與局部設(shè)置的嵌埋半導(dǎo)體合金聯(lián)合提供期望的不同驅(qū)動電流能力。在圖加所示的實施例中，容納第一晶體管和第二晶體管200a、200b的部分工作區(qū)203大致呈矩形組態(tài)，以在光刻、蝕刻及其他制程期間提供有效的制程條件，從而增強總體制程的均勻性，這樣即使半導(dǎo)體器件的關(guān)鍵尺寸為50納米及以下仍可減少產(chǎn)量損失。在所示實施例中，晶體管200a、200b分別包括柵極電極206，在一些實施例中，該柵極的長度 2061為50納米或以下，其中，除制程變化外，各晶體管的長度2061可大致相等。另外，對應(yīng)第一晶體管200a的部分工作區(qū)203可具有第一內(nèi)部應(yīng)變水平220a，而對應(yīng)第二晶體管 200b的部分工作區(qū)203可具有第二內(nèi)部應(yīng)變水平220b，其應(yīng)變類型和/或大小不同于應(yīng)變 200a，其中，可在工作區(qū)203內(nèi)以局部限制的方式提供至少一嵌埋半導(dǎo)體合金，例如硅/鍺、 硅/碳、硅/鍺/錫、硅/錫等，以誘發(fā)應(yīng)變水平220a、220b。亦即，應(yīng)變水平220a、220b可代表相同類型的應(yīng)變，例如拉伸應(yīng)變或壓縮應(yīng)變，但其應(yīng)變量不同。在其他情況下，第一晶體管和第二晶體管200a、200b可具有不同的應(yīng)變類型，亦即壓縮應(yīng)變或拉伸應(yīng)變，同時，如必要的話，該相應(yīng)不同類型的應(yīng)變也可具有不同的應(yīng)變量。因此，如前所述，基于至少一嵌埋半導(dǎo)體合金在工作區(qū)203中局部形成的不同應(yīng)變水平220a、220b可使相應(yīng)溝道區(qū)中形成不同的載流子遷移率，從而使晶體管200a、200b具有不同的驅(qū)動電流能力。圖2b顯示器件250沿圖加的線B的剖視圖。如圖所示，器件250可包括基板201， 在該基板201上方形成半導(dǎo)體層202，在該半導(dǎo)體層202中藉由隔離結(jié)構(gòu)(圖2b未圖示) 例如隔離結(jié)構(gòu)204(參照圖2a)定義工作區(qū)203?；?01與半導(dǎo)體層202聯(lián)合定義塊狀組態(tài)(bulk configuration)，亦即半導(dǎo)體層202可代表基板201的結(jié)晶半導(dǎo)體材料的上半部分。在其他情況下，若在基板201與半導(dǎo)體層202之間提供嵌埋絕緣層(未圖示)，則可提供SOI組態(tài)。應(yīng)當(dāng)了解，如需要，通?？稍谄骷?50的不同器件區(qū)中提供塊狀組態(tài)和SOI 組態(tài)。另外，在所示的制造階段中，晶體管200a、200b可包括柵極電極206，其通過柵極絕緣層208與溝道區(qū)209隔離。另外，可使用例如氮化硅、二氧化硅等介電材料包覆柵極電極 206，以在例如鄰近第一晶體管200a的柵極電極206形成開口 203c之蝕刻制程期間保護柵極電極206。為此目的，第一晶體管200a可包括間隙壁元件207以及覆蓋層205。另一方面，第二晶體管200b和相應(yīng)的部分工作區(qū)203可由間隙壁層207a覆蓋。因此，通過間隙壁層207a，可調(diào)整工作區(qū)203的覆蓋程度以及形成開口 203c的相應(yīng)蝕刻制程期間所保護的區(qū)域。類似地，通過選擇間隙壁207的適當(dāng)寬度207w，可調(diào)整開口 203c與相鄰的第一晶體管 200a的溝道區(qū)209的橫向距離，其中，還可考慮相應(yīng)的蝕刻特性，例如各向同性蝕刻行為的程度等。類似地，可依據(jù)第一晶體管200a的期望應(yīng)變水平選擇深度203d。形成半導(dǎo)體器件250的典型制程流程可包括下述制程。首先，與前面參照器件150 所述類似，基于光刻、蝕刻、沉積和平坦化技術(shù)形成隔離結(jié)構(gòu)204(參照圖加)以定義工作區(qū)203，其中，與傳統(tǒng)器件相比，工作區(qū)203的幾何組態(tài)具有較低的復(fù)雜性，從而抑制后續(xù)制造階段中與制程相關(guān)的不均勻性。隨后，如前所述，可形成適當(dāng)?shù)幕緭诫s濃度，并依據(jù)廣為接受的制程技術(shù)形成柵極絕緣層208和柵極電極206。在形成柵極電極206期間，還可提供例如由氮化硅材料構(gòu)成的覆蓋層205。隨后，可籍由熱活化式CVD(chemical vapour deposition ；化學(xué)氣相沉積)沉積具有期望厚度的間隙壁層207a，該厚度可大致對應(yīng)間隙壁207的寬度207w。接著，使用光刻和非等向性蝕刻技術(shù)圖案化間隙壁層207a，以提供如圖所示的層207a和間隙壁元件207。隨后，當(dāng)執(zhí)行后續(xù)蝕刻制程以形成開口 203c時，可移除或不移除圖案化層207a所使用的相應(yīng)抗蝕劑掩模，其中，可針對由凹槽203c內(nèi)的半導(dǎo)體合金誘發(fā)的特定期望應(yīng)變水平調(diào)整參數(shù)207w和203d。應(yīng)當(dāng)了解，如果還將在其他器件區(qū)例如速度臨界器件區(qū)中形成相應(yīng)的開口 203，則可使用同一制造序列，其中，可適當(dāng)設(shè)定相應(yīng)的參數(shù)207w和203d，以滿足晶體管200a和相應(yīng)速度臨界器件的要求。圖2c顯示下一制造階段中的半導(dǎo)體器件250，其中，可基于廣為接受的沉積配方執(zhí)行選擇性外延生長制程210，以在凹槽203c內(nèi)形成半導(dǎo)體合金211。例如，若晶體管200a 代表通道晶體管，其要求驅(qū)動電流能力低于晶體管200b，如前所述，晶體管200b代表存儲器單元的下拉晶體管，則可提供由任意適當(dāng)材料組成的嵌埋半導(dǎo)體合金211，以在溝道區(qū) 209中誘發(fā)應(yīng)變分量，從而降低該溝道區(qū)中的載流子遷移率。例如，如果晶體管200a、200b 代表η溝道晶體管，則可提供硅/鍺合金、硅/錫合金、硅/鍺/錫合金等形式的半導(dǎo)體合金 211，與硅相比，其具有較大的自然晶格常數(shù)，因而以壓縮應(yīng)變狀態(tài)生長，從而在晶體管200a 中提供單軸壓縮應(yīng)變分量。在其他情況下，當(dāng)晶體管200a、200b代表η溝道晶體管時，若晶體管200a要求驅(qū)動能力高于晶體管200b，則可提供例如硅/碳形式的材料211，以提供拉伸應(yīng)變分量。另一方面，若考慮P溝道晶體管，則可針對上述情形提供相反的材料組成。圖2d顯示依據(jù)另一些實施例的半導(dǎo)體器件250，其中，可在第二晶體管200b附近以空間上限制的方式設(shè)置第二嵌埋半導(dǎo)體合金211b，以在相鄰的晶體管200b的溝道區(qū)209 中誘發(fā)適當(dāng)類型的應(yīng)變。為此目的，適當(dāng)?shù)难谀せ蜷g隙壁層21 可覆蓋第一晶體管200a和相應(yīng)的部分工作區(qū)203，同時間隙壁元件212可結(jié)合覆蓋層205保護第二晶體管200b的柵極電極206。因此，可針對第二晶體管200b在工作區(qū)203中蝕刻相應(yīng)的開口，隨后可基于廣為接受的沉積技術(shù)執(zhí)行選擇性外延生長制程以形成嵌埋半導(dǎo)體合金211b。例如，合金211b 可在晶體管200b中誘發(fā)應(yīng)變以增強載流子遷移率。當(dāng)晶體管200b為η溝道晶體管時，合金211b可基于硅/碳合金實現(xiàn)。因此，可基于兩種不同的嵌埋半導(dǎo)體合金211a、211b進一步增強第一晶體管200a和第二晶體管200b的應(yīng)變水平的不同。圖2e顯示依據(jù)另一些實施例的半導(dǎo)體器件250，其中，可在第二晶體管200b附近以空間上限制的方式形成嵌埋半導(dǎo)體合金，例如半導(dǎo)體合金211b，而第一晶體管200a可不接受任何嵌埋半導(dǎo)體合金，從而將應(yīng)變誘導(dǎo)機制大致限制于第二晶體管200b。圖2f顯示器件250的頂視圖，其中，第一晶體管200a可包括嵌埋半導(dǎo)體合金 211a(參照圖2c)，以提供大致限制于晶體管200a的壓縮應(yīng)變水平，其對第二晶體管200b 有極小的影響。出于方便，可將對應(yīng)第二晶體管200b的工作區(qū)203中的局部應(yīng)變水平標示為“中性”，其中，應(yīng)當(dāng)了解，嵌埋半導(dǎo)體合金211仍可對第二晶體管200b造成一定程度的影響。因此，對于η溝道晶體管，材料211a的壓縮應(yīng)變分量可降低第一晶體管200a的驅(qū)動電流能力，同時使第二晶體管200b大致保持期望的較高驅(qū)動電流能力，如靜態(tài)RAM單元所需者，此時晶體管200a、200b分別代表通道晶體管和下拉晶體管時。圖2g顯示依據(jù)本發(fā)明另一些實施例的半導(dǎo)體器件250，該實施例類似參照圖2d所述的實施例。亦即，第一晶體管200a可包括局部限制的嵌埋半導(dǎo)體材料200a以提供壓縮應(yīng)變，同時第二晶體管200b可包括空間上限制的半導(dǎo)體合金211b以提供拉伸應(yīng)變分量。因此，對于η溝道晶體管，晶體管200a可具有降低的驅(qū)動電流，而拉伸應(yīng)變可增加第二晶體管 200b的驅(qū)動電流，從而使晶體管200a、200b的總體驅(qū)動電流能力顯著不同。圖池顯示依據(jù)圖2e所示的實施例的半導(dǎo)體器件250的頂視圖。因此，第二晶體管200b可包括嵌埋半導(dǎo)體合金211b，而第一晶體管200a大致為如前面所定義的“中性”。因此，以局部限制的方式提供至少一嵌埋半導(dǎo)體合金可在連續(xù)工作區(qū)(例如工作區(qū)20 內(nèi)實現(xiàn)有效“圖案化”的驅(qū)動電路能力，從而有可能在靜態(tài)RAM單元中使用簡化幾何組態(tài)的工作區(qū)。應(yīng)當(dāng)了解，對于P溝道晶體管，為實現(xiàn)工作區(qū)203內(nèi)驅(qū)動電流能力的相應(yīng)調(diào)整，可在需要增加驅(qū)動電流能力的晶體管中提供壓縮應(yīng)變誘導(dǎo)半導(dǎo)體合金和/或在需要降低驅(qū)動電流能力的晶體管中提供拉伸應(yīng)變誘導(dǎo)半導(dǎo)體合金。圖2i顯示依據(jù)本發(fā)明另一些實施例的半導(dǎo)體器件250，其中，可在兩個或更多晶體管例如晶體管200a、200b附近形成局部限制而程度不太顯著的嵌埋半導(dǎo)體合金例如合金211a，其中，通過松弛注入制程213實現(xiàn)各應(yīng)變水平的局部圖案化。為此目的，可使用如前面參照圖2b和2c所述的制程序列，不過，其中，可針對兩晶體管200a、200b形成相應(yīng)的開口。隨后，可針對兩晶體管執(zhí)行選擇性外延生長制程，以提供半導(dǎo)體合金211a。應(yīng)當(dāng)了解， 工作區(qū)203內(nèi)較一致的表面形貌(topography)可增強蝕刻制程及隨后的選擇性外延生長制程期間的制程均勻性。接著，可基于廣為接受的光刻技術(shù)形成抗蝕劑掩膜214，其中，掩膜 214可暴露第二晶體管200b附近的期望部分，該第二晶體管200b中可能不需要半導(dǎo)體合金 211a誘發(fā)的應(yīng)變水平。隨后，基于例如氙、硅等惰性種類執(zhí)行注入制程213，以形成嚴重的晶體損傷，其可導(dǎo)致內(nèi)在應(yīng)變水平的相應(yīng)降低。因此，第二晶體管200b的溝道區(qū)209內(nèi)的載流子遷移率大致不受半導(dǎo)體合金211a的影響，其中，位于晶體管200b的源漏區(qū)中的合金 211a的修改后的電子特性可增強驅(qū)動電流能力，其還可促進相應(yīng)驅(qū)動電流的顯著不同。因此，移除抗蝕劑掩膜214后，可形成源漏區(qū)，如參照半導(dǎo)體器件150所述，以繼續(xù)后續(xù)處理。應(yīng)當(dāng)了解，在其他情況下，例如提供半導(dǎo)體合金211b時，可使用其他掩膜方案， 以籍由掩膜214暴露第一晶體管200a，從而獲得鄰近第一晶體管200a的松弛半導(dǎo)體合金 211b。對于P溝道晶體管可使用前述的相同標準。亦即，提供單個嵌埋半導(dǎo)體合金并進行后續(xù)局部松弛的概念可應(yīng)用于P溝道晶體管和η溝道晶體管，取決于總體的制程和器件要求。圖2j顯示半導(dǎo)體器件250的頂視圖，半導(dǎo)體器件250可代表典型存儲器單元的其中一部分，其中可在工作區(qū)203附近、之中及上方形成兩個通道晶體管200a以及兩個下拉晶體管200b，該下拉晶體管橫向封閉通道晶體管200a。在該組態(tài)中，可基于上述原理有效調(diào)整驅(qū)動電流能力。例如，如圖所示，如晶體管為η溝道晶體管，對于需要較低驅(qū)動電流能力的通道晶體管200a，可在其中形成例如硅/鍺形成的嵌埋半導(dǎo)體合金211a，以降低載流子遷移率。另一方面，下拉晶體管200b基本不受材料211a的影響，從而提供較高驅(qū)動電流。不過，應(yīng)當(dāng)了解，用以局部圖案化工作區(qū)203中的應(yīng)變水平的上述任何方案都可應(yīng)用于如圖2j所示的器件250中。圖業(yè)顯示依據(jù)本發(fā)明另一些實施例的半導(dǎo)體器件250，其中，除上述應(yīng)變誘導(dǎo)機制外，還可提供至少另一應(yīng)變誘導(dǎo)機制。在所示實施例中，在晶體管200a、200b的至少其中一者上方形成例如氮化硅材料、含氮碳化硅等形式的應(yīng)力誘導(dǎo)介電材料。例如，除嵌埋半導(dǎo)體合金211a外，晶體管200a還可包括壓縮應(yīng)力介電層203a，其可增強晶體管200a中的總體應(yīng)變誘導(dǎo)機制。在其他實施例中，晶體管200b可包括相應(yīng)的應(yīng)力誘導(dǎo)層230b，其可代表基本上為應(yīng)力中性的層，其與層230b相比具有不同類型或大小的應(yīng)力水平。因此，層230a、 230b可提供范圍寬廣的制程邊界，以使電流驅(qū)動能力具有期望的差值。例如，如果必須選擇應(yīng)變誘導(dǎo)參數(shù)，例如應(yīng)變誘導(dǎo)材料211a的深度、組成，亦即與周圍材料的晶格失配程度，與相應(yīng)溝道區(qū)的橫向距離等，以符合其他器件區(qū)中晶體管元件的要求，則層230a、230b可提供另一參數(shù)以調(diào)整驅(qū)動電流能力的總體差別。可基于廣為接受的制程技術(shù)，包括等離子輔助CVD技術(shù)，形成介電層230a、230b， 其中，可選擇適當(dāng)?shù)某练e參數(shù)以沉積具有不同應(yīng)力水平和應(yīng)變類型的材料，例如氮化硅、含氮碳化硅等。另外，如果必須使層230a、230b的其中一者或二者的相應(yīng)內(nèi)部應(yīng)力條件獨立于其他器件區(qū)中的這些層的應(yīng)力特性而專門適應(yīng)晶體管200a、200b，則可執(zhí)行一個或多個應(yīng)力松弛注入，其可基于具有與掩膜方案相關(guān)的氙注入實現(xiàn)。因此，本發(fā)明提供方法及半導(dǎo)體器件，其中，形成于同一工作區(qū)之中及上方的晶體管的驅(qū)動電流能力可基于局部變更的應(yīng)變水平進行調(diào)整，該應(yīng)變水平基于至少一嵌埋半導(dǎo)體合金獲得，從而使總體晶體管組態(tài)的復(fù)雜度降低，同時提供顯著不同的驅(qū)動電流能力。在一些實施例中，靜態(tài)RAM單元的下拉晶體管和通道晶體管可形成于同一工作區(qū)中而無需顯著變更該些晶體管元件的晶體管寬度，因為可基于至少一嵌埋半導(dǎo)體合金提供的應(yīng)變誘導(dǎo)機制有效調(diào)整驅(qū)動電流能力。例如，一個或多個通道晶體管和一個或多個下拉晶體管所在的同一工作區(qū)大致呈矩形組態(tài)，以改善光刻制程和蝕刻制程期間的狀況。在閱讀說明書后，本領(lǐng)域的技術(shù)人員可容易地對本發(fā)明作進一步的修改和變更。 因此，說明書僅為說明性質(zhì)，目的在于教導(dǎo)本領(lǐng)域的技術(shù)人員執(zhí)行本發(fā)明的一般方式。應(yīng)當(dāng)理解，所示方式應(yīng)當(dāng)被視作當(dāng)前的優(yōu)選實施例。
權(quán)利要求
1.一種方法，包括在形成于半導(dǎo)體器件的基板上方的工作區(qū)中及上方形成第一晶體管，該第一晶體管具有第一導(dǎo)電類型；在該工作區(qū)中及上方形成第二晶體管，該第二晶體管具有該第一導(dǎo)電類型；以及在該第一晶體管和該第二晶體管的至少其中一者中提供第一嵌埋半導(dǎo)體合金和第二嵌埋半導(dǎo)體合金的至少其中一者，以調(diào)整該第一晶體管和該第二晶體管的驅(qū)動電流能力的比例，從而在該第一晶體管的第一溝道區(qū)和該第二晶體管的第二溝道區(qū)中誘發(fā)不同的應(yīng)變水平。
2.如權(quán)利要求1所述的方法，其中，調(diào)整該第一晶體管和該第二晶體管的驅(qū)動電流能力的比例包括在該第一晶體管中提供該第一嵌埋半導(dǎo)體合金，其中，該第一嵌埋半導(dǎo)體合金降低該第一溝道區(qū)中的載流子遷移率。
3.如權(quán)利要求2所述的方法，其中，該第一嵌埋半導(dǎo)體合金包括硅、鍺、錫的至少其中一者。
4.如權(quán)利要求1所述的方法，其中，該第一晶體管和該第二晶體管具有基本相同的晶體管寬度。
5.如權(quán)利要求2所述的方法，還包括在該第二晶體管中提供第二嵌埋半導(dǎo)體合金，其中，該第二嵌埋半導(dǎo)體合金增加該第二晶體管的該第二溝道區(qū)中的載流子遷移率。
6.如權(quán)利要求5所述的方法，其中，該第二半導(dǎo)體合金包括碳。
7.如權(quán)利要求1所述的方法，其中，調(diào)整驅(qū)動電流能力的比例包括在該第二溝道區(qū)中提供該第二半導(dǎo)體合金，其中，該第二嵌埋半導(dǎo)體合金增加該第二溝道區(qū)中的載流子遷移率。
8.如權(quán)利要求7所述的方法，其中，該第二嵌埋半導(dǎo)體合金是該工作區(qū)中唯一的嵌埋半導(dǎo)體合金。
9.如權(quán)利要求2所述的方法，其中，該第一嵌埋半導(dǎo)體合金是該工作區(qū)中唯一的嵌埋半導(dǎo)體合金。
10.如權(quán)利要求1所述的方法，其中，提供第一嵌埋半導(dǎo)體合金和第二嵌埋半導(dǎo)體合金的至少其中一者包括在該第一晶體管和該第二晶體管的至少其中一者的源漏區(qū)中形成開口，并使用該第一嵌埋半導(dǎo)體合金和該第二嵌埋半導(dǎo)體合金的至少其中一者填充該開口。
11.如權(quán)利要求10所述的方法，其中，調(diào)整該第一溝道區(qū)和該第二溝道區(qū)中的不同應(yīng)變水平包括調(diào)整該開口的尺寸、該開口相對該第一溝道區(qū)和該第二溝道區(qū)的距離，以及該第一嵌埋半導(dǎo)體合金和該第二嵌埋半導(dǎo)體合金的該至少其中一者的組成的其中一者。
12.如權(quán)利要求1所述的方法，其中，該第一嵌埋半導(dǎo)體合金和該第二嵌埋半導(dǎo)體合金的其中一者形成于該第一晶體管和該第二晶體管中，并且該方法還包括松弛該第一晶體管和該第二晶體管的其中一者中的該第一嵌埋半導(dǎo)體合金和該第二嵌埋半導(dǎo)體合金的該其中一者。
13.如權(quán)利要求1所述的方法，其中，還包括在該第一晶體管和該第二晶體管的至少其中一者上方形成應(yīng)變誘導(dǎo)介電層。
14.如權(quán)利要求13所述的方法，其中，在該第一晶體管上方選擇性形成壓縮應(yīng)變誘導(dǎo)介電層以及在該第一晶體管中形成該第一嵌埋半導(dǎo)體合金以誘發(fā)壓縮應(yīng)變。
15.如權(quán)利要求14所述的方法，其中，在該第二晶體管上方選擇性形成拉伸應(yīng)變誘導(dǎo)介電層。
16.一種方法，包括在半導(dǎo)體器件的半導(dǎo)體層中形成工作區(qū)，該工作區(qū)具有基本恒定的寬度；在該工作區(qū)上方形成第一柵極電極結(jié)構(gòu)以定義第一溝道區(qū)；在該工作區(qū)上方形成第二柵極電極結(jié)構(gòu)以定義第二溝道區(qū)；以及在該工作區(qū)中形成嵌埋半導(dǎo)體合金以在該第一溝道區(qū)和該第二溝道區(qū)中誘發(fā)不同的應(yīng)變水平。
17.如權(quán)利要求16所述的方法，其中，形成該嵌埋半導(dǎo)體合金包括鄰近該第一柵極電極結(jié)構(gòu)選擇性形成壓縮應(yīng)變誘導(dǎo)半導(dǎo)體合金，以在該第一溝道區(qū)中誘發(fā)壓縮應(yīng)變，同時在該第二溝道區(qū)中保持較低的壓縮應(yīng)變水平。
18.如權(quán)利要求16所述的方法，其中，形成該嵌埋半導(dǎo)體合金包括鄰近該第二柵極電極結(jié)構(gòu)選擇性形成拉伸應(yīng)變誘導(dǎo)半導(dǎo)體合金，以在該第二溝道區(qū)中誘發(fā)拉伸應(yīng)變，同時在該第一溝道區(qū)中保持較低的拉伸應(yīng)變水平。
19.如權(quán)利要求16所述的方法，其中，形成該嵌埋半導(dǎo)體合金包括鄰近該第一柵極電極結(jié)構(gòu)選擇性形成壓縮應(yīng)變誘導(dǎo)半導(dǎo)體合金，以在該第一溝道區(qū)中誘發(fā)壓縮應(yīng)變，以及鄰近該第二柵極電極結(jié)構(gòu)選擇性形成拉伸應(yīng)變誘導(dǎo)半導(dǎo)體合金，以在該第二溝道區(qū)中誘發(fā)拉伸應(yīng)變。
20.如權(quán)利要求16所述的方法，還包括在該工作區(qū)上方形成一個或多個額外柵極電極結(jié)構(gòu)。
21.一種半導(dǎo)體器件，包括半導(dǎo)體工作區(qū)，形成于基板上方；第一晶體管，形成于該半導(dǎo)體工作區(qū)中及上方，該第一晶體管包括具有第一應(yīng)變水平的第一溝道區(qū)；以及第二晶體管，形成于該半導(dǎo)體工作區(qū)中及上方，該第二晶體管包括具有第二應(yīng)變水平的第二溝道區(qū)，該第二應(yīng)變水平不同于該第一應(yīng)變水平，該第一應(yīng)變水平和該第二應(yīng)變水平的至少其中一者受局部嵌埋于該半導(dǎo)體工作區(qū)中的應(yīng)變誘導(dǎo)半導(dǎo)體合金的影響。
22.如權(quán)利要求21所述的半導(dǎo)體器件，其中，該第一晶體管和該第二晶體管的晶體管寬度基本相同。
23.如權(quán)利要求21所述的半導(dǎo)體器件，其中，該應(yīng)變誘導(dǎo)半導(dǎo)體合金在空間上限于該第一晶體管，以在該第一溝道區(qū)中誘發(fā)第一類型的應(yīng)變，同時在該第二溝道區(qū)中誘發(fā)的該第一類型的應(yīng)變不太顯著。
24.如權(quán)利要求22所述的半導(dǎo)體器件，其中，該應(yīng)變誘導(dǎo)半導(dǎo)體合金在空間上限于該第二晶體管，以在該第二溝道區(qū)中誘發(fā)第二類型的應(yīng)變，同時在該第一溝道區(qū)中誘發(fā)的該第二類型的應(yīng)變不太顯著，其中，該第二類型的應(yīng)變不同于該第一類型的應(yīng)變。
25.如權(quán)利要求21所述的半導(dǎo)體器件，其中，該第一晶體管和該第二晶體管代表存儲器單元的晶體管，并且其中，該第一晶體管的第一驅(qū)動電流能力低于該第二晶體管的第二驅(qū)動電流能力。
26.如權(quán)利要求25所述的半導(dǎo)體器件，其中，該工作區(qū)包括一個或多個額外晶體管。
27.如權(quán)利要求沈所述的半導(dǎo)體器件，其中，該一個或多個額外晶體管的其中第一者具有與該第一晶體管相同的組態(tài)，而該一個或多個額外晶體管的其中第二者具有與該第二晶體管相同的組態(tài)。
全文摘要
形成于同一工作區(qū)中的下拉晶體管和通道晶體管的驅(qū)動電流能力可基于不同的應(yīng)變水平進行調(diào)整，該不同的應(yīng)變水平通過在該工作區(qū)中提供至少一嵌埋半導(dǎo)體合金實現(xiàn)，以使該工作區(qū)具有簡化的總體幾何組態(tài)。因此，可基于最小溝道長度以及具有簡化組態(tài)的該工作區(qū)形成靜態(tài)RAM單元，從而避免傳統(tǒng)上通過顯著變更晶體管寬度調(diào)整該下拉晶體管和通道晶體管之驅(qū)動電流比例的復(fù)雜器件中常見的嚴重產(chǎn)量損失。
文檔編號H01L21/8244GK102203937SQ200980141963
公開日2011年9月28日 申請日期2009年8月28日 優(yōu)先權(quán)日2008年8月29日
發(fā)明者J·亨治爾, U·格里布諾 申請人:先進微裝置公司