專利名稱：一種閃速存儲(chǔ)器形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體領(lǐng)域，特別涉及一種閃速存儲(chǔ)器的形成方法。
背景技術(shù)：
在目前的半導(dǎo)體產(chǎn)業(yè)中，集成電路產(chǎn)品主要可分為三大類型模擬電路、數(shù)字電路和數(shù)/?；旌想娐?，其中存儲(chǔ)器件是數(shù)字電路中的一個(gè)重要類型。近年來，在存儲(chǔ)器件中， 閃速存儲(chǔ)器(flash memory)的發(fā)展尤為迅速。閃速存儲(chǔ)器的主要特點(diǎn)是在不加電的情況下能長(zhǎng)期保持存儲(chǔ)的信息；且具有集成度高、存取速度快、易于擦除和重寫等優(yōu)點(diǎn)，因而在微機(jī)、自動(dòng)化控制等多項(xiàng)領(lǐng)域得到了廣泛的應(yīng)用。閃速存儲(chǔ)器包括存儲(chǔ)單元和外圍電路，其中，存儲(chǔ)單元用于存儲(chǔ)信息，外圍電路用于控制存儲(chǔ)單元的工作狀態(tài)。圖1為現(xiàn)有的存儲(chǔ)單元的結(jié)構(gòu)示意圖，包括半導(dǎo)體襯底100 ； 位于半導(dǎo)體襯底100表面的源線多晶硅層170 ；依次位于源線多晶硅層170兩側(cè)半導(dǎo)體襯底表面的浮柵氧化層110、浮柵多晶硅層120、控制柵氧化層130、控制柵多晶硅層140 ；隔離所述源線多晶硅層170與浮柵氧化層110、浮柵多晶硅層120、控制柵氧化層130、控制柵多晶硅層140的隔離介質(zhì)層180 ；位于浮柵氧化層110、浮柵多晶硅層120與源線多晶硅層 170背離的側(cè)壁的隧穿氧化層160，所述隧穿氧化層160還位于與所述側(cè)壁近鄰的半導(dǎo)體襯底100的表面；位于所述隧穿氧化層160表面的字線150 ；位于所述字線150背離源線多晶硅層170 —側(cè)的半導(dǎo)體襯底100內(nèi)的漏極101 ；位于與源線多晶硅層170正對(duì)的半導(dǎo)體襯底內(nèi)的源極102。在現(xiàn)有工藝中，閃速存儲(chǔ)器的形成方法一般是先在半導(dǎo)體襯底表面形成所述存儲(chǔ)單元；之后，在同一半導(dǎo)體襯底表面形成所述外圍電路，所述外圍電路包括電阻器。公開號(hào)為CN 1992230A的中國(guó)專利中提供了一種形成電阻器的方法，包括在半導(dǎo)體襯底內(nèi)形成隔離結(jié)構(gòu)；刻蝕所述隔離結(jié)構(gòu)形成凹槽；然后在所述凹槽內(nèi)形成第一多晶硅層；在所述第一多晶硅層表面形成電介質(zhì)層；在所述電介質(zhì)層表面形成第二多晶硅層，并根據(jù)工藝需要刻蝕所述第二多晶硅層；經(jīng)過刻蝕后的第二多晶硅層和第一多晶硅層組成的多晶硅結(jié)構(gòu)構(gòu)成電阻器。但是上述分兩步先后形成閃存單元和電阻器的閃速存儲(chǔ)器形成方法工藝復(fù)雜，效率低。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種閃速存儲(chǔ)器形成方法，以解決現(xiàn)有閃速存儲(chǔ)器形成方法工藝復(fù)雜，效率低的問題。為解決上述問題，本發(fā)明的實(shí)施例提供一種閃速存儲(chǔ)器形成方法，包括形成存儲(chǔ)單元和外圍電路，所述外圍電路包括電阻器，其中，所述存儲(chǔ)單元和電阻器的形成步驟包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括存儲(chǔ)單元區(qū)域和電阻器區(qū)域，所述半導(dǎo)體襯底表面依次形成有第一介質(zhì)層和第一多晶硅層；
在所述半導(dǎo)體襯底內(nèi)形成位于存儲(chǔ)單元區(qū)域，且貫穿所述第一介質(zhì)層和第一多晶硅層的第一隔離結(jié)構(gòu)，位于電阻器區(qū)域，且貫穿第一介質(zhì)層和第一多晶硅層的第二隔離結(jié)構(gòu)；在所述第一隔離結(jié)構(gòu)、第二隔離結(jié)構(gòu)、以及第一多晶硅層表面依次形成第二介質(zhì)層和第二多晶硅層；刻蝕所述第二多晶硅層，在存儲(chǔ)區(qū)域形成控制柵多晶硅層，在電阻器區(qū)域形成電阻器。可選地，形成控制柵多晶硅層和電阻器的步驟包括在所述第二多晶硅層表面形成絕緣介質(zhì)層，刻蝕所述絕緣介質(zhì)層，在存儲(chǔ)單元區(qū)域形成暴露所述第二多晶硅層的第一開口，在電阻器區(qū)域形成分別靠近電阻器區(qū)域的兩端，且暴露所述第二多晶硅層的第二開口，并形成覆蓋所述第一開口側(cè)壁的第一側(cè)墻和覆蓋所述第二開口側(cè)壁的第二側(cè)墻；沿所述第一開口依次刻蝕所述第二多晶硅層、第二介質(zhì)層、第一多晶硅層、第一介質(zhì)層，直至暴露半導(dǎo)體襯底，形成第三開口 ；先在所述第三開口的側(cè)壁形成第三側(cè)墻，再形成填充滿所述第三開口的第三多晶硅層和填充滿所述第二開口的第四多晶硅層；去除位于第二側(cè)墻之間的絕緣介質(zhì)層，形成第四開口，并形成填充滿所述第四開口的氧化層；去除剩余的絕緣介質(zhì)層，形成第五開口，并沿所述第五開口依次刻蝕所述第二多晶硅層和第二介質(zhì)層，位于存儲(chǔ)器區(qū)域的第二多晶硅層和第二介質(zhì)層分別形成控制柵多晶硅層和控制柵氧化層，位于電阻器區(qū)域的第二多晶硅層形成電阻器?？蛇x地，形成存儲(chǔ)單元的步驟還包括在所述控制柵多晶硅層和控制柵氧化層與第一側(cè)墻相背離的側(cè)壁形成第四側(cè)墻， 并以所述第四側(cè)墻為掩膜，依次刻蝕所述第一多晶硅層、第一介質(zhì)層，直至暴露半導(dǎo)體襯底，形成浮柵多晶硅層和浮柵氧化層；在所述浮柵多晶硅層和浮柵氧化層的側(cè)壁，第四側(cè)墻的側(cè)壁，以及與浮柵氧化層近鄰的半導(dǎo)體襯底表面形成隧穿氧化層，在所述隧穿氧化層表面形成字線?？蛇x地，在形成第三多晶硅層之前，還包括沿所述第三開口向半導(dǎo)體襯底注入摻雜離子，形成源極?？蛇x地，形成字線后還包括在所述字線的側(cè)壁形成第五側(cè)墻，并以所述第五側(cè)墻為掩膜，向所述第五側(cè)墻兩側(cè)的半導(dǎo)體襯底注入摻雜離子，形成漏極?？蛇x地，形成與所述漏極電連接的位線，與所述第三多晶硅層電連接的源線，與所述第四多晶硅層電連接的導(dǎo)電插塞。可選地，所述第一介質(zhì)層、第二介質(zhì)層的材料是二氧化硅?？蛇x地，所述絕緣介質(zhì)層的材料是氮化硅?？蛇x地，所述第一側(cè)墻、第二側(cè)墻、第三側(cè)墻、第四側(cè)墻、第五側(cè)墻的材料是二氧化娃。與現(xiàn)有技術(shù)相比，本發(fā)明的實(shí)施例具有以下優(yōu)點(diǎn)
在形成存儲(chǔ)單元時(shí)，同步形成電阻器，從而減小了工藝難度，提高了工藝效率；進(jìn)一步，在本發(fā)明的實(shí)施例中，在半導(dǎo)體襯底內(nèi)同步形成位于存儲(chǔ)單元區(qū)域的第一隔離結(jié)構(gòu)和位于電阻器區(qū)域的第二隔離結(jié)構(gòu)，然后利用位于存儲(chǔ)區(qū)域半導(dǎo)體襯底表面的第一多晶硅層和第二多晶硅層形成存儲(chǔ)單元的浮柵多晶硅層和控制柵多晶硅層，利用位于電阻器區(qū)域的第二多晶硅層形成電阻器，避免了因?yàn)槎啻涡纬啥嗑Ч鑼佣斐傻墓に嚴(yán)速M(fèi)；進(jìn)一步本發(fā)明的實(shí)施例同步刻蝕位于存儲(chǔ)單元區(qū)域和電阻器區(qū)域的第一多晶硅層、第二多晶硅層，與現(xiàn)有技術(shù)相比，減小了因?yàn)榉植娇涛g存儲(chǔ)單元區(qū)域的第一多晶硅層、 第二多晶硅層和電阻器區(qū)域的第一多晶硅層、第二多晶硅層而需要使用的掩膜板和刻蝕工藝，從而降低了工藝難度，提高了工藝效率。


圖1是現(xiàn)有的閃速存儲(chǔ)器的存儲(chǔ)單元的結(jié)構(gòu)示意圖；圖2是本發(fā)明所提供的閃速存儲(chǔ)器形成方法的流程示意圖；圖3是本發(fā)明的實(shí)施例所提供的閃速存儲(chǔ)器形成過程中，形成有第一多晶硅層和第一介質(zhì)層的半導(dǎo)體襯底的俯視圖；圖4、圖5以及圖7是本發(fā)明的實(shí)施例所提供的閃速存儲(chǔ)器形成過程的沿圖3中 XX切割線的剖面結(jié)構(gòu)示意圖；圖6是本發(fā)明的實(shí)施例所提供的閃速存儲(chǔ)器形成過程中，形成有第一隔離結(jié)構(gòu)和第二隔離結(jié)構(gòu)的半導(dǎo)體襯底的俯視圖；圖8至圖13是本發(fā)明的實(shí)施例所提供的閃速存儲(chǔ)器形成過程沿圖6中YY切割線的剖面結(jié)構(gòu)示意圖。
具體實(shí)施例方式由背景技術(shù)可知，現(xiàn)有的閃速存儲(chǔ)器分兩個(gè)步驟分別形成存儲(chǔ)單元和電阻器。以先形成存儲(chǔ)單元，再形成電阻器為例，在形成存儲(chǔ)器的工藝中，多晶硅層是同時(shí)形成在電阻器區(qū)域表面和存儲(chǔ)單元區(qū)域表面；然后刻蝕去除位于電阻器區(qū)域表面的多晶硅層，在存儲(chǔ)單元區(qū)域形成存儲(chǔ)單元；接著在電阻器區(qū)域表面形成多晶硅層，所述多晶硅層用于形成電阻器。因?yàn)橄群髢纱畏謩e形成用于形成存儲(chǔ)單元的多晶硅層和用于形成電阻器的多晶硅層，并且在形成存儲(chǔ)器和電阻器的工藝中需要分別用到多次光刻工藝，所以使得整個(gè)工藝比較復(fù)雜，并且效率低。發(fā)明人針對(duì)上述問題進(jìn)行研究，在本發(fā)明的實(shí)施例中提供一種半導(dǎo)體器件及其形成方法。在本發(fā)明的實(shí)施例所提供的半導(dǎo)體器件形成方法中，在電阻器區(qū)域表面和存儲(chǔ)單元區(qū)域表面形成多晶硅層后，利用所述多晶硅層在存儲(chǔ)單元區(qū)域形成存儲(chǔ)單元，在電阻器區(qū)域形成電阻器，整個(gè)工藝簡(jiǎn)單，并且效率高。為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說明。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實(shí)施，因此本發(fā)明不受下面公開的具體實(shí)施例的限制。圖2是本發(fā)明的實(shí)施例所提供的半導(dǎo)體結(jié)構(gòu)形成方法的流程示意圖，包括步驟SlOl，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括存儲(chǔ)單元區(qū)域和電阻器區(qū)域，所述半導(dǎo)體襯底表面依次形成有第一介質(zhì)層和第一多晶硅層；步驟S102，在所述半導(dǎo)體襯底內(nèi)形成位于存儲(chǔ)單元區(qū)域，且貫穿第一介質(zhì)層和第一多晶硅層的第一隔離結(jié)構(gòu)，位于電阻器區(qū)域，且貫穿第一介質(zhì)層和第一多晶硅層的第二隔離結(jié)構(gòu)；步驟S103，在所述第一隔離結(jié)構(gòu)、第二隔離結(jié)構(gòu)、以及第一多晶硅層表面依次形成第二介質(zhì)層和第二多晶硅層；步驟S104，在所述第二多晶硅層表面形成絕緣介質(zhì)層，刻蝕所述絕緣介質(zhì)層，在存儲(chǔ)單元區(qū)域形成暴露所述第二多晶硅層的第一開口，在電阻器區(qū)域形成分別靠近電阻器區(qū)域的兩端，且暴露所述第二多晶硅層的第二開口，并形成覆蓋所述第一開口側(cè)壁的第一側(cè)墻和覆蓋所述第二開口側(cè)壁的第二側(cè)墻；步驟S105，形成第一側(cè)墻后，沿所述第一開口依次刻蝕所述第二多晶硅層、第二介質(zhì)層、第一多晶硅層、第一介質(zhì)層，形成暴露半導(dǎo)體襯底的第三開口，并形成覆蓋所述第三開口側(cè)壁的第三側(cè)墻；步驟S106，形成所述第三側(cè)墻后，形成填充滿所述第三開口的第三多晶硅層和填充滿所述第二開口的第四多晶硅層；步驟S107，去除電阻器區(qū)域表面，位于第二側(cè)墻之間的絕緣介質(zhì)層，形成第四開口，并形成填充滿所述第四開口的氧化層；步驟S108，去除剩余的絕緣介質(zhì)層，形成第五開口，并沿所述第五開口依次刻蝕所述第二多晶硅層、第二介質(zhì)層、第一多晶硅層、第一介質(zhì)層，直至暴露半導(dǎo)體襯底，形成依次位于存儲(chǔ)單元區(qū)域半導(dǎo)體襯底表面的浮柵氧化層、浮柵電極層、控制柵氧化層、控制柵電極層，以及位于第二隔離結(jié)構(gòu)表面的電阻器；步驟S109，形成存儲(chǔ)單元。圖3是本發(fā)明的實(shí)施例所提供的閃速存儲(chǔ)器形成過程中，形成有第一多晶硅層和第一介質(zhì)層的半導(dǎo)體襯底的俯視圖；圖4、圖5以及圖7是本發(fā)明的實(shí)施例所提供的閃速存儲(chǔ)器形成過程沿圖3中XX切割線的剖面結(jié)構(gòu)示意圖；圖6是本發(fā)明的實(shí)施例所提供的閃速存儲(chǔ)器形成過程中，形成有第一隔離結(jié)構(gòu)和第二隔離結(jié)構(gòu)的半導(dǎo)體襯底的俯視圖；圖8至圖13是本發(fā)明的實(shí)施例所提供的閃速存儲(chǔ)器形成過程沿圖6中YY切割線的剖面結(jié)構(gòu)示意圖。一并參考圖3和圖4，提供半導(dǎo)體襯底200，所述半導(dǎo)體襯底200包括存儲(chǔ)單元區(qū)域A和電阻器區(qū)域B，所述半導(dǎo)體襯底200表面形成有第一介質(zhì)層210，所述第一介質(zhì)層210
表面形成有第一多晶硅層220。由于圖3是俯視圖，且第一多晶硅層220覆蓋所述第一介質(zhì)層210，所以圖3中只能看出位于最表面的第一多晶硅層220。從圖3可以看出電阻器區(qū)域B圍繞所述存儲(chǔ)單元區(qū)域A。因?yàn)樵赬X切割線，以及YY切割線的方向上，存儲(chǔ)單元區(qū)域A兩側(cè)的電阻器區(qū)域B 形成的半導(dǎo)體結(jié)構(gòu)相同，所以在本發(fā)明實(shí)施例中的剖面結(jié)構(gòu)示意圖中，只示出存儲(chǔ)單元區(qū)域A—側(cè)的電阻器區(qū)域B。
本實(shí)施例中，所述半導(dǎo)體襯底200是硅襯底或者SOI襯底，所述半導(dǎo)體襯底200為后續(xù)形成閃速存儲(chǔ)器提供平臺(tái)。本實(shí)施例中，所述第一介質(zhì)層210的材料是二氧化硅，厚度為90-100埃，所述第一多晶硅層220的厚度是200-500埃。參考圖5，在所述半導(dǎo)體襯底200內(nèi)形成位于存儲(chǔ)單元區(qū)域A，且貫穿第一介質(zhì)層 210和第一多晶硅層220的第一隔離結(jié)構(gòu)10 ；在所述半導(dǎo)體襯底200內(nèi)形成位于電阻器區(qū)域B，且貫穿第一介質(zhì)層210和第一多晶硅層220的第二隔離結(jié)構(gòu)20。形成所述第一隔離結(jié)構(gòu)10和第二隔離結(jié)構(gòu)20的步驟包括在所述第一多晶硅層220表面形成硬掩膜層，所述硬掩膜層具有與所述第一隔離結(jié)構(gòu)10、第二隔離結(jié)構(gòu)20對(duì)應(yīng)的開口 ；以所述硬掩膜層為掩膜依次刻蝕第一多晶硅層220、 第一介質(zhì)層210、半導(dǎo)體襯底200，形成分別與第一隔離結(jié)構(gòu)10、第二隔離結(jié)構(gòu)20對(duì)應(yīng)的淺溝槽；形成填充滿所述淺溝槽的第一隔離結(jié)構(gòu)10和第二隔離結(jié)構(gòu)20。圖6是形成有第一隔離結(jié)構(gòu)10、第二隔離結(jié)構(gòu)20的半導(dǎo)體襯底的俯視圖。請(qǐng)一并參考圖5和圖6，所述第二隔離結(jié)構(gòu)20圍繞所述第一隔離結(jié)構(gòu)10。所述第一隔離結(jié)構(gòu)10的數(shù)目至少為二，并且沿XX切割線分立排布，在后續(xù)的形成過程中，將在第一隔離結(jié)構(gòu)10之間形成沿YY切割線分布的存儲(chǔ)單元，在這里特意說明。在此，存儲(chǔ)單元沿YY切割線分布指的是存儲(chǔ)單元的源、漏極的連線平行于YY切割線。需要指出的是，在其他實(shí)施例中，本領(lǐng)域的技術(shù)人員可以根據(jù)實(shí)際生產(chǎn)的閃速存儲(chǔ)器選擇所述第一隔離結(jié)構(gòu)10和存儲(chǔ)單元的排列方式，在此特意說明，不應(yīng)過分限制本發(fā)明的保護(hù)范圍。所述第一隔離結(jié)構(gòu)10用于隔離存儲(chǔ)陣列；所述第二隔離結(jié)構(gòu)20用于隔離后續(xù)形成的電阻器與半導(dǎo)體襯底200。形成所述第一隔離結(jié)構(gòu)10和第二隔離結(jié)構(gòu)20后，去除硬掩膜層。本實(shí)施例中，利用一個(gè)掩膜板，進(jìn)行一次刻蝕工藝同時(shí)形成第一隔離結(jié)構(gòu)10和第二隔離結(jié)構(gòu)20，節(jié)約了工藝成本，提高了工藝效率。參考圖7，在所述第一隔離結(jié)構(gòu)10、第二隔離結(jié)構(gòu)20、以及第一多晶硅層220表面依次形成第二介質(zhì)層230和第二多晶硅層240。本實(shí)施例中，所述第二介質(zhì)層230的材料是二氧化硅。在后續(xù)工藝中，在所述存儲(chǔ)單元區(qū)域A形成存儲(chǔ)單元，在所述電阻器區(qū)域B形成電阻器。正如上文所述，因?yàn)樗纬傻拇鎯?chǔ)單元沿YY切割線的方向分布，所以為了清晰地顯示所形成的存儲(chǔ)單元的結(jié)構(gòu)，在圖8至圖13中所顯示的是本發(fā)明的實(shí)施例所提供的閃速存儲(chǔ)器形成過程沿圖6中YY切割線的剖面結(jié)構(gòu)示意圖。參考圖8，在所述第二多晶硅層240表面形成絕緣介質(zhì)層250，刻蝕所述絕緣介質(zhì)層250，在存儲(chǔ)單元區(qū)域A形成暴露所述第二多晶硅層240的第一開口 30，在電阻器區(qū)域B 形成分別靠近電阻器區(qū)域B的兩端，且暴露所述第二多晶硅層240的第二開口 40，并形成覆蓋所述第一開口 30側(cè)壁的第一側(cè)墻260和覆蓋所述第二開口 40側(cè)壁的第二側(cè)墻270。本實(shí)施例中，所述絕緣介質(zhì)層250的材料是氮化硅。所述第一側(cè)墻260、第二側(cè)墻 270的材料是二氧化硅。本實(shí)施例中，所述第一開口 30和第二開口 40同步形成，只需要使用一個(gè)掩膜板， 一次光刻，節(jié)約了工藝成本，提高了工藝效率。所述第一開口 30用于在后續(xù)工藝中形成存儲(chǔ)單元的源線多晶硅層，所述第二開口 40用于在后續(xù)工藝中形成與電阻器電連接的多晶硅層。參考圖9，形成第一側(cè)墻260、第二側(cè)墻270后，沿所述第一開口依次刻蝕所述第二多晶硅層240、第二介質(zhì)層230、第一多晶硅層220、第一介質(zhì)層210，形成暴露半導(dǎo)體襯底 200的第三開口 50，并形成覆蓋所述第三開口 50側(cè)壁的第三側(cè)墻280。本實(shí)施例中，在形成第三開口 50的工藝中，在電阻器區(qū)域B的表面形成光刻膠層， 所述光刻膠層對(duì)第二多晶硅層240位于電阻器區(qū)域B的部分形成保護(hù)，防止第二多晶硅層 240位于電阻器區(qū)域B的部分被刻蝕。在形成所述第三開口 50后，去除所述光刻膠層。形成所述第三開口 50后，還包括沿所述第三開口 50對(duì)半導(dǎo)體襯底200摻雜，形成存儲(chǔ)單元的源極。所述第三側(cè)墻280用于隔離后續(xù)形成的源線多晶硅層與后續(xù)由第二多晶硅層240 形成的控制柵多晶硅層和由第一多晶硅層220形成的浮柵多晶硅層。所述第三側(cè)墻280的材料為二氧化硅。參考圖9和圖10，形成所述第三側(cè)墻280后，形成填充滿所述第三開口 50的第三多晶硅層290和填充滿所述第二開口 40的第四多晶硅層300，所述第三多晶硅層290為后續(xù)形成的存儲(chǔ)單元的源線多晶硅層，所述第四多晶硅層300構(gòu)成與后續(xù)形成的電阻器電連接的插塞。本實(shí)施例中，所述第三多晶硅層290和第四多晶硅層300的形成工藝為化學(xué)氣相沉積工藝，形成所述第三多晶硅層290和第四多晶硅層300后，還包括對(duì)所述第三多晶硅層 290和第四多晶硅層300進(jìn)行摻雜，以降低所述第三多晶硅層290和第四多晶硅層300的電阻值。所述第三多晶硅層290和第四多晶硅層300的摻雜濃度可以根據(jù)工藝需要進(jìn)行調(diào)節(jié)。參考圖11，去除電阻器區(qū)域B表面，位于第二側(cè)墻270之間的絕緣介質(zhì)層250，形成第四開口，并形成填充滿所述第四開口的氧化層310。形成所述第四開口的步驟包括在存儲(chǔ)單元區(qū)域A和電阻器區(qū)域B表面形成光刻膠層，所述光刻膠層具有與第四開口位置對(duì)應(yīng)的圖案；以所述光刻膠層為掩膜，采用刻蝕工藝去除位于第二側(cè)墻270之間的絕緣介質(zhì)層250，形成第四開口 ；去除所述光刻膠層。本實(shí)施例中，將位于第二側(cè)墻270之間的絕緣介質(zhì)層250 (材料為氮化硅)替換為氧化硅的好處是在后續(xù)去除剩余的絕緣介質(zhì)層，形成第五開口的過程中，所形成的氧化層 310幾乎不會(huì)被刻蝕，所以在后續(xù)沿第五開口刻蝕第二層多晶硅層240時(shí)，所述氧化層310 對(duì)電阻器區(qū)域B的第二層多晶硅層240形成保護(hù)，電阻器區(qū)域B的第二層多晶硅層240不會(huì)被刻蝕，形成所需的電阻。參考圖12，去除剩余的絕緣介質(zhì)層250，形成第五開口，并沿所述第五開口依次刻蝕所述第二多晶硅層240、第二介質(zhì)層230，在存儲(chǔ)單元區(qū)域A形成控制柵多晶硅層240a和控制柵氧化層230a，在電阻器區(qū)域B的第二隔離結(jié)構(gòu)20表面形成電阻器240b ；然后在所述控制柵多晶硅層240a和控制柵氧化層230a與第一側(cè)墻相背離的側(cè)壁形成第四側(cè)墻320，并以所述第四側(cè)墻320為掩膜，依次刻蝕第一多晶硅層220、第一介質(zhì)層210，直至暴露半導(dǎo)體襯底200，形成浮柵多晶硅層220a和浮柵氧化層210a。所述第四側(cè)墻的材料是二氧化硅。
9
形成所述第四側(cè)墻320的好處是，在不減小浮柵多晶硅層220a的長(zhǎng)度的情況下， 由于控制柵多晶硅層MOa與后續(xù)形成的字線之間具有更厚的絕緣層，可以有效的降低控制柵多晶硅層MOa與后續(xù)形成的字線之間的絕緣層的應(yīng)力作用，提高器件的可靠性。參考圖13，在所述浮柵多晶硅層220a和浮柵氧化層210a的側(cè)壁，以及第四側(cè)墻的側(cè)壁形成隧穿氧化層330，所述隧穿氧化層330還位于與浮柵氧化層210a近鄰的半導(dǎo)體襯底200的表面；在所述隧穿氧化層330表面形成字線340。所述隧穿氧化層330的厚度，所述字線340的厚度以及摻雜濃度可以根據(jù)工藝需要進(jìn)行調(diào)節(jié)。后續(xù)工藝還包括在所述字線340背離隧穿氧化層330的側(cè)面形成第五側(cè)墻，并以所述第五側(cè)墻為掩膜向字線340兩側(cè)的半導(dǎo)體襯底200進(jìn)行摻雜，形成存儲(chǔ)單元的漏極，以及形成與漏極電連接的位線，與源極多晶硅層電連接的源線。綜上，本發(fā)明的實(shí)施例具有以下優(yōu)點(diǎn)在形成存儲(chǔ)單元時(shí)，同步形成電阻器，從而減小了工藝難度，提高了工藝效率；進(jìn)一步，在本發(fā)明的實(shí)施例中，在半導(dǎo)體襯底內(nèi)同步形成位于存儲(chǔ)單元區(qū)域的第一隔離結(jié)構(gòu)和位于電阻器區(qū)域的第二隔離結(jié)構(gòu)，然后利用位于存儲(chǔ)區(qū)域半導(dǎo)體襯底表面的第一多晶硅層和第二多晶硅層形成存儲(chǔ)單元的浮柵多晶硅層和控制柵多晶硅層，利用位于電阻器區(qū)域的第二多晶硅層形成電阻器，避免了因?yàn)槎啻涡纬啥嗑Ч鑼佣斐傻墓に嚴(yán)速M(fèi)；進(jìn)一步，本發(fā)明的實(shí)施例同步刻蝕位于存儲(chǔ)單元區(qū)域和電阻器區(qū)域的第一多晶硅層、第二多晶硅層，與現(xiàn)有技術(shù)相比，減小了因?yàn)榉植娇涛g存儲(chǔ)單元區(qū)域的第一多晶硅層、 第二多晶硅層和電阻器區(qū)域的第一多晶硅層、第二多晶硅層而需要使用的掩膜板和刻蝕工藝，從而降低了工藝難度，提高了工藝效率。本發(fā)明雖然已以較佳實(shí)施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案做出可能的變動(dòng)和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
權(quán)利要求
1.一種閃速存儲(chǔ)器形成方法，包括形成存儲(chǔ)單元和外圍電路，所述外圍電路包括電阻器，其特征在于，所述存儲(chǔ)單元和電阻器的形成步驟包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括存儲(chǔ)單元區(qū)域和電阻器區(qū)域，所述半導(dǎo)體襯底表面依次形成有第一介質(zhì)層和第一多晶硅層；在所述半導(dǎo)體襯底內(nèi)形成位于存儲(chǔ)單元區(qū)域，且貫穿所述第一介質(zhì)層和第一多晶硅層的第一隔離結(jié)構(gòu)，位于電阻器區(qū)域，且貫穿第一介質(zhì)層和第一多晶硅層的第二隔離結(jié)構(gòu)；在所述第一隔離結(jié)構(gòu)、第二隔離結(jié)構(gòu)、以及第一多晶硅層表面依次形成第二介質(zhì)層和第二多晶硅層；刻蝕所述第二多晶硅層，在存儲(chǔ)區(qū)域形成控制柵多晶硅層，在電阻器區(qū)域形成電阻器。
2.依據(jù)權(quán)利要求1所述的閃速存儲(chǔ)器形成方法，其特征在于，形成控制柵多晶硅層和電阻器的步驟包括在所述第二多晶硅層表面形成絕緣介質(zhì)層，刻蝕所述絕緣介質(zhì)層，在存儲(chǔ)單元區(qū)域形成暴露所述第二多晶硅層的第一開口，在電阻器區(qū)域形成分別靠近電阻器區(qū)域的兩端，且暴露所述第二多晶硅層的第二開口，并形成覆蓋所述第一開口側(cè)壁的第一側(cè)墻和覆蓋所述第二開口側(cè)壁的第二側(cè)墻；沿所述第一開口依次刻蝕所述第二多晶硅層、第二介質(zhì)層、第一多晶硅層、第一介質(zhì)層，直至暴露半導(dǎo)體襯底，形成第三開口 ；先在所述第三開口的側(cè)壁形成第三側(cè)墻，再形成填充滿所述第三開口的第三多晶硅層和填充滿所述第二開口的第四多晶硅層；去除位于第二側(cè)墻之間的絕緣介質(zhì)層，形成第四開口，并形成填充滿所述第四開口的氧化層；去除剩余的絕緣介質(zhì)層，形成第五開口，并沿所述第五開口依次刻蝕所述第二多晶硅層和第二介質(zhì)層，位于存儲(chǔ)器區(qū)域的第二多晶硅層和第二介質(zhì)層分別形成控制柵多晶硅層和控制柵氧化層，位于電阻器區(qū)域的第二多晶硅層形成電阻器。
3.依據(jù)權(quán)利要求2所述的閃速存儲(chǔ)器形成方法，其特征在于，形成存儲(chǔ)單元的步驟還包括在所述控制柵多晶硅層和控制柵氧化層與第一側(cè)墻相背離的側(cè)壁形成第四側(cè)墻，并以所述第四側(cè)墻為掩膜，依次刻蝕所述第一多晶硅層、第一介質(zhì)層，直至暴露半導(dǎo)體襯底，形成浮柵多晶硅層和浮柵氧化層；在所述浮柵多晶硅層和浮柵氧化層的側(cè)壁，第四側(cè)墻的側(cè)壁，以及與浮柵氧化層近鄰的半導(dǎo)體襯底表面形成隧穿氧化層，在所述隧穿氧化層表面形成字線。
4.依據(jù)權(quán)利要求2所述的閃速存儲(chǔ)器形成方法，其特征在于，在形成第三多晶硅層之前，還包括沿所述第三開口向半導(dǎo)體襯底注入摻雜離子，形成源極。
5.依據(jù)權(quán)利要求3所述的閃速存儲(chǔ)器形成方法，其特征在于，形成字線后還包括在所述字線的側(cè)壁形成第五側(cè)墻，并以所述第五側(cè)墻為掩膜，向所述第五側(cè)墻兩側(cè)的半導(dǎo)體襯底注入摻雜離子，形成漏極。
6.依據(jù)權(quán)利要求5所述的閃速存儲(chǔ)器形成方法，其特征在于，還包括形成與所述漏極電連接的位線，與所述第三多晶硅層電連接的源線，與所述第四多晶硅層電連接的導(dǎo)電插
7.依據(jù)權(quán)利要求1所述的閃速存儲(chǔ)器形成方法，其特征在于，所述第一介質(zhì)層、第二介質(zhì)層的材料是二氧化硅。
8.依據(jù)權(quán)利要求2所述的閃速存儲(chǔ)器形成方法，其特征在于，所述絕緣介質(zhì)層的材料是氮化硅。
9.依據(jù)權(quán)利要求5所述的閃速存儲(chǔ)器形成方法，其特征在于，所述第一側(cè)墻、第二側(cè)墻、第三側(cè)墻、第四側(cè)墻、第五側(cè)墻的材料是二氧化硅。
全文摘要
一種閃速存儲(chǔ)器形成方法，包括形成存儲(chǔ)單元和外圍電路，所述外圍電路包括電阻器，所述存儲(chǔ)單元和電阻器同步形成。本發(fā)明的實(shí)施例在形成存儲(chǔ)單元時(shí)，同步形成電阻器，從而減小了工藝難度，提高了工藝效率。
文檔編號(hào)H01L21/8247GK102364675SQ20111033519
公開日2012年2月29日 申請(qǐng)日期2011年10月28日 優(yōu)先權(quán)日2011年10月28日
發(fā)明者曹子貴 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司