用于減少非易失性存儲(chǔ)器中數(shù)據(jù)殘留的方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種用于減少非易失性存儲(chǔ)器中數(shù)據(jù)殘留的方法，包括：利用Silvaco TCAD對(duì)非易失性存儲(chǔ)單元進(jìn)行結(jié)構(gòu)建模和電學(xué)特性建模；在結(jié)構(gòu)模型和電學(xué)特性模型中確定對(duì)非易失性存儲(chǔ)器中數(shù)據(jù)殘留產(chǎn)生影響的因素對(duì)應(yīng)的模型參數(shù)；利用控制變量法，依據(jù)0.18μm標(biāo)準(zhǔn)CMOS工藝，確定上述任一影響因素對(duì)非易失性存儲(chǔ)器中數(shù)據(jù)殘留的影響，并計(jì)算得到浮柵電荷量所對(duì)應(yīng)的浮柵電子數(shù)；通過(guò)減小隧道氧化層厚度，或增加擦除操作中的源電壓，或增加擦除操作時(shí)間以減小浮柵電子數(shù)，選取浮柵電子數(shù)最小的模型參數(shù)值應(yīng)用于器件的工藝制造過(guò)程和工作過(guò)程中，進(jìn)而攻擊者更難根據(jù)浮柵電子數(shù)猜測(cè)存儲(chǔ)數(shù)據(jù)，即有效地降低恢復(fù)數(shù)據(jù)的概率。
【專(zhuān)利說(shuō)明】
用于減少非易失性存儲(chǔ)器中數(shù)據(jù)殘留的方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及非易失性存儲(chǔ)器的安全存儲(chǔ)，具體涉及非易失性存儲(chǔ)器中與浮柵結(jié)構(gòu)有關(guān)的數(shù)據(jù)殘留問(wèn)題，屬于信息安全技術(shù)領(lǐng)域?！颈尘凹夹g(shù)】
[0002]隨著信息存儲(chǔ)技術(shù)的迅猛發(fā)展，固態(tài)存儲(chǔ)技術(shù)得到廣泛應(yīng)用。固態(tài)存儲(chǔ)器可以分為易失性存儲(chǔ)器和非易失性存儲(chǔ)器。與斷電即失數(shù)據(jù)的易失性存儲(chǔ)器相比，非易失性存儲(chǔ)器在電源暫時(shí)中斷或較長(zhǎng)時(shí)間處于斷電狀態(tài)時(shí)，仍然能夠保持其中的數(shù)據(jù)[1]。目前，以非易失性存儲(chǔ)器為核心的固態(tài)存儲(chǔ)技術(shù)廣泛應(yīng)用于計(jì)算機(jī)、汽車(chē)、移動(dòng)設(shè)備、通訊和醫(yī)療等方面。
[0003]然而任何一種存儲(chǔ)器都不是絕對(duì)安全的。非易失性存儲(chǔ)器的應(yīng)用是基于一種假設(shè)，即經(jīng)過(guò)擦除操作，存儲(chǔ)器中的信息不可恢復(fù)。但是，實(shí)際上并非如此，非易失性存儲(chǔ)器中仍存在數(shù)據(jù)殘留問(wèn)題。非易失性存儲(chǔ)器是以電荷的形式存儲(chǔ)信息，在寫(xiě)入操作時(shí)，將電荷存儲(chǔ)在浮柵中，在擦除操作時(shí)，讓電荷流出浮柵[2]。但是執(zhí)行擦除操作并不能將寫(xiě)入操作中流入浮柵的電子完全擦干凈，仍然有部分電荷殘留在浮柵上，并表征在閾值電壓等器件參數(shù)上[3]。即使非易性存儲(chǔ)器中的數(shù)據(jù)全為邏輯“1”，攻擊者仍可以通過(guò)測(cè)量器件參數(shù)的具體模擬量，經(jīng)運(yùn)算分析，恢復(fù)存儲(chǔ)器中的信息，使個(gè)人隱私或企業(yè)機(jī)密等受到威脅。
[0004]早在1996年，Peter Gutmann通過(guò)研究發(fā)現(xiàn)半導(dǎo)體存儲(chǔ)器中存在數(shù)據(jù)殘留問(wèn)題[4]， 并在2001年對(duì)非易失性存儲(chǔ)器EEPR0M的存儲(chǔ)單元中的數(shù)據(jù)殘留現(xiàn)象進(jìn)行了進(jìn)一步研究，發(fā)現(xiàn)編程時(shí)間和單元條件等會(huì)影響存儲(chǔ)器件的閾值電壓[5]。非易失性存儲(chǔ)器中的數(shù)據(jù)殘留與很多因素有關(guān)，例如寫(xiě)操作時(shí)間、擦除操作時(shí)間、偏置電壓、工藝參數(shù)等。但是，并沒(méi)有文章或者專(zhuān)利提出如何對(duì)這些影響因素進(jìn)行仿真驗(yàn)證。因此，本發(fā)明從減少擦除操作后浮柵上殘留的電子數(shù)的角度，通過(guò)改變器件的一些影響因素，使經(jīng)過(guò)寫(xiě)/擦除操作之后，浮柵型非易失性存儲(chǔ)器中的電子殘留更少，從而減少非易失性存儲(chǔ)器中的數(shù)據(jù)殘留。
[0005][參考文獻(xiàn)]
[0006]1.曾瑩，伍冬，孫磊等;先進(jìn)半導(dǎo)體存儲(chǔ)器一一結(jié)構(gòu)、設(shè)計(jì)與應(yīng)用[M]，北京:電子工業(yè)出版社，2005,236-242。[〇〇〇7] 2.劉寅，蘇昱，朱鈞;FLASH存儲(chǔ)單元結(jié)構(gòu)及功能研究[J]，清華大學(xué)學(xué)報(bào)(自然科學(xué)版)，1999,39(Sl):91-94。
[0008]3.Skorobogatov S.Data remanence in flash memory devices [M].Cryptographic Hardware and Embedded Systems-CHES 2005.Springer Berlin Heidelberg,2005:339-353〇
[0009]4.Gutmann P.Secure delet1n of data from magnetic and solid-state memory[C]?Proceedings of the Sixth USENIX Security SympoSium，San Jose , CA.1996，14〇
[0010]5.Gutmann P.Data remanence in semiconductor devices[C].Proceedings ofthe 10th conference on USENIX Security SympoSium-Volume 10.USENIX Associat1n，2001:4-4〇
【發(fā)明內(nèi)容】

[0011]非易失性存儲(chǔ)器經(jīng)過(guò)擦除操作后，浮柵上會(huì)殘留部分電子。本發(fā)明提出一種用于減少非易失性存儲(chǔ)器中數(shù)據(jù)殘留的方法，基于軟件仿真，通過(guò)改變器件的一些影響因素以減少擦除操作后浮柵上殘留的電子數(shù)目，進(jìn)而攻擊者更難根據(jù)浮柵電子數(shù)猜測(cè)存儲(chǔ)數(shù)據(jù)， 即有效地降低恢復(fù)數(shù)據(jù)的概率。
[0012]為了解決上述技術(shù)問(wèn)題，本發(fā)明提出一種用于減少非易失性存儲(chǔ)器中數(shù)據(jù)殘留的方法，包括以下步驟:
[0013]步驟1:利用Silvaco TCAD對(duì)非易失性存儲(chǔ)單元進(jìn)行建模，包括結(jié)構(gòu)模型和電學(xué)特性模型，其中，結(jié)構(gòu)模型至少包括利用干氧熱氧化形成隧道氧化層;電學(xué)特性模型至少包括擦除操作中的源電壓和擦除操作時(shí)間的設(shè)置；[〇〇14]步驟2:在結(jié)構(gòu)模型和電學(xué)特性模型中確定對(duì)非易失性存儲(chǔ)器中數(shù)據(jù)殘留產(chǎn)生影響的因素對(duì)應(yīng)的模型參數(shù);其中，隧道氧化層厚度所對(duì)應(yīng)的模型參數(shù)是干氧熱氧化中擴(kuò)散的總時(shí)間，源電壓所對(duì)應(yīng)的模型參數(shù)是擦除操作中的源電壓，擦除操作時(shí)間所對(duì)應(yīng)的模型參數(shù)是擦除操作中瞬態(tài)仿真總時(shí)間；[0〇15]步驟3:利用控制變量法，依據(jù)0.1 8mi標(biāo)準(zhǔn)CMOS工藝，確定隧道氧化層厚度、擦除操作中源電壓和擦除操作時(shí)間中任一影響因素對(duì)非易失性存儲(chǔ)器中數(shù)據(jù)殘留的影響，包括:
[0016](1)隧道氧化層厚度對(duì)非易失性存儲(chǔ)器中數(shù)據(jù)殘留產(chǎn)生的影響，擦除操作中的源電壓為12伏，擦除操作時(shí)間為10微妙，干氧熱氧化中擴(kuò)散的總時(shí)間的取值范圍是8.5?9.5， 單位是分鐘，設(shè)置步長(zhǎng)為<0.5分鐘，取值分別為8.5、8.75、9.095、9.1、9.25、9.4、9.45、 9.5；
[0017](2)擦除操作中的源電壓對(duì)非易失性存儲(chǔ)器中數(shù)據(jù)殘留的影響，隧道氧化層厚度為10.0003納米，擦除操作時(shí)間為10微妙，源電壓的取值范圍是7?13，單位是伏特，取值分別為7、8、9、10、11、12、13;
[0018](3)擦除操作時(shí)間對(duì)非易失性存儲(chǔ)器中數(shù)據(jù)殘留的影響，隧道氧化層厚度為 10.003納米，擦除操作中的源電壓為12伏特，擦除操作時(shí)間的取值范圍是0.00001?19.85， 單位是微秒，取值分別為 0.00001、0.0001、0.001、0.01、0.1、1、10、15、17.5、18.5、19.5、 19.75、19.8、19.85;
[0019](4)分別根據(jù)上述(1)、(2)、(3)確定的數(shù)據(jù)重復(fù)進(jìn)行如下操作:首先，進(jìn)行一次直流仿真，得到未進(jìn)行寫(xiě)擦除操作時(shí)初始閾值電壓的大小;然后，進(jìn)行第一次寫(xiě)入操作的瞬態(tài)仿真；最后，進(jìn)行擦除操作的瞬態(tài)和直流仿真，得到擦除操作完成后的浮柵電荷量大小，以及擦除操作完成后的閾值電壓和初始閾值電壓的差值；由下述公式計(jì)算得到浮柵電荷量所對(duì)應(yīng)的浮柵電子數(shù)；
[0020]N=q/_1.602X10—19[〇〇21]式中，N為浮柵電子數(shù)，單位是個(gè);q為浮柵電荷量，單位為庫(kù)倫；
[0022]步驟4:通過(guò)減小隧道氧化層厚度，或增加擦除操作中的源電壓，或增加擦除操作時(shí)間以減小浮柵電子數(shù)，選取浮柵電子數(shù)最小的模型參數(shù)值應(yīng)用于器件的工藝制造過(guò)程和工作過(guò)程中。
[0023]與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是:
[0024]非易失性存儲(chǔ)器中的數(shù)據(jù)殘留是潛在地危害信息安全的重大隱患。目前僅用覆寫(xiě)等技術(shù)手段并不能完全解決非易失性存儲(chǔ)器中的數(shù)據(jù)殘留問(wèn)題，因此，本發(fā)明從減少經(jīng)擦除操作后浮柵殘留的電子的角度，不僅可以有效地減少非易失性存儲(chǔ)器中的數(shù)據(jù)殘留，而且此方法不限工藝，不限影響因素，也不限仿真工具，適用范圍廣?！靖綀D說(shuō)明】
[0025]圖1是非易失性存儲(chǔ)器中存儲(chǔ)數(shù)據(jù)的基本結(jié)構(gòu)浮柵單元示意圖；
[0026]圖2是本發(fā)明用于減少非易失性存儲(chǔ)器中數(shù)據(jù)殘留的方法的流程圖；
[0027]圖3是非易失性存儲(chǔ)單元的結(jié)構(gòu)建模；
[0028]圖4是浮柵殘留電子數(shù)受隧道氧化層厚度的影響仿真圖；
[0029]圖5是擦除操作完成后的閾值電壓和初始閾值電壓的差值受隧道氧化層厚度的影響仿真圖；
[0030]圖6是浮柵殘留電子數(shù)受擦除操作中的源電壓的影響仿真圖；[〇〇31]圖7是擦除操作完成后的閾值電壓和初始閾值電壓的差值受擦除操作中的源電壓的影響仿真圖；[〇〇32]圖8是浮柵殘留電子數(shù)受擦除操作時(shí)間的影響仿真圖；
[0033]圖9是擦除操作完成后的閾值電壓和初始閾值電壓的差值受擦除操作時(shí)間的影響仿真圖?！揪唧w實(shí)施方式】
[0034]非易失性存儲(chǔ)器中存儲(chǔ)數(shù)據(jù)的基本結(jié)構(gòu)是浮柵單元，如圖1所示。非易失性存儲(chǔ)單元結(jié)構(gòu)中存儲(chǔ)電荷的是浮柵。浮柵位于控制柵和襯底之間，被絕緣層包圍，絕緣層的寬禁帶形成了一個(gè)勢(shì)皇，阻止了電子流入或流出浮柵。非易失性存儲(chǔ)單元的邏輯“〇”和邏輯“1”狀態(tài)可依據(jù)浮柵上負(fù)電荷的多少加以區(qū)分，而浮柵上負(fù)電荷的多少由編程操作決定。編程操作分為寫(xiě)入操作和擦除操作。寫(xiě)入操作利用溝道熱電子注入效應(yīng)，使電子流入浮柵，浮柵上的負(fù)電荷增多，晶體管的閾值電壓Vth升高，高于讀操作時(shí)所加?xùn)旁措妷篤CS，晶體管截止，數(shù)據(jù)存為邏輯“〇” ；擦除操作利用F-N隧穿效應(yīng)，使電子流出浮柵，浮柵上的負(fù)電荷減少，晶體管的閾值電壓Vth降低，低于讀操作時(shí)所加?xùn)旁措妷篤CS，晶體管導(dǎo)通，數(shù)據(jù)存為邏輯“1”。
[0035]如圖2是本發(fā)明用于減少非易失性存儲(chǔ)器中數(shù)據(jù)殘留的方法的流程圖。下面結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明技術(shù)方案作進(jìn)一步詳細(xì)描述，所描述的具體實(shí)施例僅對(duì)本發(fā)明進(jìn)行解釋說(shuō)明，并不用以限制本發(fā)明。
[0036] 步驟1:采用0.18mi標(biāo)準(zhǔn)CMOS工藝，利用Silvaco TCAD對(duì)非易失性存儲(chǔ)單元進(jìn)行建模，包括結(jié)構(gòu)建模和電學(xué)特性建模。[〇〇37]結(jié)構(gòu)模型至少包括利用干氧熱氧化形成隧道氧化層。在Deckbuild窗口中，啟動(dòng)工藝編輯器Athena，先進(jìn)行網(wǎng)格的劃分和襯底初始化，在界面處、氧化層和溝道等關(guān)鍵區(qū)域網(wǎng)格劃分較細(xì)，提高了仿真精度。非易失性存儲(chǔ)單元的結(jié)構(gòu)建模中的工藝步驟，主要包括干氧熱氧化形成隧道氧化層，淀積多晶硅作為浮柵，淀積氧化物_氮化物_氧化物層作為柵間介質(zhì)，再淀積一層多晶硅作為控制柵，然后刻蝕掉以上淀積的材料，進(jìn)行有源區(qū)的注入和退火。非易失性存儲(chǔ)單元的結(jié)構(gòu)建模中，還需要定義電極，在之后的器件仿真中會(huì)保存電極上電學(xué)方面的特性，并可通過(guò)Tonyplot進(jìn)行電極上電學(xué)特性的查看。在進(jìn)行非易失性存儲(chǔ)單元的編程操作之前，還需要啟動(dòng)器件編輯器DevEdit對(duì)在工藝編輯器中形成的單元結(jié)構(gòu)進(jìn)行網(wǎng)格的重新調(diào)整，并保存為結(jié)構(gòu)文件。結(jié)構(gòu)建模結(jié)果如圖3。[〇〇38]電學(xué)特性模型至少包括擦除操作中源電壓和擦除操作時(shí)間的設(shè)置。在Deckbuild 窗口中，啟動(dòng)器件仿真器Atlas，首先進(jìn)行一次直流仿真，得到未進(jìn)行寫(xiě)擦除操作時(shí)初始閾值電壓的大小。通過(guò)對(duì)控制柵加12伏電壓，源端加0伏電壓，漏端加6伏電壓，進(jìn)行第一次寫(xiě)入操作的瞬態(tài)仿真，得到寫(xiě)入操作完成后的浮柵電荷量大小，然后基于第一次寫(xiě)入操作，通過(guò)對(duì)控制柵加0伏電壓，源端加12伏電壓，漏端懸空，進(jìn)行擦除操作的仿真，擦除操作的初始電荷量就是寫(xiě)入操作完成后的浮柵電荷量大小。通過(guò)對(duì)控制柵、源端、漏端和襯底加電壓偏置，對(duì)第一次擦除操作進(jìn)行瞬態(tài)仿真，可以得到浮柵電荷量隨擦除時(shí)間的變化而變化，并利用Extract聲明提取浮柵電荷量大小。接著對(duì)非易失性存儲(chǔ)單元進(jìn)行直流仿真，得到第一次擦除操作之后閾值電壓的大小以及擦除操作完成后的閾值電壓和初始閾值電壓的差值。
[0039]步驟2:在步驟1建立的模型中找到與影響因素對(duì)應(yīng)的模型參數(shù)。本發(fā)明選取非易失性存儲(chǔ)器中數(shù)據(jù)殘留的影響因素包括隧道氧化層厚度、擦除操作中的源電壓大小以及擦除操作時(shí)間。其中，隧道氧化層厚度所對(duì)應(yīng)的模型參數(shù)是干氧熱氧化中擴(kuò)散的總時(shí)間，源電壓所對(duì)應(yīng)的模型參數(shù)是擦除操作中的源電壓，擦除操作時(shí)間所對(duì)應(yīng)的模型參數(shù)是擦除操作中瞬態(tài)仿真總時(shí)間。
[0040]步驟3:利用控制變量法，研究單一影響因素對(duì)非易失性存儲(chǔ)器中數(shù)據(jù)殘留的影響。包括:
[0041]依據(jù)0.18m標(biāo)準(zhǔn)CMOS工藝，研究隧道氧化層厚度對(duì)非易失性存儲(chǔ)器中數(shù)據(jù)殘留的影響時(shí)，擦除操作中的源電壓為12伏，擦除操作時(shí)間為10微妙，干氧熱氧化中擴(kuò)散的總時(shí)間的取值范圍是8.5?20，單位為分鐘，先設(shè)置步長(zhǎng)為0.5分鐘或0.5分鐘的倍數(shù)，取值分別為 8.5、9、9.5、10、10.5、11、12、13、15、20。根據(jù)對(duì)隧道氧化層厚度的要求和仿真結(jié)果縮小模型參數(shù)值的范圍，取值范圍變?yōu)?.5?9.5，單位是分鐘，設(shè)置步長(zhǎng)為<0.5分鐘，取值分別為 8.75、9.095、9.1、9.25、9.4、9.45。
[0042]研究擦除操作中源電壓對(duì)非易失性存儲(chǔ)器中數(shù)據(jù)殘留的影響時(shí)，隧道氧化層厚度為10.003納米，擦除操作時(shí)間為10微妙，源電壓的取值范圍是7?13，單位是伏特，取值分別為7、8、9、10、11、12、13。研究擦除操作時(shí)間對(duì)非易失性存儲(chǔ)器中數(shù)據(jù)殘留的影響時(shí)，隧道氧化層厚度為10.003納米，擦除操作中的源電壓為12伏特，擦除操作時(shí)間的取值范圍是 0.00001?19.85,單位是微秒，取值分別為0.00001、0.00005、0.0001、0.001、0.01、0.1、 0.5、1、5、10、15、17.5、18.5、19.5、19.75、19.8、19.85〇
[0043]研究任一影響因素對(duì)非易失性存儲(chǔ)器中數(shù)據(jù)殘留的影響時(shí)，首先進(jìn)行一次直流仿真，得到未進(jìn)行寫(xiě)擦除操作時(shí)初始閾值電壓的大小，然后進(jìn)行第一次寫(xiě)入操作的瞬態(tài)仿真， 最后進(jìn)行擦除操作的瞬態(tài)和直流仿真，得到擦除操作完成后的浮柵電荷量大小，以及擦除操作完成后的閾值電壓和初始閾值電壓的差值。由下述公式計(jì)算得到浮柵電荷量所對(duì)應(yīng)的浮柵電子數(shù)。
[0044]N=q/_1.602X10-19
[0045]式中，N為浮柵電子數(shù)，單位是個(gè);q為浮柵電荷量，單位為庫(kù)倫。
[0046]研究隧道氧化層厚度對(duì)非易失性存儲(chǔ)器中數(shù)據(jù)殘留的影響時(shí)，經(jīng)過(guò)寫(xiě)擦除操作后，浮柵電子數(shù)隨隧道氧化層厚度的變化情況的仿真結(jié)果如圖4,閾值電壓和初始閾值電壓的差值隨隧道氧化層厚度的變化情況的仿真結(jié)果如圖5。從圖中可以看出，隨著隧道氧化層厚度的減小，浮柵上殘留的電子數(shù)減少，擦除操作后的閾值電壓和初始閾值電壓的差值越小，即非易失性存儲(chǔ)器中的數(shù)據(jù)殘留越少。研究擦除操作中源電壓對(duì)非易失性存儲(chǔ)器中數(shù)據(jù)殘留的影響時(shí)，經(jīng)過(guò)寫(xiě)擦除操作后，浮柵電子數(shù)隨擦除操作中源電壓的變化情況的仿真結(jié)果如圖6,閾值電壓和初始閾值電壓的差值隨擦除操作中源電壓的變化情況的仿真結(jié)果如圖7。從圖中可以看出，隨著擦除操作中源電壓的增大，浮柵上殘留的電子數(shù)減少，擦除操作后的閾值電壓和初始閾值電壓的差值越小，即非易失性存儲(chǔ)器中的數(shù)據(jù)殘留越少。研究擦除操作時(shí)間對(duì)非易失性存儲(chǔ)器中數(shù)據(jù)殘留的影響時(shí)，經(jīng)過(guò)寫(xiě)擦除操作后，浮柵電子數(shù)隨擦除操作時(shí)間的變化情況的仿真結(jié)果如圖8,閾值電壓和初始閾值電壓的差值隨擦除操作時(shí)間的變化情況的仿真結(jié)果如圖9。從圖中可以看出，隨著擦除操作時(shí)間的增大，浮柵上殘留的電子數(shù)減少，擦除操作后的閾值電壓和初始閾值電壓的差值越小，即非易失性存儲(chǔ)器中的數(shù)據(jù)殘留越少。
[0047]步驟4:選取浮柵電子數(shù)殘留最少的模型參數(shù)值。根據(jù)仿真結(jié)果得出，減小隧道氧化層厚度，或增加擦除操作中的源電壓大小，或增加擦除操作時(shí)間，可以使擦除操作后浮柵上殘留的電子數(shù)更少，并且閾值電壓與初始閾值電壓差距越小，恢復(fù)存儲(chǔ)信息的難度會(huì)加大。選取模型參數(shù)值不僅需要使浮柵電子數(shù)殘留減少，還需要滿(mǎn)足非易失性存儲(chǔ)器的性能要求。以擦除操作時(shí)間為例，如果將浮柵上的電子完全移除出來(lái)，即擦除操作后的閾值電壓完全等于初始閾值電壓，需要很長(zhǎng)的時(shí)間，而這個(gè)時(shí)間限制了非易失性存儲(chǔ)器的擦除性能， 因此需要考慮系統(tǒng)的性能要求，以決定擦除操作時(shí)間的長(zhǎng)短。
[0048]綜上，本發(fā)明通過(guò)仿真軟件建模，采用控制變量法逐一研究影響因素對(duì)非易失性存儲(chǔ)器中數(shù)據(jù)殘留的影響，利用改變器件的一些影響因素以減少非易失性存儲(chǔ)器中數(shù)據(jù)殘留。但是本發(fā)明不限工藝，不限影響因素，也不限仿真工具。
【主權(quán)項(xiàng)】
1.一種用于減少非易失性存儲(chǔ)器中數(shù)據(jù)殘留的方法，其特征在于，包括以下步驟:步驟1:利用Silvaco TCAD對(duì)非易失性存儲(chǔ)單元進(jìn)行建模，包括結(jié)構(gòu)模型和電學(xué)特性模 型，其中，結(jié)構(gòu)模型至少包括利用干氧熱氧化形成隧道氧化層；電學(xué)特性模型至少包括擦除 操作中的源電壓和擦除操作時(shí)間的設(shè)置；步驟2:在結(jié)構(gòu)模型和電學(xué)特性模型中確定對(duì)非易失性存儲(chǔ)器中數(shù)據(jù)殘留產(chǎn)生影響的 因素對(duì)應(yīng)的模型參數(shù);其中，隧道氧化層厚度所對(duì)應(yīng)的模型參數(shù)是干氧熱氧化中擴(kuò)散的總 時(shí)間，源電壓所對(duì)應(yīng)的模型參數(shù)是擦除操作中的源電壓，擦除操作時(shí)間所對(duì)應(yīng)的模型參數(shù) 是擦除操作中瞬態(tài)仿真總時(shí)間；步驟3:利用控制變量法，依據(jù)0.lSwii標(biāo)準(zhǔn)CMOS工藝，確定隧道氧化層厚度、擦除操作中 源電壓和擦除操作時(shí)間中任一影響因素對(duì)非易失性存儲(chǔ)器中數(shù)據(jù)殘留的影響，包括:(1)隧道氧化層厚度對(duì)非易失性存儲(chǔ)器中數(shù)據(jù)殘留產(chǎn)生的影響，擦除操作中的源電壓 為12伏，擦除操作時(shí)間為10微妙，干氧熱氧化中擴(kuò)散的總時(shí)間的取值范圍是8.5?9.5，單位 是分鐘，設(shè)置步長(zhǎng)為<0.5分鐘，取值分別為8.5、8.75、9.095、9.1、9.25、9.4、9.45、9.5;(2)擦除操作中的源電壓對(duì)非易失性存儲(chǔ)器中數(shù)據(jù)殘留的影響，隧道氧化層厚度為 10.0003納米，擦除操作時(shí)間為10微妙，源電壓的取值范圍是7?13，單位是伏特，取值分別 為7、8、9、10、11、12、13;(3)擦除操作時(shí)間對(duì)非易失性存儲(chǔ)器中數(shù)據(jù)殘留的影響，隧道氧化層厚度為10.003納 米，擦除操作中的源電壓為12伏特，擦除操作時(shí)間的取值范圍是0.00001?19.85，單位是微 秒，取值分別為0.00001、0.0001、0.001、0.01、0.1、1、10、15、17.5、18.5、19.5、19.75、19.8、 19.85；(4)分別根據(jù)上述(1)、(2)、(3)確定的數(shù)據(jù)重復(fù)進(jìn)行如下操作:首先，進(jìn)行一次直流仿真，得到未進(jìn)行寫(xiě)擦除操作時(shí)初始閾值電壓的大??；然后，進(jìn)行第一次寫(xiě)入操作的瞬態(tài)仿真；最后，進(jìn)行擦除操作的瞬態(tài)和直流仿真，得到擦除操作完成后的浮柵電荷量大小，以及 擦除操作完成后的閾值電壓和初始閾值電壓的差值；由下述公式計(jì)算得到浮柵電荷量所對(duì)應(yīng)的浮柵電子數(shù)；N=q/_1.602X10-19式中，N為浮柵電子數(shù)，單位是個(gè);q為浮柵電荷量，單位為庫(kù)倫；步驟4:通過(guò)減小隧道氧化層厚度，或增加擦除操作中的源電壓，或增加擦除操作時(shí)間 以減小浮柵電子數(shù)，選取浮柵電子數(shù)最小的模型參數(shù)值應(yīng)用于器件的工藝制造過(guò)程和工作 過(guò)程中。
【文檔編號(hào)】G11C16/26GK105957806SQ201610409795
【公開(kāi)日】2016年9月21日
【申請(qǐng)日】2016年6月8日
【發(fā)明人】趙毅強(qiáng), 王佳, 辛睿山, 何家驥, 李雪民
【申請(qǐng)人】天津大學(xué)