專利名稱：Ldmos器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體制造技術(shù)領(lǐng)域，更具體地說，涉及一種LDMOS器件及其制造方法。
背景技術(shù)：
隨著半導體技術(shù)的不斷發(fā)展，LDMOS(橫向雙擴散金屬氧化物半導體場效應(yīng)管，Lateral Double-diffuse M0S)器件由于其具有良好的短溝道特性而被廣泛地應(yīng)用于移動電話中，尤其應(yīng)用在900MHz的蜂窩電話中。隨著移動通信市場(尤其是蜂窩通信市場)的不斷增長，LDMOS器件的制造工藝越來越成熟。
傳統(tǒng)工藝中，LDMOS器件漂移區(qū)上的場氧化層及器件之間的隔離層均采用硅局部氧化(Local Oxidation of Silicon, LOCOS)工藝而形成,所述LOCOS工藝可包括如下步驟(以漂移區(qū)上的場氧化層為例進行說明)I、在硅襯底上用熱氧化方式生長一層薄的二氧化硅，之后在二氧化硅上沉積一層氮化硅。生長二氧化硅的目的是為了避免氮化硅對硅襯底表面造成應(yīng)力損傷。2、在氮化硅上旋涂光刻膠，并用定義漂移區(qū)的掩膜版進行曝光，之后顯影，形成具有漂移區(qū)圖案的光刻膠層。3、以所述具有漂移區(qū)圖案的光刻膠層作掩模進行刻蝕，刻蝕時要保留一定厚度的二氧化硅，避免硅襯底受到損傷。4、利用漂移區(qū)以外的氮化硅作為局部氧化的掩膜生長二氧化硅。所述二氧化硅的厚度可根據(jù)器件的特性而進行選取。由于L0C0S工藝會使得硅襯底表面凹凸不平，因此，不利于高集成度、小線寬集成電路的制造。對于0. 18 μ m及其以下的工藝，器件之間的隔離層不再采用L0C0S工藝來形成，而是采用溝槽填充二氧化娃及化學機械研磨(Chemical Mechanical Polishing, CMP)工藝來形成。采用溝槽填充二氧化硅可以實現(xiàn)硅襯底表面的全局平坦化，以利于后續(xù)的工藝進程。但是，采用這種工藝而形成的LDMOS器件的耐壓均勻性較差。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種LDMOS器件及其制造方法，以達到與0. 18 μ m工藝兼容、提高LDMOS器件耐壓均勻性的目的。為實現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案 一種LDMOS器件制造方法，該方法包括提供基底；在所述基底上依次形成第一氧化娃層和第一氮化娃層；在所述基底上形成漂移區(qū)場氧化層；去除所述第一氮化硅層和第一氧化硅層；在所述基底上依次形成第二氧化硅層和第二氮化硅層；
采用溝槽隔離工藝在所述基底上形成隔離區(qū)氧化層。優(yōu)選的，上述方法中，在所述基底上形成漂移區(qū)場氧化層，具體包括在所述第一氮化硅層上形成具有漂移區(qū)圖案的光刻膠層；以所述具有漂移區(qū)圖案的光刻膠層為掩膜對所述第一氮化硅層和第一氧化硅層進行刻蝕；以漂移區(qū)外的第一氮化硅層為掩膜采用熱氧化生長工藝在基底上形成漂移區(qū)場
氧化層。
優(yōu)選的，上述方法中，采用溝槽隔離工藝在所述基底上形成隔離區(qū)氧化層，具體包括在所述第二氮化硅層上形成具有隔離區(qū)圖案的光刻膠層；以所述具有隔離區(qū)圖案的光刻膠層為掩膜采用刻蝕工藝在基底內(nèi)形成隔離區(qū)溝槽；在所述基底上形成第三氧化硅層，所述第三氧化硅層覆蓋基底表面并填充所述隔離區(qū)溝槽；對所述第三氧化硅層進行化學機械研磨。優(yōu)選的，上述方法中，在所述基底上依次形成第二氧化硅層和第二氮化硅層之后，還包括在所述第二氮化硅層上形成氮氧化硅層。優(yōu)選的，上述方法中，在基底內(nèi)形成隔離區(qū)溝槽的深度為400nm。優(yōu)選的，上述方法中，在基底內(nèi)形成隔離區(qū)溝槽的角度為80° 90°。優(yōu)選的，上述方法中，對所述第一氮化娃層和第一氧化娃層進行刻蝕的角度為85。 90°。 本發(fā)明還提供了一種LDMOS器件，該LDMOS器件包括基底；位于基底上的漂移區(qū)場氧化層；位于基底上的隔離區(qū)氧化層；位于基底上的第二氮化硅層，所述第二氮化硅層覆蓋漂移區(qū)場氧化層，但不覆蓋隔離區(qū)氧化層。優(yōu)選的，上述LDMOS器件中，所述漂移區(qū)場氧化層為N型漂移區(qū)場氧化層或P型漂移區(qū)場氧化層。優(yōu)選的，上述LDMOS器件中，所述漂移區(qū)場氧化層的厚度為200nm。從上述技術(shù)方案可以看出，本發(fā)明所提供的LDMOS器件制造方法包括提供基底；在所述基底上依次形成第一氧化硅層和第一氮化硅層；在所述基底上形成漂移區(qū)場氧化層；去除所述第一氮化硅層和第一氧化硅層；在所述基底上依次形成第二氧化硅層和第二氮化硅層；采用溝槽隔離工藝在所述基底上形成隔離區(qū)氧化層。本發(fā)明所提供的LDMOS器件制造方法，由于采用溝槽隔離工藝在基底上形成了隔離區(qū)氧化層，因此，該制造工藝可與O. 18 μ m工藝兼容，可使基底表面實現(xiàn)全局平坦化。除此之外，本發(fā)明所提供的LDMOS器件制造方法，在基底上形成漂移區(qū)場氧化層后，去除了第一氮化硅層和第一氧化硅層，并重新生長了第二氧化硅層和第二氮化硅層，所重新生長的第二氮化硅層將覆蓋所述漂移區(qū)場氧化層，因此，隔離區(qū)氧化層形成時所進行的化學機械研磨將不會對所述漂移區(qū)場氧化層造成影響，進而使得器件上不同位置處的漂移區(qū)場氧化層的厚度可保持一致，提高了所述漂移區(qū)場氧化層厚度的均勻性，進而可提高LDMOS器件耐壓的均勻性。


為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖I為本發(fā)明實施例所提供的一種LDMOS器件制造方法的流程示意圖；圖2 圖11為本發(fā)明實施例所提供的LDMOS器件制造過程中器件的剖面結(jié)構(gòu)示
意圖。
具體實施例方式下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例。基于本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。正如背景技術(shù)部分所述，LOCOS工藝會使得硅襯底表面凹凸不平，因此，不利于高集成度、小線寬集成電路的制造。對于O. 18μπι及其以下的工藝，器件之間的隔離層不再采用LOCOS工藝來形成，而是采用溝槽填充二氧化硅及CMP工藝(可簡稱溝槽隔離工藝)來形成。但是，溝槽隔離工藝又會使得LDMOS器件的耐壓均勻性變差。發(fā)明人研究發(fā)現(xiàn)，溝槽隔離工藝使LDMOS器件的耐壓均勻性變差的原因在于采用溝槽隔離工藝在器件之間的隔離區(qū)的溝槽內(nèi)填充二氧化硅后，還需要對所述二氧化硅進行CMP工藝，由于之前采用LOCOS工藝形成的漂移區(qū)場氧化層裸露于基底(或襯底)表面，因此，所述CMP工藝過程中將會研磨所述漂移區(qū)場氧化層，使得漂移區(qū)場氧化層的厚度變薄。對于不同位置、不同器件、不同產(chǎn)品處的漂移區(qū)場氧化層的厚度的變化可能不同，從而使不同位置、不同器件、不同產(chǎn)品處的漂移區(qū)場氧化層的厚度不一，而漂移區(qū)場氧化層是用來承受高壓的，故漂移區(qū)場氧化層厚度的不一將導致LDMOS器件耐壓的不均勻?；诖?，本發(fā)明提供了一種LDMOS器件制造方法，該方法包括提供基底；在所述基底上依次形成第一氧化硅層和第一氮化硅層；在所述基底上形成漂移區(qū)場氧化層；去除所述第一氮化娃層和第一氧化娃層；在所述基底上依次形成第二氧化娃層和第二氮化娃層；采用溝槽隔離工藝在所述基底上形成隔離區(qū)氧化層。由上可知，本發(fā)明所提供的LDMOS器件制造方法，采用溝槽隔離工藝在基底上形成隔離區(qū)氧化層，因此能夠使得基底表面實現(xiàn)全局平坦化，故該工藝可制造方法可與O. 18μπι工藝兼容。除此之外，本發(fā)明所提供的LDMOS器件制造方法，在基底上形成漂移區(qū)場氧化層后，去除了第一氮化硅層和第一氧化硅層，并重新生長了第二氧化硅層和第二氮化硅層，所重新生長的第二氮化硅層將覆蓋所述漂移區(qū)場氧化層，因此，隔離區(qū)氧化層形成時所進行的CMP工藝將不會對所述漂移區(qū)場氧化層進行研磨，進而可使不同位置、不同器件、不同產(chǎn)品處的漂移區(qū)場氧化層的厚度保持一致，從而可提高LDMOS器件耐壓的均勻性。
下面結(jié)合附圖具體介紹本發(fā)明所提供的LDMOS器件及其制造方法。參考圖1，圖I為本發(fā)明實施例所提供的一種LDMOS器件制造方法的流程示意圖，該方法具體包括如下步驟步驟SI :提供基底。參考圖2，本實施例中所述基底包括本體層100和外延層101。一般情況下，所述本體層為硅襯底，所述外延層為在硅襯底上形成的具有輕摻雜的硅層。在半導體器件制造過程中，光刻、刻蝕或離子注入等工藝進行時的載體一般均為外延層。本實施例的外延層101中具有深阱區(qū)102。所述深阱區(qū)102 —般通過高能量、大劑量的離子注入工藝形成，深阱區(qū)102可深入外延層101中約Ιμπι左右。在所述深阱區(qū)102內(nèi)可形成LDMOS器件的柵區(qū)、源區(qū)及漏區(qū)，且深阱區(qū)內(nèi)具有漂移區(qū)(圖中未示出)，所述漂移區(qū)位于源區(qū)及漏區(qū)之間，漂移區(qū)一般為輕摻雜區(qū)，漂移區(qū)的存在可提供LDMOS器件的擊穿電壓，同時減小源、漏兩極之間的寄生電容。后續(xù)形成的漂移區(qū)場氧化層即是在漂移區(qū)上方形成。本實施例中所述本體層100為P型硅襯底，所述外延層101為在P型硅襯底上外延生長的P型硅外延層。所述深阱區(qū)102為在外延層101中形成的深摻雜區(qū)，所述深阱區(qū)102可以為N型摻雜，也可以為P型摻雜。圖2中只示出了一個深阱區(qū)。步驟S2 :在所述基底上依次形成第一氧化硅層和第一氮化硅層。參考圖3，采用熱氧化生長工藝在基底的外延層101上形成較薄的第一氧化硅層103,之后米用化學氣相沉積方法在所述第一氧化娃層103上形成第一氮化娃層104。本實施例中所形成的第一氮化硅層104的厚度為150Α,所述第一氮化硅層104用來作為掩膜層。所述第一氧化硅層103可在形成第一氮化硅層104及第一氮化硅層104作為掩膜層的過程中避免基底受到損傷。步驟S3 :在所述基底上形成漂移區(qū)場氧化層。該步驟又可包括如下幾個步驟步驟S31 :在所述第一氮化硅層上形成具有漂移區(qū)圖案的光刻膠層。首先在所述第一氮化硅層上旋涂光刻膠層，然后采用具有漂移區(qū)圖案的掩膜版對所述光刻膠層進行曝光，曝光之后顯影，除去漂移區(qū)上方所對應(yīng)的光刻膠層，即形成了具有漂移區(qū)圖案的光刻膠層。步驟S32 :以所述具有漂移區(qū)圖案的光刻膠層為掩膜對所述第一氮化硅層和第一氧化硅層進行刻蝕。參考圖4，以所述具有漂移區(qū)圖案的光刻膠層為掩膜，采用干法刻蝕工藝依次刻蝕掉漂移區(qū)(圖中未示出)上方的第一氮化硅層104和第一氧化硅層103?？涛g時應(yīng)保留一定厚度的第一氧化硅層103，以避免外延層101表面受到損傷。對所述第一氮化硅層104和第一氧化硅層103進行刻蝕時的角度應(yīng)控制在85° 90°之間，從而形成上寬下窄或上下同寬形狀的槽結(jié)構(gòu)。圖4中示出了上寬下窄的槽結(jié)構(gòu)。對于LDMOS器件中既有N型漂移區(qū)，又有P型漂移區(qū)的情況，可以先進行對應(yīng)N型漂移區(qū)的刻蝕，然后再進行對應(yīng)P型漂移區(qū)的刻蝕?？涛g完成后，去除所述具有漂移區(qū)圖案的光刻膠層。步驟S33 :以漂移區(qū)外的第一氮化硅層為掩膜采用熱氧化生長工藝在基底上形成漂移區(qū)場氧化層。參考圖5，本步驟中以漂移區(qū)外的第一氮化硅層104為掩膜采用熱氧化生長工藝在基底上形成漂移區(qū)場氧化層105。由于熱氧化生長時以漂移區(qū)外的第一氮化硅層104為掩膜，因此，漂移區(qū)之外的區(qū)域不生長氧化層，對應(yīng)漂移區(qū)上的區(qū)域(即圖4中所刻蝕掉第一氮化硅層104和第一氧化硅層103的區(qū)域)生長氧化層，所生長的氧化層稱為漂移區(qū)場氧化層105。所述漂移區(qū)場氧化層105—部分延伸至基底的外延層101內(nèi)，一部分裸露在外延層101外。所形成的漂移區(qū)場氧化層105的厚度要兼顧源漏導通電阻和擊穿電壓的需求，這是由于如果漂移區(qū)場氧化層105較厚，則從器件的源端到漏端所需的路徑就會增加，進而增大了導通電阻；如果漂移區(qū)場氧化層105較薄，則柵場極板對漂移區(qū)的作用加強，使得柵場極板邊緣電勢線彎曲嚴重，進而容易形成大電場，導致?lián)舸╇妷航档汀?
本實施例中所形成的較優(yōu)的漂移區(qū)場氧化層105的厚度為200nm，且漂移區(qū)場氧化層105延伸至外延層101內(nèi)的厚度約為90nm，裸露在外延層101外的厚度約為llOnm。步驟S4 :去除所述第一氮化硅層和第一氧化硅層。漂移區(qū)場氧化層形成后，后續(xù)需要采用溝槽隔離工藝來形成隔離區(qū)氧化層，由于形成隔離區(qū)氧化層的過程中需要進行CMP工藝，而CMP工藝過程會對裸露在外延層外的漂移區(qū)場氧化層造成影響，故本發(fā)明中通過在漂移區(qū)場氧化層上形成保護層(第二氧化硅層)以避免后續(xù)CMP工藝對所述漂移區(qū)場氧化層造成影響。在所述漂移區(qū)場氧化層上形成保護層之前，首先去除所述第一氮化硅層和第一氧
化娃層。在采用相應(yīng)腐蝕液漂洗第一氧化硅層時，所述漂移區(qū)場氧化層也會被相應(yīng)地減薄，這樣有利于平坦化基底表面。步驟S5 :在所述基底上依次形成第二氧化硅層和第二氮化硅層。參考圖6，在所述基底的外延層101上依次形成第二氧化硅層106和第二氮化硅層107。由于漂移區(qū)場氧化層105也是氧化硅層，故在形成第二氧化硅層106時，所述第二氧化硅層106不會覆蓋漂移區(qū)場氧化層105表面。本步驟中形成第二氧化硅層106和第二氮化硅層107的工藝與步驟S2中形成第一氧化硅層和第一氮化硅層的工藝相同，在此不再贅述。步驟S6 :在所述第二氮化硅層上形成氮氧化硅層。參考圖7，通過化學氣相沉積工藝在所述第二氮化硅層107上形成較薄的氮氧化硅層108，所述氮氧化硅層108作為后續(xù)光刻工藝中的抗反射層，避免曝光時傾斜的光線被反射回來照到不需要曝光的光刻膠上形成反射凹槽。步驟S7 :采用溝槽隔離工藝在所述基底上形成隔離區(qū)氧化層。該步驟可包括如下幾個步驟步驟S71 :在所述氮氧化硅層上形成具有隔離區(qū)圖案的光刻膠層。首先在所述氮氧化硅層上旋涂光刻膠層，然后采用具有隔離區(qū)圖案的掩膜版對所述光刻膠層進行曝光，曝光之后顯影，除去隔離區(qū)上方所對應(yīng)的光刻膠層，即形成了具有隔離區(qū)圖案的光刻膠層。步驟S72 :以所述具有隔離區(qū)圖案的光刻膠層為掩膜采用刻蝕工藝在基底內(nèi)形成隔離區(qū)溝槽。參考圖8，以所述具有隔離區(qū)圖案的光刻膠層為掩膜，采用干法刻蝕工藝依次刻蝕掉隔離區(qū)(圖中未示出)上方的氮氧化硅層108、第二氮化硅層107、第二氧化硅層106及部分外延層101，從而在基底的外延層101內(nèi)形成了隔離區(qū)溝槽109。本步驟中形成的隔離區(qū)溝槽109在外延層101中的深度約為400nm，形成隔離區(qū)溝槽109的角度為80° 90°，從而形成上寬下窄或上下寬度相同的溝槽。圖8中示出了上寬下窄形狀的溝槽?？涛g完成后，去除所述具有隔離區(qū)圖案的光刻膠層。步驟S73 :在所述基底上形成第三氧化硅層，所述第三氧化硅層覆蓋基底表面并填充所述隔離區(qū)溝槽。 參考圖9，利用高密度等離子體化學氣相沉積(HDPCVD)方法在所述基底的外延層101上形成第三氧化硅層110，所述第三氧化硅層110覆蓋外延層101表面并填充所述隔離區(qū)溝槽109。步驟S74 :對所述第三氧化硅層進行化學機械研磨。參考圖9，對所述第三氧化硅層110進行CMP。CMP工藝過程中，由于氮氧化硅層108較薄，故可以被研磨掉，研磨過程中以所述第二氮化硅層107作為研磨終點層。在CMP工藝中，由于漂移區(qū)場氧化層105上覆蓋有第二氮化硅層107，故所述漂移區(qū)場氧化層105不會被拋光機的拋光頭所觸碰到，從而使得所述漂移區(qū)場氧化層105的厚度不會變薄，從而可使不同位置、不同器件、不同產(chǎn)品處的漂移區(qū)場氧化層105的厚度保持一致，進而可提高LDMOS器件耐壓的均勻性。參考圖10，CMP工藝后在隔離區(qū)上方形成了隔離區(qū)氧化層111，所述隔離區(qū)氧化層111即為填充所述隔離區(qū)溝槽的氧化硅。之后去除所述第二氮化硅層。本實施例中在所述隔離區(qū)氧化層形成之后，還包括步驟S8 :在所述基底上形成有源器件。參考圖11，首先在基底的外延層101上形成柵介質(zhì)層112和多晶硅柵113，；之后在所述外延層101中的深阱區(qū)102內(nèi)形成淺阱區(qū)114，并在所述淺阱區(qū)114內(nèi)形成源區(qū)(圖中未示出)，在所述外延層101中的深阱區(qū)102內(nèi)形成漏區(qū)(圖中未示出)。其中，所述淺阱區(qū)114與對應(yīng)深阱區(qū)102的摻雜類型相同，所述源區(qū)和漏區(qū)與對應(yīng)深阱區(qū)102的摻雜類型相反。最后在基底上沉積介質(zhì)層(圖中未示出)，并在介質(zhì)層中形成相應(yīng)的通孔，在所述相應(yīng)通孔中引入金屬可將所述多晶硅柵113、源區(qū)和漏區(qū)與相應(yīng)的柵極G、源極S和漏極D相連。所述多晶硅柵113延伸至漂移區(qū)場氧化層105上的部分充當柵場板，所述柵場板可弱化漂移區(qū)的表面電場，有利于提高器件的擊穿電壓。本發(fā)明所提供的LDMOS器件制造方法，用于隔離低壓邏輯器件的隔離區(qū)氧化層采用溝槽隔離工藝來形成，因此，該制造方法可與O. 18 μ m工藝兼容。另外，在形成漂移區(qū)場氧化層后，去除了第一氮化硅層和第一氧化硅層，并重新生長了第二氧化硅層和第二氮化硅層，重新生長的第二氧化硅層和第二氮化硅層為后續(xù)形成隔離區(qū)氧化層做準備，由于重新生長的第二氮化硅層覆蓋漂移區(qū)場氧化層，因此，在形成隔離區(qū)氧化層時所進行的CMP工藝不會對所述漂移區(qū)場氧化層造成影響，進而可使不同位置、不同器件、不同產(chǎn)品處的漂移區(qū)場氧化層的厚度保持一致，最終提高LDMOS器件耐壓的均勻性。以上詳細描述了本發(fā)明所提供的LDMOS器件的制造方法，下面介紹本發(fā)明所提供的LDMOS器件。參考圖9，本發(fā)明所提供的LDMOS器件包括基底，所述基底包括本體層100和位于本體層100上的外延層101，且外延層101內(nèi)具有深阱區(qū)102，所述深阱區(qū)102內(nèi)具有漂移區(qū)(圖中未示出)；位于所述漂移區(qū)上的漂移區(qū)場氧化層105 ;位于外延層101上的隔離區(qū)氧化層(圖中填充隔離區(qū)溝槽109的第三氧化硅層110);位于外延層101上的第二氮化硅層107，所述第二氮化硅層107覆蓋漂移區(qū)場氧化層105，但不覆蓋隔離區(qū)氧化層。本實施例中所述漂移區(qū)場氧化層105可以為N型漂移區(qū)場氧化層，也可以為P型漂移區(qū)場氧化層。較優(yōu)的，所述漂移區(qū)場氧化層105的厚度為200nm。本發(fā)明所提供的LDMOS器件，由于在漂移區(qū)場氧化層上覆蓋有第二氮化硅層，因此，形成隔離區(qū)氧化層時所進行的CMP工藝不會對所述漂移區(qū)場氧化層造成影響，進而可 提高LDMOS器件耐壓的均勻性。本發(fā)明實施例中對LDMOS器件及其制造方法的描述各有側(cè)重點，對于各實施例中的相關(guān)、相似之處可相互參考。需要說明的是，在本文中，諸如第一和第二等之類的關(guān)系術(shù)語僅僅用來將一個實體或者操作與另一個實體或操作區(qū)分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關(guān)系或者順序。而且，術(shù)語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設(shè)備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設(shè)備
所固有的要素。在沒有更多限制的情況下，由語句“包括一個......”限定的要素，并不排
除在包括所述要素的過程、方法、物品或者設(shè)備中還存在另外的相同要素。對所公開的實施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對這些實施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實施例中實現(xiàn)。因此，本發(fā)明將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。
權(quán)利要求
1.一種LDMOS器件制造方法，其特征在于，包括 提供基底； 在所述基底上依次形成第一氧化娃層和第一氮化娃層； 在所述基底上形成漂移區(qū)場氧化層； 去除所述第一氮化娃層和第一氧化娃層； 在所述基底上依次形成第二氧化硅層和第二氮化硅層； 采用溝槽隔離工藝在所述基底上形成隔離區(qū)氧化層。
2.根據(jù)權(quán)利要求I所述的方法，其特征在于，在所述基底上形成漂移區(qū)場氧化層，具體包括 在所述第一氮化硅層上形成具有漂移區(qū)圖案的光刻膠層； 以所述具有漂移區(qū)圖案的光刻膠層為掩膜對所述第一氮化硅層和第一氧化硅層進行刻蝕； 以漂移區(qū)外的第一氮化硅層為掩膜采用熱氧化生長工藝在基底上形成漂移區(qū)場氧化層。
3.根據(jù)權(quán)利要求I所述的方法，其特征在于，采用溝槽隔離工藝在所述基底上形成隔離區(qū)氧化層，具體包括 在所述第二氮化硅層上形成具有隔離區(qū)圖案的光刻膠層； 以所述具有隔離區(qū)圖案的光刻膠層為掩膜采用刻蝕工藝在基底內(nèi)形成隔離區(qū)溝槽；在所述基底上形成第三氧化硅層，所述第三氧化硅層覆蓋基底表面并填充所述隔離區(qū)溝槽； 對所述第三氧化硅層進行化學機械研磨。
4.根據(jù)權(quán)利要求I所述的方法，其特征在于，在所述基底上依次形成第二氧化硅層和第二氮化硅層之后，還包括 在所述第二氮化硅層上形成氮氧化硅層。
5.根據(jù)權(quán)利要求3所述的方法，其特征在于，在基底內(nèi)形成隔離區(qū)溝槽的深度為400nmo
6.根據(jù)權(quán)利要求5所述的方法，其特征在于，在基底內(nèi)形成隔離區(qū)溝槽的角度為80。 90°。
7.根據(jù)權(quán)利要求2所述的方法，其特征在于，對所述第一氮化硅層和第一氧化硅層進行刻蝕的角度為85° 90°。
8.一種LDMOS器件，其特征在于，包括 基底； 位于基底上的漂移區(qū)場氧化層； 位于基底上的隔離區(qū)氧化層； 位于基底上的第二氮化硅層，所述第二氮化硅層覆蓋漂移區(qū)場氧化層，但不覆蓋隔離區(qū)氧化層。
9.根據(jù)權(quán)利要求8所述的LDMOS器件，其特征在于，所述漂移區(qū)場氧化層為N型漂移區(qū)場氧化層或P型漂移區(qū)場氧化層。
10.根據(jù)權(quán)利要求8所述的LDMOS器件，其特征在于，所述漂移區(qū)場氧化層的厚度為20nm
全文摘要
本發(fā)明實施例公開了一種LDMOS器件及其制造方法。所述LDMOS器件制造方法包括提供基底；在所述基底上依次形成第一氧化硅層和第一氮化硅層；在所述基底上形成漂移區(qū)場氧化層；去除所述第一氮化硅層和第一氧化硅層；在所述基底上依次形成第二氧化硅層和第二氮化硅層；采用溝槽隔離工藝在所述基底上形成隔離區(qū)氧化層。本發(fā)明所提供的LDMOS器件制造方法，不僅可實現(xiàn)與0.18μm的工藝兼容，而且還能提高LDMOS器件耐壓的均勻性。
文檔編號H01L21/336GK102931089SQ201110228658
公開日2013年2月13日 申請日期2011年8月10日 優(yōu)先權(quán)日2011年8月10日
發(fā)明者韓廣濤, 孫貴鵬, 林峰, 馬春霞, 黃楓, 任剛 申請人:無錫華潤上華半導體有限公司