專利名稱：Ldmos器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，更具體地說，涉及一種LDMOS器件及其制造方法。
背景技術(shù)：
隨著半導(dǎo)體技術(shù)的不斷發(fā)展，LDMOS(橫向雙擴(kuò)散金屬氧化物半導(dǎo)體場效應(yīng)管， Lateral Double-diffuse M0S)器件由于其具有良好的短溝道特性而被廣泛地應(yīng)用于移動電話中，尤其應(yīng)用在900MHz的蜂窩電話中。隨著移動通信市場(尤其是蜂窩通信市場)的不斷增長，LDMOS器件的制造工藝越來越成熟。傳統(tǒng)工藝中，LDMOS器件的形成過程包括在基底上形成漂移區(qū)及有源區(qū)。其中， 在漂移區(qū)上方一般采用硅局部氧化(Local Oxidation of Silicon, LOCOS)工藝形成場氧化層作為隔離層，具體包括如下步驟1、在硅襯底上用熱氧化方式生長一層薄的二氧化硅，之后在二氧化硅上沉積一層氮化硅。生長二氧化硅的目的是為了避免氮化硅對硅襯底表面造成應(yīng)力損傷。2、在氮化硅上旋涂光刻膠，并用定義漂移區(qū)的掩膜版進(jìn)行曝光，之后顯影，形成具有漂移區(qū)圖案的光刻膠層。3、以所述具有漂移區(qū)圖案的光刻膠層作掩模進(jìn)行刻蝕，刻蝕時要保留一定厚度的二氧化硅，避免硅襯底受到損傷。4、利用漂移區(qū)以外的氮化硅作為局部氧化的掩膜生長二氧化硅。所述二氧化硅的厚度可根據(jù)器件的特性而進(jìn)行選取。上述工藝過程中，在第4步中進(jìn)行局部氧化時，生長的二氧化硅會橫向擴(kuò)散，從而在氮化硅掩膜層的邊緣附近形成“鳥嘴”區(qū)域，“鳥嘴”的長度將侵占器件溝道區(qū)的長度， 從而不利于器件尺寸的進(jìn)一步縮小。一般情況下，在漂移區(qū)上方采用L0C0S工藝形成場氧化層適用于0. 25 μ m以上的工藝中，隨著器件尺寸的進(jìn)一步縮小，尤其對于0. 18 μ m及 0. 18μπι以下的工藝中，采用上述工藝形成場氧化層作為隔離層已不能滿足要求。除此之外，上述工藝中，漂移區(qū)上方所形成的場氧化層，其約50%的厚度是高于襯底的，因此，在漂移區(qū)上方形成一個高臺階。在后續(xù)進(jìn)行化學(xué)機(jī)械研磨(Chemical Mechanical Polishing,CMP)時，由于所述高臺階的存在，導(dǎo)致漂移區(qū)附近的二氧化硅研磨不凈，造成工藝缺陷。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種LDMOS器件及其制造方法，該方法適用于0. 18 μ m及 0. 18 μ m以下的工藝中，且通過該方法制造的LDMOS器件，能獲得平坦的器件表面，降低了
工藝缺陷。為實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案一種LDMOS器件制造方法，所述方法包括
提供基底，所述基底包括本體層、外延層及位于外延層中的深阱區(qū)；在所述外延層上依次形成隔離介質(zhì)層及硬掩膜層；采用具有漂移區(qū)圖案的掩膜版在所述外延層中的深阱區(qū)內(nèi)形成淺溝槽；在所述淺溝槽內(nèi)形成淺溝槽介質(zhì)層。優(yōu)選的，在所述外延層上依次形成隔離介質(zhì)層及硬掩膜層之后，還包括在所述硬掩膜層上形成抗反射層。優(yōu)選的，采用具有漂移區(qū)圖案的掩膜版在所述外延層中的深阱區(qū)內(nèi)形成淺溝槽， 具體包括在所述抗反射層上形成光刻膠層；采用具有漂移區(qū)圖案的掩膜版在所述抗反射層上形成具有漂移區(qū)圖案的光刻膠層；以所述具有漂移區(qū)圖案的光刻膠層為掩膜在所述外延層中的深阱區(qū)內(nèi)形成淺溝槽。優(yōu)選的，在所述外延層中的深阱區(qū)內(nèi)形成淺溝槽的深度為lOOnm。優(yōu)選的，在所述外延層中的深阱區(qū)內(nèi)形成淺溝槽的角度為80° 90°。優(yōu)選的，采用具有漂移區(qū)圖案的掩膜版在所述外延層中的深阱區(qū)內(nèi)形成淺溝槽之后，還包括在所述外延層中形成隔離低壓器件的深溝槽。優(yōu)選的，所述位于外延層中的深阱區(qū)為N型摻雜或P型摻雜。本發(fā)明還提供了一種LDMOS器件，該器件包括基底，所述基底包括本體層、外延層及位于外延層中的深阱區(qū)；位于所述深阱區(qū)中的淺溝槽介質(zhì)層。優(yōu)選的，所述淺溝槽介質(zhì)層的深度為lOOnm。優(yōu)選的，所述淺溝槽介質(zhì)層的角度為80° 90°。從上述技術(shù)方案可以看出，本發(fā)明所提供的LDMOS器件制造方法包括提供基底， 所述基底包括本體層、外延層及位于外延層中的深阱區(qū)；在所述外延層上依次形成隔離介質(zhì)層及硬掩膜層；采用具有漂移區(qū)圖案的掩膜版在所述外延層中的深阱區(qū)內(nèi)形成淺溝槽； 在所述淺溝槽內(nèi)形成淺溝槽介質(zhì)層。本發(fā)明所提供的方法首先在深阱區(qū)內(nèi)的漂移區(qū)上方形成淺溝槽，進(jìn)而在所述淺溝槽內(nèi)形成淺溝槽介質(zhì)層，相比傳統(tǒng)方法中的LOCOS工藝，本發(fā)明所提供的方法適用于0. 18 μ m或0. 18 μ m以下的工藝；且在漂移區(qū)上方形成淺溝槽介質(zhì)層后不會形成臺階，進(jìn)而在后續(xù)進(jìn)行CMP時，可以實(shí)現(xiàn)基底表面的全局平坦化，減小了工藝缺陷的發(fā)生。


為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖1為本發(fā)明實(shí)施例所提供的一種LDMOS器件的制造方法流程圖；圖2為本發(fā)明實(shí)施例所提供的另一種LDMOS器件的制造方法流程圖3 圖7為本發(fā)明實(shí)施例所提供的LDMOS器件制造過程中的剖面結(jié)構(gòu)示意圖；圖8為本發(fā)明實(shí)施例所提供的一種LDMOS器件的剖面結(jié)構(gòu)示意圖。
具體實(shí)施例方式為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施方式
做詳細(xì)的說明。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實(shí)施例的限制。其次，本發(fā)明結(jié)合示意圖進(jìn)行詳細(xì)描述，在詳述本發(fā)明實(shí)施例時，為便于說明，表示器件結(jié)構(gòu)的剖面圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應(yīng)限制本發(fā)明保護(hù)的范圍。此外，在實(shí)際制作中應(yīng)包含長度、寬度及深度的三維空間尺寸。實(shí)施例一正如背景技術(shù)部分所述，LDMOS器件制造過程中，在漂移區(qū)上方常采用LOCOS工藝形成場氧化層，所述場氧化層一般作為有源區(qū)器件(多為高壓器件)的隔離層。而采用 LOCOS工藝形成的場氧化層，由于“鳥嘴”效應(yīng)的限制使得其很難應(yīng)用于0. 18μπι&0. 18 μ m 以下的工藝中；且在漂移區(qū)上方形成場氧化層后，所述場氧化層的厚度約有一半高于襯底表面，故形成一個臺階，該臺階的存在使得后續(xù)CMP工藝不能平坦化基底，造成工藝缺陷?；诖?，本發(fā)明提供一種LDMOS器件制造方法，參考圖1，所述方法具體包括如下步驟步驟Sl 提供基底，所述基底包括本體層、外延層及位于外延層中的深阱區(qū)。所述基底包括本體層和外延層，一般情況下，所述本體層為硅襯底，所述外延層為在硅襯底上形成的具有輕摻雜的硅層。在半導(dǎo)體器件制造過程中，光刻、刻蝕或離子注入等工藝進(jìn)行時的載體一般均為外延層。本步驟中所述外延層中具有深阱區(qū)，所述深阱區(qū)一般通過高能量、大劑量的離子注入工藝形成，深阱區(qū)可深入外延層中約一微米左右。在所述深阱區(qū)內(nèi)可形成LDMOS器件的柵區(qū)、源區(qū)及漏區(qū)。步驟S2 在所述外延層上依次形成隔離介質(zhì)層及硬掩膜層。具體實(shí)施過程中，首先對基底表面進(jìn)行漂洗、甩干，之后在基底表面的外延層上形成隔離介質(zhì)層。所述隔離介質(zhì)層一般為氧化層，隔離介質(zhì)層的厚度約為150A左右。所述隔離介質(zhì)層可在高溫氧化設(shè)備中形成。在所述隔離介質(zhì)層上形成硬掩膜層，本實(shí)施例中所述硬掩膜層為氮化硅(Si3N4) 層。所述氮化硅層的具體形成過程為將具有隔離介質(zhì)層的基底放入高溫(約750°C )的低壓化學(xué)氣相沉積(LPCVD)設(shè)備中，向該設(shè)備腔體中通入氨氣和二氯硅烷，所述氨氣和二氯硅烷發(fā)生反應(yīng)，在所述隔離介質(zhì)層上形成一薄層氮化硅。所述氮化硅層在后續(xù)步驟中不僅可作為堅(jiān)固的掩膜層，而且可在CMP工藝中充當(dāng)拋光阻擋層。步驟S3 采用具有漂移區(qū)圖案的掩膜版在所述外延層中的深阱區(qū)內(nèi)形成淺溝槽。此步驟為光刻工藝過程。首先在所述硬掩膜層上旋涂光刻膠層，接著利用具有漂移區(qū)圖案的掩膜版對所述光刻膠層進(jìn)行曝光，曝光之后顯影，除去漂移區(qū)上方的光刻膠，然后采用干法刻蝕工藝刻蝕掉漂移區(qū)上方的膜層，所述刻蝕的膜層依次有硬掩膜層、隔離介質(zhì)層及基底上的外延層(刻蝕外延層的厚度較淺)，最終在所述漂移區(qū)(位于外延層的深阱區(qū)內(nèi))上方形成淺溝槽。通過控制刻蝕時間控制形成淺溝槽的深度為IOOnm左右，所述淺溝槽傾斜的側(cè)壁與基底表面成80° 90°角。步驟S4 在所述淺溝槽內(nèi)形成淺溝槽介質(zhì)層?？赏ㄟ^LPCVD方法在所述淺溝槽內(nèi)形成淺溝槽介質(zhì)層，所述淺溝槽介質(zhì)層一般為氧化物層，該氧化物層作為有源區(qū)各器件的隔離層。由上可知，本發(fā)明所提供的LDMOS器件制造方法，擯棄傳統(tǒng)工藝中采用LOCOS工藝在漂移區(qū)上方形成場氧化層作為隔離層，而是采用在漂移區(qū)上方的外延層中形成淺溝槽， 進(jìn)而在所述淺溝槽內(nèi)形成淺溝槽介質(zhì)層作為隔離層。這種在漂移區(qū)上方開槽，并在槽內(nèi)填充介質(zhì)層的方法，能夠制作出關(guān)鍵尺寸為0. 18 μ m或0. 18 μ m以下的LDMOS器件；且通過該方法制造LDMOS器件，在后續(xù)CMP工藝中能夠?qū)崿F(xiàn)基底表面的全局平坦化，不會殘留高于基底表面的淺溝槽介質(zhì)層，進(jìn)而減小了工藝缺陷的產(chǎn)生。實(shí)施例二下面以一具體實(shí)施例詳細(xì)闡述本發(fā)明所提供的LDMOS器件制造方法，參考圖2，所述方法具體包括如下步驟步驟Sll 提供基底，所述基底包括本體層、外延層及位于外延層中的深阱區(qū)。本實(shí)施例中所述“外延層中”是指由外延層表面向下延伸的一定深度的區(qū)域，該區(qū)域?qū)儆谕庋訉拥囊徊糠?；所述“外延層上”是指由外延層表面向上的區(qū)域，該區(qū)域不屬于外延層本身，其它描述所表示的意思也可以此類推。參考圖3，圖中示出了本體層100，位于本體層100上的外延層101及位于外延層 101中的深阱區(qū)102。本實(shí)施例中所述本體層100為P型硅襯底，所述外延層101為在P型硅襯底上外延生長的P型硅外延層。所述深阱區(qū)102為在外延層101中形成的深摻雜區(qū)，所述深阱區(qū) 102可以為N型摻雜，也可以為P型摻雜。步驟S12 在所述外延層上依次形成隔離介質(zhì)層、硬掩膜層及抗反射層。參考圖4，采用熱生長工藝或沉積工藝在所述外延層101上依次形成隔離介質(zhì)層 103、硬掩膜層104及抗反射層105。本實(shí)施例中所述隔離介質(zhì)層103為氧化硅，厚度約為 150A,隔離介質(zhì)層103將作為隔離層保護(hù)有源區(qū)在去掉硬掩膜層104的過程中免受化學(xué)玷污。所述硬掩膜層104為氮化硅層，硬掩膜層104不僅可以作為堅(jiān)固的掩膜層，而且還在后續(xù)CMP工藝中作為研磨終點(diǎn)層。所述抗反射層105為氮氧化硅(SION)層，抗反射層105 — 般較薄，其主要是避免曝光時傾斜的光線被反射回來照到不需要曝光的光刻膠上形成反射凹槽。步驟S13 采用具有漂移區(qū)圖案的掩膜版在所述外延層中的深阱區(qū)內(nèi)形成淺溝槽。該步驟又可包括如下幾個步驟步驟S131 在所述抗反射層上形成光刻膠層。步驟S132 采用具有漂移區(qū)圖案的掩膜版在所述抗反射層上形成具有漂移區(qū)圖案的光刻膠層。
采用具有漂移區(qū)圖案的掩膜版對所述光刻膠層進(jìn)行曝光，曝光之后顯影，除去漂移區(qū)上方所對應(yīng)的光刻膠，即形成具有漂移區(qū)圖案的光刻膠層。步驟S133 以所述具有漂移區(qū)圖案的光刻膠層為掩膜在所述外延層中的深阱區(qū)內(nèi)形成淺溝槽。參考圖5，以所述具有漂移區(qū)圖案的光刻膠層為掩膜，采用干法刻蝕工藝依次刻蝕掉抗反射層105、硬掩膜層104、隔離介質(zhì)層103和部分外延層101，在所述外延層中101的深阱區(qū)102內(nèi)形成第一淺溝槽106和第二淺溝槽107。第一淺溝槽106和第二淺溝槽107 之外區(qū)域的膜層由于被光刻膠所保護(hù)，故不會被刻蝕掉。所形成淺溝槽的深度應(yīng)兼顧源漏導(dǎo)通電阻和擊穿電壓的需求，這是由于如果淺溝槽較深，則從器件的源端到漏端所需的路徑增加，進(jìn)而增大了導(dǎo)通電阻；如果淺溝槽較淺，則柵場極板對漂移區(qū)的作用加強(qiáng)，使得柵場極板邊緣電勢線彎曲嚴(yán)重，進(jìn)而容易形成大電場，導(dǎo)致?lián)舸╇妷航档汀Ｔ诎l(fā)明人的多次實(shí)驗(yàn)研究下，得出了較優(yōu)的淺溝槽深度，即控制第一淺溝槽106 和第二淺溝槽107在外延層101中的深度為IOOnm左右。除此之外，控制第一淺溝槽106 和第二淺溝槽107的側(cè)壁與外延層101表面形成的夾角為80° 90°。第一淺溝槽106和第二淺溝槽107形成之后，去除所述光刻膠層。步驟S14 在所述外延層中形成隔離低壓器件的深溝槽。同步驟S13中形成淺溝槽的工藝類似，在所述外延層中形成隔離低壓器件的深溝槽?？刂扑龈綦x低壓器件的深溝槽在外延層中的深度為400nm左右，且所述隔離低壓器件的深溝槽的側(cè)壁與外延層表面所形成的夾角也在80° 90°之間。本實(shí)施例中采用先形成淺溝槽再形成深溝槽的原因?yàn)樵谛纬缮顪喜蹠r，首先需要在所述抗反射層上旋涂光刻膠層，該光刻膠層還覆蓋于第一淺溝槽和第二淺溝槽的底部，之后去除所述光刻膠比較容易；如果先形成深溝槽再形成淺溝槽，則覆蓋于深溝槽底部的光刻膠不易被去除。步驟S15 在所述淺溝槽內(nèi)和深溝槽內(nèi)分別形成淺溝槽介質(zhì)層和深溝槽介質(zhì)層。當(dāng)所述淺溝槽和深溝槽形成后，利用高密度等離子體化學(xué)氣相沉積(HDPCVD)方法在所述基底上形成溝槽介質(zhì)層，之后對所述溝槽介質(zhì)層進(jìn)行CMP。CMP工藝過程中，由于抗反射層較薄，故可以被研磨掉，此時，所述硬掩膜層作為研磨終點(diǎn)層。CMP之后去除所述硬掩膜層。參考圖6，圖中示出了位于漂移區(qū)上方的第一淺溝槽介質(zhì)層108和第二淺溝槽介質(zhì)層109的厚度(從淺溝槽的底部至外延層的表面)均為lOOnm，用于隔離低壓器件的第一深溝槽介質(zhì)層110和第二深溝槽介質(zhì)層111的厚度(從深溝槽的底部至外延層的表面)均為400nm。圖中沒有示出隔離氧化層及高于外延層表面的溝槽介質(zhì)層。本實(shí)施例中在所述淺溝槽介質(zhì)層和深溝槽介質(zhì)層形成之后，還包括步驟S16 在所述外延層中形成有源器件。在所述外延層中形成第一柵區(qū)和第二柵區(qū)，所述第一柵區(qū)和第二柵區(qū)的形成過程為在所述外延層上依次形成柵介質(zhì)層和柵極，所述柵介質(zhì)層可以為氧化硅，也可以為高介電常數(shù)材料，如SrTi03、HfO2或^O2等，所述柵極材料可以為多晶硅或金屬等。采用具有柵區(qū)圖案的掩膜版通過光刻工藝刻蝕掉柵區(qū)以外的柵介質(zhì)層和柵極，進(jìn)而形成第一柵區(qū)和第二柵區(qū)。柵區(qū)形成之后通過離子注入工藝形成源區(qū)和漏區(qū)。參考圖7，在所述外延層101中的深阱區(qū)102內(nèi)形成與深阱區(qū)102摻雜類型相同的第一淺阱區(qū)112和第二淺阱區(qū)113。在所述第一淺阱區(qū)112和第二淺阱區(qū)113內(nèi)形成第一源區(qū)和第二源區(qū)(圖中未示出)，在所述外延層101中的深阱區(qū)102內(nèi)形成漏區(qū)(圖中未示出)。所述第一源區(qū)、第二源區(qū)和漏區(qū)均與所述深阱區(qū)102的摻雜類型相反。當(dāng)所述深阱區(qū)102為N型摻雜時，所述第一淺阱區(qū)112和第二淺阱區(qū)113也為N型摻雜，所述第一源區(qū)、第二源區(qū)和漏區(qū)均為P型摻雜，此時，形成的LDMOS器件為P型LDMOS ； 當(dāng)所述深阱區(qū)102為P型摻雜時，所述第一淺阱區(qū)112和第二淺阱區(qū)113也為P型摻雜，所述第一源區(qū)、第二源區(qū)和漏區(qū)均為N型摻雜，此時，形成的LDMOS器件為N型LDM0S。之后可分別在柵區(qū)、源區(qū)和漏區(qū)上沉積介質(zhì)層，并在各介質(zhì)層中形成相應(yīng)的通孔， 在所述相應(yīng)通孔中引入金屬可將所述柵區(qū)、源區(qū)和漏區(qū)與相應(yīng)的柵極、源極和漏極相連。從上述實(shí)施例可以看出，本發(fā)明所提供的LDMOS器件制造方法，通過在漂移區(qū)上方形成淺溝槽，并在淺溝槽內(nèi)形成淺溝槽介質(zhì)層，利用所述淺溝槽介質(zhì)層作為隔離各高壓器件的隔離層。此種工藝克服了 LOCOS工藝中易于出現(xiàn)的“鳥嘴”效應(yīng)，從而可生產(chǎn)出關(guān)鍵尺寸為0. 18 μ m或0. 18 μ m以下的器件，使得LDMOS器件的面積進(jìn)一步縮小，可提高產(chǎn)品的市場競爭力。除此之外，本發(fā)明所提供的LDMOS器件制造方法，能夠在后續(xù)進(jìn)行CMP工藝時， 實(shí)現(xiàn)基底表面的全局平坦化，減小了工藝缺陷的產(chǎn)生。實(shí)施例三本發(fā)明還提供了一種LDMOS器件，參考圖8，所述LDMOS器件包括基底，所述基底包括本體層100、外延層101及位于外延層101中的深阱區(qū)102 ；位于所述深阱區(qū)102中的第一淺溝槽介質(zhì)層108和第二淺溝槽介質(zhì)層109。所述第一淺溝槽介質(zhì)層108和第二淺溝槽介質(zhì)層109的深度均為lOOnm，且所述第一淺溝槽介質(zhì)層108和第二淺溝槽介質(zhì)層109的側(cè)壁與外延層101表面的夾角為80° 90°。本發(fā)明實(shí)施例中所述第一淺溝槽介質(zhì)層108和第二淺溝槽介質(zhì)層109的形成過程為首先在所述外延層101上依次形成隔離介質(zhì)層、硬掩膜層和抗反射層，然后采用具有漂移區(qū)圖案的掩膜版在漂移區(qū)上方形成第一淺溝槽和第二淺溝槽，最后在所述第一淺溝槽和第二淺溝槽內(nèi)填充介質(zhì)層，并進(jìn)行CMP工藝。本實(shí)施例所提供的LDMOS器件還包括用于隔離低壓器件的第一深溝槽介質(zhì)層 110和第二深溝槽介質(zhì)層111，位于外延層101中的深阱區(qū)102內(nèi)的第一淺阱區(qū)112和第二淺阱區(qū)113，分別位于第一淺阱區(qū)112和第二淺阱區(qū)113內(nèi)的第一源區(qū)和第二源區(qū)(圖中未示出)，位于所述外延層101中的深阱區(qū)102內(nèi)的第一柵區(qū)、第二柵區(qū)和漏區(qū)(圖中均未示出)。各柵區(qū)、源區(qū)和漏區(qū)通過金屬引線分別和柵極G、源極S和漏極D相連。本發(fā)明實(shí)施例所提供的LDMOS器件，由于在漂移區(qū)上方形成了淺溝槽介質(zhì)層，且所述淺溝槽介質(zhì)層的深度控制在IOOnm左右，淺溝槽介質(zhì)層側(cè)壁與外延層表面的夾角為 80° 90°，因此，能夠獲得高壓器件低的漂移區(qū)電阻及高的擊穿電壓。除此之外，還能克服傳統(tǒng)工藝中場氧化層引起臺階進(jìn)而與后續(xù)CMP工藝不兼容的問題，且消除了傳統(tǒng)工藝中場氧化層所引起的“鳥嘴”效應(yīng)，使得器件溝道尺寸進(jìn)一步減小，可以生產(chǎn)出關(guān)鍵尺寸為0. 18 μ m或0. 18 μ m以下的LDMOS器件。需要說明的是，在本文中，諸如第一和第二等之類的關(guān)系術(shù)語僅僅用來將一個實(shí)體或者操作與另一個實(shí)體或操作區(qū)分開來，而不一定要求或者暗示這些實(shí)體或操作之間存在任何這種實(shí)際的關(guān)系或者順序。而且，術(shù)語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設(shè)備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設(shè)備
所固有的要素。在沒有更多限制的情況下，由語句“包括一個......”限定的要素，并不排
除在包括所述要素的過程、方法、物品或者設(shè)備中還存在另外的相同要素。本說明書中各個實(shí)施例采用遞進(jìn)的方式描述，每個實(shí)施例重點(diǎn)說明的都是與其他實(shí)施例的不同之處，相關(guān)之處可互相參考。對所公開的實(shí)施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。 對這些實(shí)施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實(shí)施例中實(shí)現(xiàn)。因此，本發(fā)明將不會被限制于本文所示的這些實(shí)施例，而是要符合與本文所公開的原理和新穎特點(diǎn)相一致的最寬的范圍。
權(quán)利要求
1.一種LDMOS器件制造方法，其特征在于，包括提供基底，所述基底包括本體層、外延層及位于外延層中的深阱區(qū)；在所述外延層上依次形成隔離介質(zhì)層及硬掩膜層；采用具有漂移區(qū)圖案的掩膜版在所述外延層中的深阱區(qū)內(nèi)形成淺溝槽；在所述淺溝槽內(nèi)形成淺溝槽介質(zhì)層。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，在所述外延層上依次形成隔離介質(zhì)層及硬掩膜層之后，還包括在所述硬掩膜層上形成抗反射層。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，采用具有漂移區(qū)圖案的掩膜版在所述外延層中的深阱區(qū)內(nèi)形成淺溝槽，具體包括在所述抗反射層上形成光刻膠層；采用具有漂移區(qū)圖案的掩膜版在所述抗反射層上形成具有漂移區(qū)圖案的光刻膠層；以所述具有漂移區(qū)圖案的光刻膠層為掩膜在所述外延層中的深阱區(qū)內(nèi)形成淺溝槽。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于，在所述外延層中的深阱區(qū)內(nèi)形成淺溝槽的深度為lOOnm。
5.根據(jù)權(quán)利要求3所述的方法，其特征在于，在所述外延層中的深阱區(qū)內(nèi)形成淺溝槽的角度為80° 90°。
6.根據(jù)權(quán)利要求1所述的方法，其特征在于，采用具有漂移區(qū)圖案的掩膜版在所述外延層中的深阱區(qū)內(nèi)形成淺溝槽之后，還包括在所述外延層中形成隔離低壓器件的深溝槽。
7.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述位于外延層中的深阱區(qū)為N型摻雜或 P型摻雜。
8.一種LDMOS器件，其特征在于，包括基底，所述基底包括本體層、外延層及位于外延層中的深阱區(qū)；位于所述深阱區(qū)中的淺溝槽介質(zhì)層。
9.根據(jù)權(quán)利要求7所述的LDMOS器件，其特征在于，所述淺溝槽介質(zhì)層的深度為 IOOnm0
10.根據(jù)權(quán)利要求8所述的LDMOS器件，其特征在于，所述淺溝槽介質(zhì)層的角度為 80° 90° 。
全文摘要
本發(fā)明實(shí)施例公開了一種LDMOS器件及其制造方法。所述方法包括提供基底，所述基底包括本體層、外延層及位于外延層中的深阱區(qū)；在所述外延層上依次形成隔離介質(zhì)層及硬掩膜層；采用具有漂移區(qū)圖案的掩膜版在所述外延層中的深阱區(qū)內(nèi)形成淺溝槽；在所述淺溝槽內(nèi)形成淺溝槽介質(zhì)層。本發(fā)明所提供的LDMOS器件制造方法，能夠生產(chǎn)出關(guān)鍵尺寸為0.18μm或0.18μm以下的器件；且在后續(xù)進(jìn)行CMP工藝時，可以實(shí)現(xiàn)基底表面的全局平坦化，減小了工藝缺陷的發(fā)生。
文檔編號H01L29/78GK102569075SQ20101058918
公開日2012年7月11日 申請日期2010年12月15日 優(yōu)先權(quán)日2010年12月15日
發(fā)明者孫貴鵬, 林峰, 韓廣濤, 馬春霞, 黃楓 申請人:無錫華潤上華半導(dǎo)體有限公司, 無錫華潤上華科技有限公司